CN113964042A - 一种异质p型终端氧化镓功率二极管及其制备方法 - Google Patents
一种异质p型终端氧化镓功率二极管及其制备方法 Download PDFInfo
- Publication number
- CN113964042A CN113964042A CN202111070333.8A CN202111070333A CN113964042A CN 113964042 A CN113964042 A CN 113964042A CN 202111070333 A CN202111070333 A CN 202111070333A CN 113964042 A CN113964042 A CN 113964042A
- Authority
- CN
- China
- Prior art keywords
- layer
- heterogeneous
- gallium oxide
- drift layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical group [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 13
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000009616 inductively coupled plasma Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000001883 metal evaporation Methods 0.000 description 4
- 229910007271 Si2O3 Inorganic materials 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种异质P型终端氧化镓功率二极管及其制备方法，该氧化镓功率二极管，包括阴极、衬底层、漂移层、介质层和阳极，其中，阴极、衬底层和漂移层自下而上依次层叠设置；漂移层上刻蚀形成若干柱状结构，相邻柱状结构之间形成凹槽；介质层设置在凹槽的底部和内壁，介质层与漂移层形成异质PN结结构；阳极设置在介质层以及柱状结构上。本发明的异质P型终端氧化镓功率二极管，通过在漂移层上刻蚀形成若干柱状结构，同时相邻所述柱状结构之间形成凹槽，在凹槽的底部和内壁设置P型NiO介质层，将P型NiO介质层于凹槽结构结合，实现了P型NiO从侧面调制氧化镓沟道电场分布，降低器件反向泄漏电流的同时提升了器件的击穿电压。
Description
技术领域
本发明属于半导体功率器件领域，具体涉及一种异质P型终端氧化镓功率二极管及其制备方法。
背景技术
由于β-Ga2O3晶体材料具有超宽的禁带宽度及较高的击穿场强，因此，β-Ga2O3所制作的功率器件具有高耐压、大功率的特点，具备在电力电子领域应用的潜力。近些年来，众多学者开始对β-Ga2O3晶体材料及功率器件进行研究，但是其器件的击穿场强距离理论极限仍存在较大差距，同时，热场发射电流(TFE泄漏电流)依然很大。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种异质P型终端氧化镓功率二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种异质P型终端氧化镓功率二极管，包括阴极、衬底层、漂移层、介质层和阳极，其中，
所述阴极、所述衬底层和所述漂移层自下而上依次层叠设置；
所述漂移层上刻蚀形成若干柱状结构，相邻所述柱状结构之间形成凹槽；
所述介质层设置在所述凹槽的底部和内壁，所述介质层与所述漂移层形成异质PN结结构；
所述阳极设置在所述介质层以及所述柱状结构上。
在本发明的一个实施例中，所述衬底层和所述漂移层均为Si或Sn掺杂的β-Ga2O3材料，且所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度。
在本发明的一个实施例中，所述漂移层的掺杂浓度为1×1015cm-3-1×1017cm-3，厚度为2-14μm。
在本发明的一个实施例中，所述凹槽的深度为100-1300nm，相邻所述柱状结构之间的距离为10-110μm。
在本发明的一个实施例中，所述介质层为P型NiO材料。
在本发明的一个实施例中，所述介质层的厚度为50-350nm。
在本发明的一个实施例中，所述阴极为Ti/Au金属叠层，所述阳极为Ni/Au金属叠层。
本发明提供了一种异质P型终端氧化镓功率二极管的制备方法，包括：
S1：选取衬底层，在所述衬底层上表面制备漂移层；
S2：在所述衬底层下表面制备阴极；
S3：在所述漂移层上刻蚀形成若干柱状结构，相邻所述柱状结构之间形成凹槽；
S4：在所述柱状结构的上方以及所述凹槽的底部和内壁沉积形成介质层；
S5：刻蚀去除所述柱状结构顶部的所述介质层；
S6：在所述介质层以及所述柱状结构上制备阳极；
其中，所述介质层与所述漂移层形成异质PN结结构。
在本发明的一个实施例中，所述衬底层和所述漂移层均为Si或Sn掺杂的β-Ga2O3材料，且所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度；
所述漂移层的掺杂浓度为1×1015cm-3-1×1017cm-3，厚度为2-14μm。
在本发明的一个实施例中，所述介质层为P型NiO材料，所述介质层的厚度为50-350nm。
与现有技术相比，本发明的有益效果在于：
1.本发明的异质P型终端氧化镓功率二极管，通过在漂移层上刻蚀形成若干柱状结构，同时相邻所述柱状结构之间形成凹槽，在凹槽的底部和内壁设置P型NiO介质层，将P型NiO介质层于凹槽结构结合，实现了P型NiO从侧面调制氧化镓沟道电场分布，降低器件反向泄漏电流的同时提升了器件的击穿电压；
2.本发明的异质P型终端氧化镓功率二极管，柱状结构的上方没有P型NiO介质层，P型NiO介质层仅仅存在于凹槽的底部和内壁，可以保证器件具有较低的导通电阻和较大的导通电流密度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种异质P型终端氧化镓功率二极管的结构示意图；
图2是本发明实施例提供的一种异质P型终端氧化镓功率二极管的制备方法流程图；
图3a-3f是本发明实施例提供的一种异质P型终端氧化镓功率二极管的制备工艺流程图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种异质P型终端氧化镓功率二极管及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种异质P型终端氧化镓功率二极管的结构示意图，如图所示，本实施例的异质P型终端氧化镓功率二极管包括阴极1、衬底层2、漂移层3、介质层4和阳极5。
其中，阴极1、衬底层2和漂移层3自下而上依次层叠设置；漂移层3上刻蚀形成若干柱状结构301，相邻柱状结构301之间形成凹槽302；介质层4设置在凹槽302的底部和内壁，介质层4与漂移层3形成异质PN结结构；阳极5设置在介质层4以及柱状结构301上。
在本实施例中，衬底层2和漂移层3均为Si或Sn掺杂的β-Ga2O3材料，且漂移层3的掺杂浓度低于衬底层2的掺杂浓度。
可选地，漂移层3的掺杂浓度为1×1015cm-3-1×1017cm-3，厚度为2-14μm。
进一步地，在本实施例中，凹槽302的深度为100-1300nm，相邻柱状结构301之间的距离为10-110μm。
在本实施例中，介质层4为P型NiO材料，介质层4的厚度为50-350nm。
在本实施例中，阴极1为Ti/Au金属叠层，阳极5为Ni/Au金属叠层。
本实施例的异质P型终端氧化镓功率二极管，通过在漂移层上刻蚀形成若干柱状结构，同时相邻所述柱状结构之间形成凹槽，在凹槽的底部和内壁设置P型NiO介质层，将P型NiO介质层于凹槽结构结合，实现了P型NiO从侧面调制氧化镓沟道电场分布，降低器件反向泄漏电流的同时提升了器件的击穿电压。
另外，在本实施例的异质P型终端氧化镓功率二极管中，由于柱状结构的上方没有P型NiO介质层，P型NiO介质层仅仅存在于凹槽的底部和内壁，可以保证器件具有较低的导通电阻和较大的导通电流密度。
实施例二
本实施例提供了一种异质P型终端氧化镓功率二极管的制备方法，请参见图2，图2是本发明实施例提供的一种异质P型终端氧化镓功率二极管的制备方法流程图，如图所示，本实施例的异质P型终端氧化镓功率二极管的制备方法，包括：
S1：选取衬底层，在衬底层上表面制备漂移层；
在本实施例中，可选地，选取Si或Sn重掺杂的β-Ga2O3作为衬底层，采用HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)工艺在Si或Sn重掺杂的β-Ga2O3衬底上方生长一层Si或Sn轻掺杂的β-Ga2O3作为漂移层。
在本实施例中，漂移层的掺杂浓度低于衬底层的掺杂浓度。
可选地，漂移层的厚度为2-14μm，掺杂浓度为1×1015cm-3-1×1017cm-3。
可选地，衬底层的掺杂浓度为5×1018cm-3-5×1019cm-3。
S2：在衬底层下表面制备阴极；
具体地，包括：
S21：在衬底层的下表面沉积Ti/Au金属叠层；
S22：将器件在N2氛围中进行快速退火处理，形成阴极，其中，退火温度为400～600℃。
在本实施例中，可选地，Ti/Au金属叠层的厚度分别为20/200nm。
S3：在漂移层上刻蚀形成若干柱状结构，相邻柱状结构之间形成凹槽；
具体地，利用ICP等离子体刻蚀机对轻掺杂的β-Ga2O3漂移层进行刻蚀，形成若干柱状结构。
可选地，刻蚀深度为100-1300nm，相邻柱状结构301之间的距离为10-110μm。
S4：在柱状结构的上方以及凹槽的底部和内壁沉积形成介质层；
具体地，利用Sputtor设备在柱状结构上方以及凹槽的底部和内壁溅射沉积P型NiO，形成介质层。
可选地，介质层的厚度为50-350nm。
S5：刻蚀去除柱状结构顶部的介质层；
具体地，采用ICP等离子体刻蚀机对柱状结构的顶部进行刻蚀，去除柱状结构顶部的介质层。
S6：在介质层以及柱状结构上制备阳极；
具体地，采用电子束蒸发台在介质层以及柱状结构上进行阳极电极制作，金属选用Ni/Au叠层金属，厚度分别为45/400nm，金属蒸发完成后进行金属剥离形成阳极。
进一步地，请参见图3a-3f，图3a-3f是本发明实施例提供的一种异质P型终端氧化镓功率二极管的制备工艺流程图，如图所示，对本实施例的异质P型终端氧化镓功率二极管的制备方法进行具体说明。
1.制备漂移层厚度为2μm的氧化镓功率二极管
步骤1.选取衬底层，在衬底层上表面制备漂移层。
选取Si重掺杂的β-Ga2O3作为衬底层，掺杂浓度为5×1018cm-3，在Si重掺杂的β-Ga2O3上方，利用HVPE工艺，外延生长一层Si轻掺杂β-Ga2O3层作为漂移层，其中漂移层厚度为2μm，漂移层的掺杂浓度为1×1015cm-3，如图3a所示。
步骤2.阴极电极制作。
2.1)在衬底层下方，通过Sputter设备溅射阴极金属，金属依次采用Ti/Au，厚度分别为20/200nm；
2.2)再用退火炉在400℃的N2气氛中进行30s的快速热退火，对阴极金属进行合金，完成阴极电极的制作，如图3b所示。
步骤3.在漂移层上刻蚀形成若干柱状结构。
利用ICP等离子体刻蚀机对漂移层进行刻蚀，形成若干柱状结构，相邻柱状结构之间形成凹槽，如图3c所示。
其中，刻蚀深度为700nm，相邻柱状结构之间的距离为60μm。
步骤4.在柱状结构的上方以及凹槽的底部和内壁沉积形成介质层。
利用Sputtor设备在柱状结构上方以及凹槽的底部和内壁溅射沉积P型NiO形成介质层，如图3d所示。
其中，P型NiO的厚度为50nm。
步骤5.刻蚀去除柱状结构顶部的介质层。
采用ICP等离子体刻蚀机对柱状结构的顶部进行刻蚀，其中，刻蚀深度为50nm，去除柱状结构顶部的介质层，如图3e所示。
步骤6.阳极电极制作。
采用电子束蒸发台在介质层以及柱状结构上进行阳极电极制作，金属选用Ni/Au叠层金属，厚度分别为45/400nm，金属蒸发完成后进行金属剥离形成阳极，如图3f所示。
2.制备漂移层厚度为8μm的氧化镓功率二极管
步骤1.选取衬底层，在衬底层上表面制备漂移层。
选取Si重掺杂的β-Ga2O3作为衬底层，在Si重掺杂的β-Ga2O3上方，利用HVPE工艺，外延生长一层Si轻掺杂β-Ga2O3层作为漂移层，其中漂移层厚度为8μm，漂移层的掺杂浓度为1×1016cm-3，如图3a所示。
步骤2.阴极电极制作。
2.1)在衬底层下方，通过Sputter设备溅射阴极金属，金属依次采用Ti/Au，厚度分别为20/200nm；
2.2)再用退火炉在500℃的N2气氛中进行30s的快速热退火，对阴极金属进行合金，完成阴极电极的制作，如图3b所示。
步骤3.在漂移层上刻蚀形成若干柱状结构。
利用ICP等离子体刻蚀机对漂移层进行刻蚀，形成若干柱状结构，相邻柱状结构之间形成凹槽，如图3c所示。
其中，刻蚀深度为100nm，相邻柱状结构之间的距离为10μm。
步骤4.在柱状结构的上方以及凹槽的底部和内壁沉积形成介质层。
利用Sputtor设备在柱状结构上方以及凹槽的底部和内壁溅射沉积P型NiO形成介质层，如图3d所示。
其中，P型NiO的厚度为200nm。
步骤5.刻蚀去除柱状结构顶部的介质层。
采用ICP等离子体刻蚀机对柱状结构的顶部进行刻蚀，其中，刻蚀深度为200nm，去除柱状结构顶部的介质层，如图3e所示。
步骤6.阳极电极制作。
采用电子束蒸发台在介质层以及柱状结构上进行阳极电极制作，金属选用Ni/Au叠层金属，厚度分别为45/400nm，金属蒸发完成后进行金属剥离形成阳极，如图3f所示。
3.制备漂移层厚度为14μm的氧化镓功率二极管
步骤1.选取衬底层，在衬底层上表面制备漂移层。
选取Si重掺杂的β-Ga2O3作为衬底层，在Si重掺杂的β-Ga2O3上方，利用HVPE工艺，外延生长一层Si轻掺杂β-Ga2O3层作为漂移层，其中漂移层厚度为14μm，漂移层的掺杂浓度为1×1017cm-3，如图3a所示。
步骤2.阴极电极制作。
2.1)在衬底层下方，通过Sputter设备溅射阴极金属，金属依次采用Ti/Au，厚度分别为20/200nm；
2.2)再用退火炉在600℃的N2气氛中进行30s的快速热退火，对阴极金属进行合金，完成阴极电极的制作，如图3b所示。
步骤3.在漂移层上刻蚀形成若干柱状结构。
利用ICP等离子体刻蚀机对漂移层进行刻蚀，形成若干柱状结构，相邻柱状结构之间形成凹槽，如图3c所示。
其中，刻蚀深度为1300nm，相邻柱状结构之间的距离为110μm。
步骤4.在柱状结构的上方以及凹槽的底部和内壁沉积形成介质层。
利用Sputtor设备在柱状结构上方以及凹槽的底部和内壁溅射沉积P型NiO形成介质层，如图3d所示。
其中，P型NiO的厚度为350nm。
步骤5.刻蚀去除柱状结构顶部的介质层。
采用ICP等离子体刻蚀机对柱状结构的顶部进行刻蚀，其中，刻蚀深度为350nm，去除柱状结构顶部的介质层，如图3e所示。
步骤6.阳极电极制作。
采用电子束蒸发台在介质层以及柱状结构上进行阳极电极制作，金属选用Ni/Au叠层金属，厚度分别为45/400nm，金属蒸发完成后进行金属剥离形成阳极，如图3f所示。
应当说明的是，在本文中，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种异质P型终端氧化镓功率二极管，其特征在于，包括阴极(1)、衬底层(2)、漂移层(3)、介质层(4)和阳极(5)，其中，
所述阴极(1)、所述衬底层(2)和所述漂移层(3)自下而上依次层叠设置；
所述漂移层(3)上刻蚀形成若干柱状结构(301)，相邻所述柱状结构(301)之间形成凹槽(302)；
所述介质层(4)设置在所述凹槽(302)的底部和内壁，所述介质层(4)与所述漂移层(3)形成异质PN结结构；
所述阳极(5)设置在所述介质层(4)以及所述柱状结构(301)上。
2.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述衬底层(2)和所述漂移层(3)均为Si或Sn掺杂的β-Ga2O3材料，且所述漂移层(3)的掺杂浓度低于所述衬底层(2)的掺杂浓度。
3.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述漂移层(3)的掺杂浓度为1×1015cm-3-1×1017cm-3，厚度为2-14μm。
4.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述凹槽(302)的深度为100-1300nm，相邻所述柱状结构(301)之间的距离为10-110μm。
5.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述介质层(4)为P型NiO材料。
6.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述介质层(4)的厚度为50-350nm。
7.根据权利要求1所述的异质P型终端氧化镓功率二极管，其特征在于，所述阴极(1)为Ti/Au金属叠层，所述阳极(5)为Ni/Au金属叠层。
8.一种异质P型终端氧化镓功率二极管的制备方法，其特征在于，包括：
S1：选取衬底层，在所述衬底层上表面制备漂移层；
S2：在所述衬底层下表面制备阴极；
S3：在所述漂移层上刻蚀形成若干柱状结构，相邻所述柱状结构之间形成凹槽；
S4：在所述柱状结构的上方以及所述凹槽的底部和内壁沉积形成介质层；
S5：刻蚀去除所述柱状结构顶部的所述介质层；
S6：在所述介质层以及所述柱状结构上制备阳极；
其中，所述介质层与所述漂移层形成异质PN结结构。
9.根据权利要求8所述的异质P型终端氧化镓功率二极管的制备方法，其特征在于，所述衬底层和所述漂移层均为Si或Sn掺杂的β-Ga2O3材料，且所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度；
所述漂移层的掺杂浓度为1×1015cm-3-1×1017cm-3，厚度为2-14μm。
10.根据权利要求8所述的异质P型终端氧化镓功率二极管的制备方法，其特征在于，所述介质层为P型NiO材料，所述介质层的厚度为50-350nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111070333.8A CN113964042A (zh) | 2021-09-13 | 2021-09-13 | 一种异质p型终端氧化镓功率二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111070333.8A CN113964042A (zh) | 2021-09-13 | 2021-09-13 | 一种异质p型终端氧化镓功率二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113964042A true CN113964042A (zh) | 2022-01-21 |
Family
ID=79461452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111070333.8A Pending CN113964042A (zh) | 2021-09-13 | 2021-09-13 | 一种异质p型终端氧化镓功率二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964042A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435343A (zh) * | 2023-04-17 | 2023-07-14 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
-
2021
- 2021-09-13 CN CN202111070333.8A patent/CN113964042A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435343A (zh) * | 2023-04-17 | 2023-07-14 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
| CN116435343B (zh) * | 2023-04-17 | 2024-02-09 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| JP2010050267A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113964040A (zh) | 一种原位pn结构氧化镓功率二极管及其制备方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN114068328A (zh) | 一种自对准沟槽栅结构igbt的制备方法 | |
| CN113964042A (zh) | 一种异质p型终端氧化镓功率二极管及其制备方法 | |
| CN211045445U (zh) | 一种垂直导通氮化镓功率二极管 | |
| US20220209026A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN113964210A (zh) | 一种低开启电压氧化镓功率二极管及其制备方法 | |
| CN113964182A (zh) | 一种异质pn低开启电压氧化镓功率二极管及其制备方法 | |
| JP6610340B2 (ja) | Ｉｉｉ族窒化物半導体を利用するダイオード | |
| CN113964183A (zh) | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 | |
| CN115483274A (zh) | 一种基于sog的氧化镓场终端功率二极管及其制备方法 | |
| CN103441152A (zh) | 沟槽型mos势垒肖特基二极管及制作方法 | |
| CN113964041A (zh) | 一种高击穿电压氧化镓功率二极管及其制备方法 | |
| CN110931571A (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法 | |
| CN113921590A (zh) | 一种异质p型调制氧化镓功率二极管及其制备方法 | |
| CN113964211A (zh) | 一种凹槽p型调制氧化镓功率二极管及其制备方法 | |
| CN212084944U (zh) | 半导体器件结构、肖特基二极管 | |
| CN209766432U (zh) | Mps二极管器件 | |
| CN209766431U (zh) | Mps二极管器件 | |
| CN115911134A (zh) | 一种氧化镓场终端功率二极管及其制备方法 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN110556431A (zh) | 一种垂直导通氮化镓功率二极管及其制备方法 | |
| CN217468440U (zh) | 一种高κ/p-GaN异质结MIS-HEMT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |