CN106935661A - 垂直型肖特基二极管及其制作方法 - Google Patents

垂直型肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN106935661A
CN106935661A CN201710050359.3A CN201710050359A CN106935661A CN 106935661 A CN106935661 A CN 106935661A CN 201710050359 A CN201710050359 A CN 201710050359A CN 106935661 A CN106935661 A CN 106935661A
Authority
CN
China
Prior art keywords
trfe
vdf
work
electrode
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710050359.3A
Other languages
English (en)
Other versions
CN106935661B (zh
Inventor
冯倩
徐通
韩根全
方立伟
李翔
邢翔宇
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710050359.3A priority Critical patent/CN106935661B/zh
Publication of CN106935661A publication Critical patent/CN106935661A/zh
Application granted granted Critical
Publication of CN106935661B publication Critical patent/CN106935661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种垂直型肖特基二极管的器件结构及其制作方法,主要解决现有肖特基二极管器件反向击穿电压低的问题。其自下而上,包括阴极电极、高掺杂n型Ga2O3衬底、低掺杂n型Ga2O3外延层、低功函数阳极电极,该外延层上淀积有低功函数阳极电极,高掺杂衬底的下表面淀积有阴极电极,低功函数阳极与n型Ga2O3外延层形成肖特基接触,阴极与衬底形成欧姆接触。低掺杂n型Ga2O3外延层上间隔分布有M个凹槽,M≥6,凹槽中沉积有高功函数阳极电极和厚度在0.5~1μm范围内的有机铁电介质,且高功函数阳极电极位于有机铁电介质之上。本发明不仅提高了反向击穿电压,而且保持其正向特性不变,可用于高速集成电路和微波技术。

Description

垂直型肖特基二极管及其制作方法
技术领域
本发明属于微电子技术领域,特别涉及一种肖特基二极管,可用于高速集成电路和微波技术。
背景技术
肖特基二极管,又称为肖特基势垒二极管,其原理是利用金属与半导体接触形成的金属-半导体结,通常采用硅、氮化镓等材料制作。肖特基二极管的优点主要包括以下两个方面:1)由于肖特基势垒高度低于PN结势垒高度,所以其正向导通电压和正向压降都比PN结二极管低。2)由于肖特基二极管是一种多数载流子导电器件,不存在少数载流子寿命和反向恢复问题。肖特基二极管的反向恢复时间只是肖特基势垒电容的充、放电时间,完全不同于PN结二极管的反向恢复时间。由于肖特基二极管的反向恢复电荷非常少,故开关速度非常快,开关损耗也特别小,尤其适合于高频应用。但是,肖特基二极管的反向势垒较薄,极易发生击穿,导致反向击穿电压比较低,限制了其应用范围。
发明内容
本发明针对上述已有技术的不足,提出一种垂直型肖特基二极管及其制作方法,以提高反向击穿电压。
一.技术原理
氧化镓属于单斜晶体,禁带宽度约为4.8eV-4.9eV。根据其他宽禁带半导体材料击穿电场与其禁带宽度的关系,预计氧化镓材料的击穿电场可以达到8MV/cm,比碳化硅和氮化镓材料的二倍还要多。氧化镓的电子迁移率可以达到300cm2/(V·s),虽然迁移率的数值不高,但是氧化镓具有很高的巴利加优值,非常适合制备功率器件。氧化镓材料的巴利加优值大于碳化硅和氮化镓材料的四倍,这意味着采用氧化镓材料制作的功率器件的性能高于采用碳化硅和氮化镓材料制作的功率器件。目前大尺寸低成本氧化镓单晶衬底可以通过浮区法和导模法获得。氧化镓由于其优异的材料特性和易于大规模生产的优势将在下一代功率器件应用方面具有广阔的前景。本发明针对上述已有肖特基二极管击穿电压低的不足,采用氧化镓材料制作器件,并通过刻蚀凹槽并在里面填充不同功函数的金属和铁电介质材料,在肖特基二极管反偏时,在铁电介质材料偶极子和高功函数金属的作用下,使得阳极下方的载流子浓度得以减小,峰值电场强度减小,从而提高器件的击穿电压。
二.技术方案
根据上述原理,本发明中的垂直型肖特基二极管器件结构,自下而上包括高掺杂n型Ga2O3衬底和低掺杂n型Ga2O3外延层,该外延层上淀积有低功函数阳极电极,高掺杂衬底的下表面淀积有阴极电极,低功函数阳极电极与n型Ga2O3外延层形成肖特基接触,阴极与衬底形成欧姆接触,其特征在于:
所述低掺杂n型Ga2O3外延层上间隔分布有M个凹槽,M≥6,凹槽中沉积有高功函数阳极电极和有机铁电介质,且高功函数阳极电极位于有机铁电介质之上,有机铁电介质包括偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)在内的薄膜介质材料,其厚度为0.5~1μm。
作为优选,所述高掺杂n型Ga2O3衬底的电子浓度为1017cm-3~1019cm-3,厚度大于1μm;所述低掺杂n型Ga2O3外延层的载流子浓度为1014cm-3~1016cm-3,厚度大于1μm。
作为优选,所述高功函数阳极电极包括Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种;所述阴极电极包括Ti、Al、In、Au中的一种或多种。
作为优选,所述每个凹槽的深度为2μm~3μm,宽度为2μm~3μm,凹槽间距为2μm~3μm。
根据上述原理,本发明制作垂直型肖特基二极管器件的方法,包括如下步骤:
1)对外延生长的Ga2O3材料进行有机清洗,然后放入HF:H2O=1:1的溶液中进行腐蚀30-60s,最后用流动的去离子水清洗并用高纯氮气吹干;
2)将清洗好的Ga2O3材料正面朝下放入ICP刻蚀反应室中进行轻微刻蚀处理,以增大材料下表面的载流子浓度;
3)将刻蚀好的Ga2O3材料正面朝下放入电子束蒸发台中蒸发金属Ti/Au并进行剥离,再在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极,其中Ti的厚度为20-50nm,Au的厚度为100-200nm;
4)对制备好阴极电极样品的正面进行光刻,形成凹槽刻蚀区;
5)将光刻好的样品放入ICP刻蚀反应室中进行刻蚀,形成深度为2μm~3μm深的凹槽,宽度为2μm~3μm,凹槽间距为2μm~3μm;
6)将刻蚀好的样品放入等离子体反应室中去除光刻胶掩膜;
7)将配置好的偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟,形成稳定的P(VDF-TrFE)介质薄膜,重复该过程3-5次,得到厚度为0.5μm~1μm的P(VDF-TrFE)介质薄膜;
8)将完成P(VDF-TrFE)介质薄膜制备的样品放入氧气等离子刻蚀机中,再对非凹槽区域的P(VDF-TrFE)介质薄膜进行刻蚀;
9)对完成P(VDF-TrFE)刻蚀的样品进行光刻,形成高功函数阳极电极区域,再放入电子束蒸发台中蒸发金属Pt/Ti并进行剥离,去掉区域外的金属,形成高功函数阳极电极,金属Pt的厚度为10-20nm,金属Ti的厚度为20-50nm;
10)将完成高功函数阳极电极制备的样品放入电子束蒸发台中蒸发金属Ti/Au,形成低功函数阳极电极,完成垂直型肖特基二极管的制作。
本发明具有如下优点:
1.器件性能好
本发明通过刻蚀凹槽并在里面淀积有机铁电介质与高功函数阳极电极,使肖特基二极管反偏时,高功函数阳极能形成多个较大的耗尽区,起到屏蔽低功函数阳极的作用;同时由于有机铁电介质在电场的作用下形成上表面带有正电荷,在下表面产生负电荷距的偶极子,从而能对下方低掺杂n型Ga2O3外延层材料中的电子产生排斥作用,使得肖特基势垒的耗尽作用增强,从而提高了肖特基二极管的击穿电压;此外由于当肖特基二极管正偏时,低功函数阳极的势垒高度较小,二极管正向电流主要从此处流过,保证了肖特基二极管具有较小的正向导通电阻。
2.制作工艺简单
本发明由于采用旋涂和烘烤的方式在凹槽内淀积介质,因而工艺简单,重复性好。
附图说明
图1是本发明的器件剖面结构示意图;
图2是本发明制作器件的工艺流程示意图。
图3是本发明制作器件的工艺流程框图,
图4是本发明制作器件各步骤对应的结果示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
参照图1,本发明的二极管包括高掺杂n型Ga2O3衬底1、低掺杂n型Ga2O3外延层2、低功函数阳极电极3、高功函数阳极电极4、阴极电极5和有机铁电介质6;低掺杂n型Ga2O3外延层位于高掺杂n型Ga2O3衬底之上,高掺杂n型Ga2O3衬底的载流子浓度为1017cm-3~1019cm-3,厚度大于1μm;低掺杂n型Ga2O3外延层的载流子浓度为1014cm-3~1016cm-3,厚度大于1μm;阴极电极位于高掺杂n型Ga2O3外延层的下表面,其与衬底形成欧姆接触,该阴极电极所用金属包括Ti、Al、In、Au中的一种或多种;外延层上淀积有低功函数阳极电极,其与外延层形成肖特基接触,该阳极电极所用金属是Ti/Au;所述低掺杂n型Ga2O3外延层上间隔分布有M个凹槽,M≥6,在凹槽中淀积有机铁电介质与高功函数阳极电极,高功函数阳极电极位于有机铁电介质之上,有机铁电介质使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)四种薄膜介质材料中的一种,其厚度为0.5~1μm。例如,对于一个取M=6的肖特基二极管,使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)作为有机铁电介质,其厚度为0.5μm。
参照图2,本发明制作肖特基二极管的方法,给出如下四种实施例:
实施例1,制作厚度为0.5μm、有机铁电介质使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)材料的肖特基二极管。
步骤1,清洗,如图2(a)。
对已在衬底上外延生长了Ga2O3的样品放入有机清洗,即将其先放入丙酮溶液超声5min,再放入乙醇溶液超声5min;然后用去离子水清洗;之后放入HF:H2O=1:1的溶液中进行腐蚀50s;最后用流动的去离子水清洗并用高纯氮气吹干。
步骤2,刻蚀,如图2(b)。
将清洗好的样品正面朝下放入ICP刻蚀反应室中,对衬底下表面进行轻微刻蚀处理,工艺条件为:上电极功率为100W,下电极功率为10W,反应室压力为30Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
步骤3,制备阴极电极,如图2(c)。
将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Au,其中金属Ti厚度为20nm,金属Au厚度为120nm,最后在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极。
步骤4,光刻,如图2(d)。
对制备好阴极电极的样品的正面进行光刻,形成凹槽刻蚀区。
步骤5,刻蚀凹槽,如图2(e)。
将光刻后的样品放入ICP刻蚀反应室中,在上电极功率为100W,下电极功率为20W,反应室压力为10Pa,Cl2的流量为5sccm,Ar气的流量为10sccm的工艺条件下刻蚀掉每个凹槽刻蚀区下方的低掺杂n型Ga2O3外延层,形成深度为2μm,宽度为3μm的多个凹槽,凹槽的间距为3μm。
步骤6,去胶,如图2(f)。
将刻蚀好的样品放入等离子体反应室中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为300W的工艺条件下进行10分钟的去胶处理,以去除掉非凹槽刻蚀区的光刻胶掩膜。
步骤7,淀积有机铁电介质,如图2(g)。
将配置好的P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟,重复该过程3次,形成厚度为0.5μm的稳定P(VDF-TrFE)介质薄膜。
步骤8,去除非凹槽区域的P(VDF-TrFE)介质薄膜,如图2(h)。
将淀积完P(VDF-TrFE)介质薄膜的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为200W的工艺条件下进行5min的刻蚀,刻蚀掉非凹槽区域的P(VDF-TrFE)薄膜。
步骤9,制备高功函数阳极电极,如图2(i)。
对完成P(VDF-TrFE)去除的样品进行光刻,形成高功函数阳极电极区域,再放入电子束蒸发台中蒸发金属Pt/Ti,然后进行剥离,以去掉高功函数阳极电极区域之外的金属,其中金属Pt的厚度为20nm,金属Ti的厚度为50nm,形成高功函数阳极电极。
步骤10,制备低功函数阳极电极,如图2(j)。
将完成高功函数阳极电极制备的样品放入电子束蒸发台中蒸发厚度为20nm的Ti和厚度为120nm的Au,以在整个低掺杂n型Ga2O3外延层上形成低功函数阳极电极,完成整个器件的制作。
实施例2,制作厚度为0.6μm、有机铁电介质使用银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)材料的肖特基二极管。
步骤一,清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤二,刻蚀。
本步骤的具体实现与实施例1的步骤2相同。
步骤三,制备阴极电极。
本步骤的具体实现与实施例1的步骤3相同。
步骤四,光刻。
本步骤的具体实现与实施例1的步骤4相同。
步骤五,刻蚀凹槽。
本步骤的具体实现与实施例1的步骤5相同。
步骤六,去胶。
本步骤的具体实现与实施例1的步骤6相同。
步骤七,淀积有机铁电介质。
7.1)将配置好的Ag-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟;
7.2)重复7.1)共3次,形成厚度为0.6μm的稳定的Ag-P(VDF-TrFE)介质薄膜。
步骤八,去除非凹槽区域的Ag-P(VDF-TrFE)。
将淀积完Ag-P(VDF-TrFE)介质薄膜的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为200W的工艺条件下进行5.2min的刻蚀,刻蚀掉非凹槽区域的Ag-P(VDF-TrFE)薄膜。
步骤九,制备高功函数阳极电极。
本步骤的具体实现与实施例1的步骤9相同。
步骤十,制备低功函数阳极电极。
本步骤的具体实现与实施例1的步骤10相同。
实施例3,制作厚度为0.8μm、有机铁电介质使用硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)材料的肖特基二极管。
步骤A,清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤B,刻蚀。
本步骤的具体实现与实施例1的步骤2相同。
步骤C,制备阴极电极。
本步骤的具体实现与实施例1的步骤3相同。
步骤D,光刻。
本步骤的具体实现与实施例1的步骤4相同。
步骤E,刻蚀凹槽。
本步骤的具体实现与实施例1的步骤5相同。
步骤F,去胶。
本步骤的具体实现与实施例1的步骤6相同。
步骤G,淀积有机铁电介质。
G1.将配置好的ZnS-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟,
G2.重复G1共4次,形成厚度为0.8μm的稳定的ZnS-P(VDF-TrFE)介质薄膜。
步骤H,去除非凹槽区域的ZnS-P(VDF-TrFE)。
将淀积完ZnS-P(VDF-TrFE)介质薄膜的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为200W的工艺条件下进行5.4min的刻蚀,刻蚀掉非凹槽区域的ZnS-P(VDF-TrFE)薄膜。
步骤I,制备高功函数阳极电极。
本步骤的具体实现与实施例1的步骤9相同。
步骤J,制备低功函数阳极电极。
本步骤的具体实现与实施例1的步骤10相同。
实施例4,制作厚度为1μm、有机铁电介质使用钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)材料的肖特基二极管。
第一步,清洗。
第二步,刻蚀。
第三步,制备阴极电极。
第四步,光刻。
第五步,刻蚀凹槽。
第六步,去胶。
以上第一步至第六步的具体实现与实施例1的步骤1至步骤6相同。
第七步,淀积有机铁电介质。
将配置好的CCTO-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟,重复该过程5次,形成厚度为1μm的稳定的CCTO-P(VDF-TrFE)介质薄膜。
第八步,去除非凹槽区域的CCTO-P(VDF-TrFE)。
将淀积完CCTO-P(VDF-TrFE)介质薄膜的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为200W的工艺条件下进行5.5min的刻蚀,刻蚀掉非凹槽区域的CCTO-P(VDF-TrFE)薄膜。
第九步,制备高功函数阳极电极。
本步骤的具体实现与实施例1的步骤9相同。
第十步,制备低功函数阳极电极。
本步骤的具体实现与实施例1的步骤10相同。
以上通过优选实例详细描述了本发明所提出的一种垂直型肖特基二极管器件的制备方法,并不构成对本发明的任何限制,显然对于本领域的专业人士来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种参数修正和改变,但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种垂直型肖特基二极管,自下而上包括高掺杂n型Ga2O3衬底和低掺杂n型Ga2O3外延层,该外延层上淀积有低功函数阳极电极,高掺杂衬底的下表面淀积有阴极电极,低功函数阳极电极与n型Ga2O3外延层形成肖特基接触,阴极与衬底形成欧姆接触,其特征在于:
所述低掺杂n型Ga2O3外延层上间隔分布有M个凹槽,M≥6,凹槽中沉积有高功函数阳极电极和有机铁电介质,且高功函数阳极电极位于有机铁电介质之上,有机铁电介质包括偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)在内的薄膜介质材料,其厚度为0.5~1μm。
2.根据权利要求书1所述的垂直型肖特基二极管,其特征在于:
高掺杂n型Ga2O3衬底的载流子浓度为1017cm-3~1019cm-3,厚度大于1μm;
低掺杂n型Ga2O3外延层的载流子浓度为1014cm-3~1016cm-3,厚度大于1μm。
3.根据权利要求书1所述的垂直型肖特基二极管,其特征在于:
高功函数阳极电极采用Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种;
阴极电极采用Ti、Al、In、Au中的一种或多种。
4.根据权利要求书1所述的垂直型肖特基二极管,其特征在于:每个凹槽的深度为2μm~3μm,宽度为2μm~3μm,凹槽间距为2μm~3μm。
5.一种制作垂直型肖特基二极管的器件的方法,包括如下步骤:
1)对外延生长的Ga2O3材料进行有机清洗,然后放入HF:H2O=1:1的溶液中腐蚀30-60s,最后用流动的去离子水清洗并用高纯氮气吹干;
2)将清洗好的Ga2O3材料正面朝下放入ICP刻蚀反应室中进行轻微刻蚀处理,以增大材料下表面的载流子浓度;
3)将刻蚀好的Ga2O3材料正面朝下放入电子束蒸发台中蒸发金属Ti/Au并进行剥离,再在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极,其中Ti的厚度为20-50nm,Au的厚度为100-200nm;
4)对制备好阴极电极的样品的正面进行光刻,形成凹槽刻蚀区;
5)将光刻好的样品放入ICP刻蚀反应室中进行刻蚀,形成深度为2μm~3μm深的凹槽,宽度为2μm~3μm,凹槽间距为2μm~3μm;
6)将刻蚀好的样品放入等离子体反应室中去除光刻胶掩膜;
7)将配置好的偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在80℃的烘箱中烘烤30分钟,形成稳定的P(VDF-TrFE)介质薄膜,重复该过程3-5次,得到厚度为0.5μm~1μm的P(VDF-TrFE)介质薄膜;
8)将完成P(VDF-TrFE)介质薄膜制备的样品放入氧气等离子体刻蚀机中,再对非凹槽区域的P(VDF-TrFE)介质薄膜进行刻蚀;
9)对完成P(VDF-TrFE)刻蚀的样品进行光刻,形成高功函数阳极电极区域,再放入电子束蒸发台中蒸发金属Pt/Ti并进行剥离,去掉区域外的金属,形成高功函数阳极电极,金属Pt的厚度为10-20nm,金属Ti的厚度为20-50nm;
10)将完成高功函数阳极电极制备的样品放入电子束蒸发台中蒸发金属Ti/Au,形成低功函数阳极电极,完成垂直型肖特基二极管的制作。
6.根据权利要求5所述的方法,其中步骤2)中轻微刻蚀的工艺条件是:上电极功率为100W,下电极功率为10W,反应室压力为20~30Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
7.根据权利要求5所述的方法,其中步骤5)中刻蚀的工艺条件是:上电极功率为100W,下电极功率为20W,反应室压力为5~10Pa,Cl2的流量为5sccm,Ar气的流量为10sccm,刻蚀时间为2min。
8.根据权利要求5所述的方法,其中步骤6)中去胶的工艺条件是:氧气流量为200sccm,反应室压力为30~40Pa,射频功率为300W,去胶时间为10分钟。
9.根据权利要求5所述的方法,其中步骤8)中刻蚀的工艺条件是:氧气流量为200sccm,反应室压力为30~40Pa,射频功率为200W,刻蚀时间为5分钟。
CN201710050359.3A 2017-01-23 2017-01-23 垂直型肖特基二极管及其制作方法 Active CN106935661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710050359.3A CN106935661B (zh) 2017-01-23 2017-01-23 垂直型肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710050359.3A CN106935661B (zh) 2017-01-23 2017-01-23 垂直型肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN106935661A true CN106935661A (zh) 2017-07-07
CN106935661B CN106935661B (zh) 2019-07-16

Family

ID=59423489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710050359.3A Active CN106935661B (zh) 2017-01-23 2017-01-23 垂直型肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN106935661B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN110098263A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种槽型结型势垒肖特基二极管
CN110098264A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种结型势垒肖特基二极管
CN110197853A (zh) * 2019-05-29 2019-09-03 西安电子科技大学 一种结势垒肖特基二极管
CN110212022A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种沟槽结构结势垒肖特基二极管
WO2019242100A1 (zh) * 2018-06-22 2019-12-26 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
CN110634938A (zh) * 2018-06-22 2019-12-31 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
CN111129166A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 氧化镓基半导体结构及其制备方法
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法
CN113990965A (zh) * 2021-10-22 2022-01-28 东南大学 一种混合石墨烯电极的半导体器件及其制造方法
CN115985970A (zh) * 2022-12-30 2023-04-18 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN116435343A (zh) * 2023-04-17 2023-07-14 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
US20160322467A1 (en) * 2011-11-09 2016-11-03 Tamura Corporation Schottky barrier diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322467A1 (en) * 2011-11-09 2016-11-03 Tamura Corporation Schottky barrier diode
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993934B (zh) * 2017-12-08 2020-09-11 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
WO2019242100A1 (zh) * 2018-06-22 2019-12-26 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
CN110634938A (zh) * 2018-06-22 2019-12-31 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
CN110634950A (zh) * 2018-06-22 2019-12-31 中国科学院苏州纳米技术与纳米仿生研究所 氧化镓垂直结构半导体电子器件及其制作方法
CN110098263A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种槽型结型势垒肖特基二极管
CN110098264A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种结型势垒肖特基二极管
CN110197853A (zh) * 2019-05-29 2019-09-03 西安电子科技大学 一种结势垒肖特基二极管
CN110212022A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种沟槽结构结势垒肖特基二极管
CN111129166A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 氧化镓基半导体结构及其制备方法
CN111129166B (zh) * 2019-12-13 2023-02-07 合肥中科微电子创新中心有限公司 氧化镓基半导体结构及其制备方法
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法
CN113990965A (zh) * 2021-10-22 2022-01-28 东南大学 一种混合石墨烯电极的半导体器件及其制造方法
CN113990965B (zh) * 2021-10-22 2023-12-19 东南大学 一种混合石墨烯电极的半导体器件及其制造方法
CN115985970A (zh) * 2022-12-30 2023-04-18 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN115985970B (zh) * 2022-12-30 2024-03-22 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN116435343A (zh) * 2023-04-17 2023-07-14 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法
CN116435343B (zh) * 2023-04-17 2024-02-09 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法

Also Published As

Publication number Publication date
CN106935661B (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN106935661B (zh) 垂直型肖特基二极管及其制作方法
CN106876484B (zh) 高击穿电压氧化镓肖特基二极管及其制作方法
CN106887470B (zh) Ga2O3肖特基二极管器件结构及其制作方法
CN106876483B (zh) 高击穿电压肖特基二极管及制作方法
CN103515452B (zh) 功率整流器件和其制造方法及其相关半导体产品
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
US20090309181A1 (en) Trench schottky with multiple epi structure
CN1961427A (zh) 具有碳化硅耐久接触的方法和器件
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN108063090A (zh) 一种低势垒肖特基二极管及其制备方法
CN108565295A (zh) 一种碳化硅肖特基二极管及其制备方法
CN112038393A (zh) 一种碳化硅功率二极管器件及其制备方法
WO2023039918A1 (zh) 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN207947287U (zh) 一种碳化硅肖特基二极管
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
CN111785785B (zh) Sbd器件结构及其制备方法
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN105185841B (zh) 一种场效应二极管及其制作方法
CN111799338B (zh) 一种沟槽型SiC JBS二极管器件及其制备方法
CN207868205U (zh) 一种碳化硅二极管器件
CN108493256A (zh) 一种无铝下cvd肖特基二极管芯片及制造工艺
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN108461549A (zh) 一种碳化硅二极管器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant