CN108063090A - 一种低势垒肖特基二极管及其制备方法 - Google Patents
一种低势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN108063090A CN108063090A CN201711336861.7A CN201711336861A CN108063090A CN 108063090 A CN108063090 A CN 108063090A CN 201711336861 A CN201711336861 A CN 201711336861A CN 108063090 A CN108063090 A CN 108063090A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- barrier
- schottky
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002105 nanoparticle Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 239000002923 metal particle Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000013528 metallic particle Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 abstract description 23
- 239000000956 alloy Substances 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007420 reactivation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种低势垒肖特基二极管及其制备方法，该肖特基二极管的肖特基势垒金属包括上下两层金属，其中下层金属为把高势垒金属的纳米级颗粒均匀的掺入低势垒金属中的合金，上层金属为低势垒金属；肖特基二极管的有源区势垒调制层的掺杂浓度高于沟道层，所述沟道层的掺杂浓度高于漂移层。本申请中的肖特基接触的外延层表面形成高掺杂层，并且用高低不同势垒两种金属的合金形成一薄层的肖特基接触层，最终根据以上两个因素增加了半导体表面的最高电场，根据镜像力原理对肖特基接触的势垒高度进一步降低，形成比单一金属的势垒更低的肖特基二极管。
Description
技术领域
本发明涉及半导体领域，具体涉及一种低势垒肖特基二极管及其制备方法。
背景技术
肖特基二极管由于是单极型器件，几乎无反向恢复电流，比pn二极管具有更好的反向恢复特性。宽禁带半导体碳化硅(SiC)的肖特基二极管可以做到耐压3300V以上，在高压、高频开关电路中具有更好的优势。但是，同样由于碳化硅材料的宽带隙特性，SiC肖特基二极管的势垒一般都比较高，如工业界经常用的Ti、MO势垒在1.2-1.3eV之间，而Ni、Pt的势垒则大于1.6eV。势垒高可以使器件承受更高的耐压，以及耐高温的应用能力，但是高势垒使得二极管的正向压降升高，导通损耗增加。目前SiC肖特基二极管的功耗主要发生在高势垒上。如对于常规10A的器件，正向压降为1.5V，而器件开启电压达到0.9V，成为损耗的主要部分。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种低势垒肖特基二极管，其有效解决了目前SiC肖特基二极管的功耗主要发生在高势垒上的问题。本发明的另一目的在于提供一种低势垒肖特基二极管的制备方法。
为实现上述目的，本发明采用以下技术方案：
一种低势垒肖特基二极管，所述肖特基二极管的肖特基势垒金属包括上下两层金属，其中下层金属为把高势垒金属的纳米级颗粒均匀的掺入低势垒金属中的合金，上层金属为低势垒金属；肖特基二极管的有源区势垒调制层的掺杂浓度高于沟道层，所述沟道层的掺杂浓度高于漂移层。
进一步，所述高势垒金属为Au、Ni、Pt或Pd；所述低势垒金属为Ti、Mo或W。
进一步，所述肖特基势垒金属的两侧并联了pn二极管。
一种低势垒肖特基二极管的制备方法，所述方法包括如下步骤：
1)首先在外延片做上光刻标记，然后进行n型离子注入，形成沟道层和势垒调制层；
2)以步骤1)中剩下的SiO2为掩膜进行离子注入，注入的为p型掺杂离子，多次注入在凹槽底部形成一个p型掺杂区，注入完成后去除掩膜；再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子；
3)去除步骤2)中的注入掩膜，在器件表面淀积一薄层石墨层作为保护，之后进行激活退火；
4)去除所述石墨层，对SiC表面进行清洗；之后进行牺牲氧化工艺，用热氧化的方法生长一层氧化层，再用HF或BOE腐蚀掉所述氧化层；
5)再进行热氧化生长SiO2钝化层，用PECVD或CVD方法生长场介质层，用光刻、刻蚀或BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质，形成介质对终端区的保护；
6)用光刻、蒸发金属和剥离的方法在浅槽底部p区做上欧姆接触金属，背面淀积金属，进行快速退火形成欧姆接触；
7)在表面淀积高势垒肖特基金属颗粒层，颗粒相对均匀分散的分布在SiC表面，厚度为1-2层颗粒；然后再淀积低势垒肖特基金属层；之后进行快速热退火处理；最后用光刻腐蚀的方法腐蚀有源区外的金属；
8)淀积并形成电极金属，淀积钝化介质；并进行图形化和选择刻蚀，露出电极的金属；进行烘烤固化；最后，在背面淀积电极金属。
进一步，步骤3)中的激活退火的温度大于1500℃，时间大于3分钟。
进一步，步骤4)中氧化层的厚度为10nm-50nm。
进一步，步骤5)中所述SiO2钝化层的厚度为10nm-50nm，所述场介质层的厚度大于100nm。
进一步，步骤6)中快速退火的温度为950-1050℃，时间为2-5分钟。
进一步，步骤7)中所述高势垒肖特基金属颗粒层中的高势垒肖特基金属颗粒直径在1μm以下。
本发明具有以下有益技术效果：
本申请的肖特基接触的外延层表面形成高掺杂层，并且用高低不同势垒两种金属的合金形成一薄层的肖特基接触层，最终根据以上两个因素增加了半导体表面的最高电场，根据镜像力原理对肖特基接触的势垒高度进一步降低，形成比单一金属的势垒更低的肖特基二极管。利用周边并联嵌入的pn二极管屏蔽肖特基接触，实现优越的反向耐压性能。
附图说明
图1为本发明实施例中两种金属形成的肖特基接触的结构示意图；
图2为本发明实施例中肖特基二极管的截面结构示意图；
图3为本发明实施例低势垒肖特基二极管的制备方法中浅槽刻蚀后的结构示意图；
图4为本发明实施例低势垒肖特基二极管的制备方法中离子注入后的结构示意图；
图5为本发明实施例低势垒肖特基二极管的制备方法中激活退火后的结构示意图；
图6为本发明实施例低势垒肖特基二极管的制备方法中场介质工艺后的结构示意图；
图7为本发明实施例低势垒肖特基二极管的制备方法中欧姆接触后的结构示意图；
图8为本发明实施例低势垒肖特基二极管的制备方法中肖特基接触后的结构示意图；
图9为本发明实施例低势垒肖特基二极管的制备方法中电极金属及钝化保护后的结构示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
镜像力势垒降低是由表面的最高电场强度决定的，如下式，
△φ＝sqrt(Em/4*π*ε) 公式(1)
如果在表面形成高浓度的掺杂，表面层的剂量远大于漂移区零偏时的耗尽区电荷，那么表面的电场将增强，与金属和漂移区接触形成的势垒相比，势垒降低的值为：
△φ＝q/ε*sqrt(a*Ns/(4*π)) 公式(2)
a*Ns即为表面高掺杂层的剂量，其中a为厚度，Ns为浓度。亦即增加表面层的剂量，可以降低肖特基势垒。但是，由于肖特基势垒比较低(特别是对常规的Ti、Mo肖特基接触)，且SiC的耗尽区比较窄，因此高浓度掺杂降低势垒的方法最高能降低的势垒约0.1eV。如果需要进一步降低势垒，需要想办法增加表面电场。
如果采用更高的肖特基势垒金属，如Au、Ni、Pt、Pd等高功函数金属，则表面的最高电场将会进一步提高。
如图1所示，本发明的低势垒肖特基二极管的肖特基势垒金属包括上下两层金属，其中下层金属为把高势垒金属的纳米级颗粒1均匀的掺入低势垒金属2中的合金，上层金属为低势垒金属2；肖特基二极管的有源区势垒调制层的掺杂浓度高于沟道层，沟道层的掺杂浓度高于漂移层。高势垒金属为Au、Ni、Pt或Pd；所述低势垒金属为Ti、Mo或W。把高势垒金属的纳米级颗粒均匀的掺入低势垒金属中，在SiC表面淀积一薄层形成肖特基接触，再覆盖一稍厚一点的低势垒金属层。在淀积的一薄层合金金属中，高势垒金属成颗粒状均匀分布在低势垒金属中。通过高势垒金属与SiC表面接触形成高的表面电场，可以由镜像力进一步降低低势垒金属与SiC的肖特基势垒。由Tung的偶极层方法可以得到：
Ez(0,0,z)＝Vbi(2/w-2z/w2)-△φml-mh[1/(sqrt(z2+R2)-z2/sqrt((z2+R2)3)公式(3)
其中z为半导体表面向内的深度，w为耗尽区宽度，R为高势垒金属颗粒的半径，△φml-mh为低势垒金属与高势垒金属的势垒高度差。由公式(3)结合公式(1)可以得到，对于Ti与Pt两种金属，势垒可以进一步降低0.1eV以上。并且从公式可以得到，两种金属的势垒高度差越大，金属颗粒的直径越小，则势垒降低约多。
如图2所示，在第一导电类型的SiC衬底上，外延第一导电类型缓冲层，缓冲层的厚度为0.5-2μm之间，浓度为1E18cm-3左右；外延第一导电类型漂移层4，漂移层4的浓度在1E14cm-3-5E16cm-3之间，厚度在大于5μm，漂移层4的浓度、厚度根据设计器件的耐压而定；外延生长第一导电类型沟道层5，沟道层5的浓度比漂移层稍高，为了降低沟道的导通电阻，浓度为1E16-1E17cm-3之间，厚度为大于0.4μm；外延生长第一导电类型的势垒调制层6，浓度比沟道层更高，为了形成势垒更低的肖特基接触，厚度小于0.2μm。势垒调制层6的浓度、厚度根据设计的势垒而定。沟道层5、势垒调制层6也可以通过离子注入再激活退火的方法形成。第一导电类型可以为n型或p型，原理一致，以下以n型来说明。
根据镜像力势垒降低原理，如果在表面形成高浓度的掺杂，表面层的剂量远大于漂移区零偏时的耗尽区电荷。一般地表面层剂量大于9E11cm-2，势垒降低0.05eV以上。如表面50nm厚的掺杂浓度为7E17cm-3，则Ns为3.5E12cm-2，△φ等于0.1eV，即势垒降低0.1eV。因此可以通过表面薄层的高剂量控制，调整势垒高度。
主要分为中间的有源区和周边的结终端区。有源区中在双金属肖特基势垒层3的两侧并联了pn二极管，用于在反偏时夹断导电沟道，屏蔽肖特基势垒。同时在正向大电流时pn二极管开启，增加大电流导通和浪涌能力。结终端可以是场限环、JTE、以及两者的结合等多种形式。有源区势垒调制层6的浓度高于沟道层5，沟道层5浓度高于漂移层4。沟道层5的高浓度可以是外延生长形成，也可以是在后续工艺过程中注入n型离子形成。低势垒肖特基二极管还包括欧姆接触7、钝化层8以及场介质层9。
本发明的低势垒肖特基二极管的制备方法如下：
如图3所示，首先在外延片做上光刻标记。进行n型离子注入，如N、P离子，形成沟道层5和势垒调制层6。PECVD或LPCVD方法淀积SiO2层10，并进行光刻后刻蚀，形成SiC刻蚀的掩膜图形。SiO2层10的厚度大于500nm，由刻蚀SiC和作为后续离子注入掩膜所需的厚度决定。用ICP或RIE的等离子体刻蚀方法，以SiO2层10为掩膜，刻蚀SiC的n势垒调制层，凹槽的深度略深于势垒调制层。并且剩余足够的SiO2层10的厚度以用于下一步工艺的离子注入掩膜。
如图4所示，以剩下的SiO2掩膜，进行离子注入，注入的为p型掺杂离子，如Al、B等离子，多次注入在凹槽底部形成一个p型掺杂区。注入结深大于0.5μm，浓度大于1E17cm-3,同时接近表面的浓度大于1E19cm-3，以利于后续形成p型欧姆接触。结深可以比沟道区浅或者更深。注入完成后去除掩膜。再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子，如Al、B等离子。
如图5所示，去除注入掩膜，在表面淀积一薄层石墨层11作为保护进行激活退火，激活退火的温度大于1500℃，时间大于3分钟。
去除表面的石墨层，对SiC表面进行清洗，如用标准RCA清洗方法。进行牺牲氧化工艺，用热氧化的方法生长一层薄的氧化层，厚度可以是10nm-50nm，再用HF或BOE腐蚀掉氧化层。主要目的是去除刻蚀后表面的损伤层和粗糙层。
如图6所示，再进行热氧化生长SiO2钝化层，厚度可以是10nm-50nm，可以是湿氧或干氧生长方法。控制两次热氧化生长的厚度，使得剩下的表面高掺杂的势垒调制层的厚度、浓度满足设计要求。用PECVD或其他CVD方法生长场介质层9，介质可以是SiO2，或Si3N4，或SiO2/Si3N4，SiOxNy等，厚度大于100nm，用光刻、刻蚀、BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质。形成介质对终端区的保护。
如图7所示，用光刻、蒸发金属和剥离的方法在浅槽底部p区做上欧姆接触金属。背面淀积金属，进行快速退火形成欧姆接触。p型欧姆接触金属可以是TiAl等，背面金属为Ni，进行950-1050℃，2-5分钟的快速退火，形成欧姆接触7。
如图8所示，在表面淀积高势垒肖特基金属颗粒层，如Au、Ni、Pt、Pd等，颗粒直径为nm级，如5nm以上，1μm以下。颗粒相对均匀分散的分布在SiC表面，厚度为1-2层颗粒。金属颗粒的淀积可以用气溶胶的方式，或者溅射的方式。然后再淀积低势垒肖特基金属层，如Ti、Mo、W等，形成双金属肖特基势垒层3，肖特基金属层大于50nm。然后进行快速热退火处理，一则改善肖特基接触的均匀性，二则金属颗粒可以更好的嵌入金属层中。用光刻腐蚀的方法腐蚀有源区外的金属。
如图9所示，淀积并形成电极金属12，如Al,或掺Si或Cu的Al，大于3μm厚,或者是Ag或Cu，厚度大于2μm。淀积钝化层8，如SiO2/Si3N4，厚度分别可以为500nm和300nm。并进行图形化和选择刻蚀，露出电极的金属。涂布聚酰亚胺，进行图形化，露出电极的金属。进行烘烤固化。最后，在背面淀积电极金属，如TiNiAg，总厚度大于1μm。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
Claims (9)
1.一种低势垒肖特基二极管，其特征在于，所述肖特基二极管的肖特基势垒金属包括上下两层金属，其中下层金属为把高势垒金属的纳米级颗粒均匀的掺入低势垒金属中的合金，上层金属为低势垒金属；肖特基二极管的有源区势垒调制层的掺杂浓度高于沟道层，所述沟道层的掺杂浓度高于漂移层。
2.根据权利要求1所述的低势垒肖特基二极管，其特征在于，所述高势垒金属为Au、Ni、Pt或Pd；所述低势垒金属为Ti、Mo或W。
3.根据权利要求1所述的低势垒肖特基二极管，其特征在于，所述肖特基势垒金属的两侧并联了pn二极管。
4.一种权利要求1-3任一所述的低势垒肖特基二极管的制备方法，其特征在于，所述方法包括如下步骤：
1)首先在外延片做上光刻标记，然后进行n型离子注入，形成沟道层和势垒调制层；
2)以步骤1)中剩下的SiO2为掩膜进行离子注入，注入的为p型掺杂离子，多次注入在凹槽底部形成一个p型掺杂区，注入完成后去除掩膜；再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子；
3)去除步骤2)中的注入掩膜，在器件表面淀积一薄层石墨层作为保护，之后进行激活退火；
4)去除所述石墨层，对SiC表面进行清洗；之后进行牺牲氧化工艺，用热氧化的方法生长一层氧化层，再用HF或BOE腐蚀掉所述氧化层；
5)再进行热氧化生长SiO2钝化层，用PECVD或CVD方法生长场介质层，用光刻、刻蚀或BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质，形成介质对终端区的保护；
6)用光刻、蒸发金属和剥离的方法在浅槽底部p区做上欧姆接触金属，背面淀积金属，进行快速退火形成欧姆接触；
7)在表面淀积高势垒肖特基金属颗粒层，颗粒相对均匀分散的分布在SiC表面，厚度为1-2层颗粒；然后再淀积低势垒肖特基金属层；之后进行快速热退火处理；最后用光刻腐蚀的方法腐蚀有源区外的金属；
8)淀积并形成电极金属，淀积钝化介质；并进行图形化和选择刻蚀，露出电极的金属；进行烘烤固化；最后，在背面淀积电极金属。
5.根据权利要求4所述的低势垒肖特基二极管的制备方法，其特征在于，步骤3)中的激活退火的温度大于1500℃，时间大于3分钟。
6.根据权利要求4所述的低势垒肖特基二极管的制备方法，其特征在于，步骤4)中氧化层的厚度为10nm-50nm。
7.根据权利要求4所述的低势垒肖特基二极管的制备方法，其特征在于，步骤5)中所述SiO2钝化层的厚度为10nm-50nm，所述场介质层的厚度大于100nm。
8.根据权利要求4所述的低势垒肖特基二极管的制备方法，其特征在于，步骤6)中快速退火的温度为950-1050℃，时间为2-5分钟。
9.根据权利要求4所述的低势垒肖特基二极管的制备方法，其特征在于，步骤7)中所述高势垒肖特基金属颗粒层中的高势垒肖特基金属颗粒直径在1μm以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711336861.7A CN108063090A (zh) | 2017-12-14 | 2017-12-14 | 一种低势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711336861.7A CN108063090A (zh) | 2017-12-14 | 2017-12-14 | 一种低势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108063090A true CN108063090A (zh) | 2018-05-22 |
Family
ID=62138736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711336861.7A Withdrawn CN108063090A (zh) | 2017-12-14 | 2017-12-14 | 一种低势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063090A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682695A (zh) * | 2018-08-07 | 2018-10-19 | 济南晶恒电子有限责任公司 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
| CN109326568A (zh) * | 2018-09-19 | 2019-02-12 | 吉林麦吉柯半导体有限公司 | 一种肖特基二极管及制作方法 |
| CN109449213A (zh) * | 2018-11-20 | 2019-03-08 | 中国电子科技集团公司第五十五研究所 | 一种带场板的肖特基结金刚石二极管器件的制备方法 |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN111354632A (zh) * | 2020-05-21 | 2020-06-30 | 江苏长晶科技有限公司 | 一种碳化硅元器件的掺杂方法及其制备方式 |
| WO2020133606A1 (en) * | 2018-12-28 | 2020-07-02 | Hong Kong Applied Science and Technology Research Institute Company Limited | High voltage power device with hybrid schottky trenches and method of fabricating the same |
| WO2021003806A1 (zh) * | 2019-07-11 | 2021-01-14 | 瑞能半导体科技股份有限公司 | 半导体器件及其制造方法 |
| CN113363330A (zh) * | 2020-03-05 | 2021-09-07 | 珠海格力电器股份有限公司 | 一种肖特基半导体器件及其制作方法 |
| CN113436970A (zh) * | 2021-06-24 | 2021-09-24 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281231A (ja) * | 2006-04-07 | 2007-10-25 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN105845567A (zh) * | 2016-04-07 | 2016-08-10 | 上海大学 | 利用物理方法制备纳米肖特基结构的工艺 |
-
2017
- 2017-12-14 CN CN201711336861.7A patent/CN108063090A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281231A (ja) * | 2006-04-07 | 2007-10-25 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN105845567A (zh) * | 2016-04-07 | 2016-08-10 | 上海大学 | 利用物理方法制备纳米肖特基结构的工艺 |
Non-Patent Citations (1)
| Title |
|---|
| SANG-KWON LEE: "Electrical characterization of hetero-metal (embedded Au nano-particles and titanium metal) Schottky diodes on 4H-silicon carbide", 《SAE MULLI》 * |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682695B (zh) * | 2018-08-07 | 2023-12-22 | 济南晶恒电子有限责任公司 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
| CN108682695A (zh) * | 2018-08-07 | 2018-10-19 | 济南晶恒电子有限责任公司 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
| CN109326568A (zh) * | 2018-09-19 | 2019-02-12 | 吉林麦吉柯半导体有限公司 | 一种肖特基二极管及制作方法 |
| CN109449213A (zh) * | 2018-11-20 | 2019-03-08 | 中国电子科技集团公司第五十五研究所 | 一种带场板的肖特基结金刚石二极管器件的制备方法 |
| WO2020133606A1 (en) * | 2018-12-28 | 2020-07-02 | Hong Kong Applied Science and Technology Research Institute Company Limited | High voltage power device with hybrid schottky trenches and method of fabricating the same |
| US10916626B2 (en) | 2018-12-28 | 2021-02-09 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | High voltage power device with hybrid Schottky trenches and method of fabricating the same |
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN111192826B (zh) * | 2019-05-31 | 2023-05-26 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| WO2021003806A1 (zh) * | 2019-07-11 | 2021-01-14 | 瑞能半导体科技股份有限公司 | 半导体器件及其制造方法 |
| US11264450B2 (en) | 2019-07-11 | 2022-03-01 | Ween Semiconductors Technology Co., Ltd. | Semiconductor device and manufacturing method |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
| CN113363330A (zh) * | 2020-03-05 | 2021-09-07 | 珠海格力电器股份有限公司 | 一种肖特基半导体器件及其制作方法 |
| CN113363330B (zh) * | 2020-03-05 | 2023-08-11 | 珠海格力电器股份有限公司 | 一种肖特基半导体器件及其制作方法 |
| CN111354632A (zh) * | 2020-05-21 | 2020-06-30 | 江苏长晶科技有限公司 | 一种碳化硅元器件的掺杂方法及其制备方式 |
| CN113436970A (zh) * | 2021-06-24 | 2021-09-24 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
| CN113436970B (zh) * | 2021-06-24 | 2024-03-29 | 中国科学技术大学 | 双势垒肖特基二极管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108063090A (zh) | 一种低势垒肖特基二极管及其制备方法 | |
| CN108198866A (zh) | 一种沟槽型低势垒肖特基二极管及其制备方法 | |
| CN108122995A (zh) | 一种沟槽型双势垒肖特基二极管及其制备方法 | |
| US9711599B2 (en) | Wide bandgap high-density semiconductor switching device and manufacturing process thereof | |
| CN104247024B (zh) | 碳化硅半导体器件 | |
| CN106935661B (zh) | 垂直型肖特基二极管及其制作方法 | |
| US20110037139A1 (en) | Schottky barrier diode (sbd) and its off-shoot merged pn/schottky diode or junction barrier schottky (jbs) diode | |
| CN108807168B (zh) | 功率整流器件 | |
| CN106024850B (zh) | 半导体装置 | |
| CN103515451A (zh) | 双凹沟槽式肖特基势垒元件 | |
| CN104769725A (zh) | 使用氧离子注入法形成太阳能电池中的间隔物 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| JP6571155B2 (ja) | 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN108682695A (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| US11217707B2 (en) | Schottky device and method of manufacturing the same | |
| CN104335328A (zh) | 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| JP6012743B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN112951905A (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| CN115602721B (zh) | 一种降低接触电阻的方法及组件 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN110379863A (zh) | 一种碳化硅结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180522 |