CN108122995A - 一种沟槽型双势垒肖特基二极管及其制备方法 - Google Patents
一种沟槽型双势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN108122995A CN108122995A CN201711336841.XA CN201711336841A CN108122995A CN 108122995 A CN108122995 A CN 108122995A CN 201711336841 A CN201711336841 A CN 201711336841A CN 108122995 A CN108122995 A CN 108122995A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- potential barrier
- schottky diode
- shaped double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005036 potential barrier Methods 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052681 coesite Inorganic materials 0.000 claims description 23
- 229910052906 cristobalite Inorganic materials 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 229910052682 stishovite Inorganic materials 0.000 claims description 23
- 229910052905 tridymite Inorganic materials 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 5
- 239000010439 graphite Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007420 reactivation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型双势垒肖特基二极管及其制备方法，该肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。本发明利用镜像力势垒降低的方法在台面上形成低势垒肖特基接触，在台面侧壁形成常规势垒的肖特基接触，增加导电通道。沟槽底部进行p+掺杂并进行欧姆接触，形成并联的pn二极管，增强器件的浪涌能力，同时屏蔽肖特基导电沟道，增加器件的耐压能力和耐高温能力。本发明的SiC肖特基二极管能够降低器件的势垒，同时保持优越的耐高压、高温特性和浪涌能力。
Description
技术领域
本发明涉及半导体领域，具体涉及一种沟槽型双势垒肖特基二极管及其制备方法。
背景技术
肖特基二极管由于是单极型器件，几乎无反向恢复电流，比pn二极管具有更好的反向恢复特性。宽禁带半导体碳化硅(SiC)的肖特基二极管可以做到耐压3300V以上，在高压、高频开关电路中具有更好的优势。但是，同样由于碳化硅材料的宽带隙特性，SiC肖特基二极管的势垒一般都比较高，如工业界经常用的Ti、MO势垒在1.2-1.3eV之间，而Ni、Pt的势垒则大于1.6eV。势垒高可以使器件承受更高的耐压，以及耐高温的应用能力，但是高势垒使得二极管的正向压降升高，导通损耗增加。因此，研究低势垒SiC肖特基二极管，同时维持耐高压、高温特性的器件结构，是当前业界的重点和方向。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种沟槽型双势垒肖特基二极管，其通过改进器件结构和工艺，在不改变肖特基接触金属的前提下，降低器件的肖特基接触势垒，最终降低器件的正向压降和导通损耗。本发明的另一目的在于提供一种沟槽型双势垒肖特基二极管的制备方法。
为实现上述目的，本发明采用以下技术方案：
一种沟槽型双势垒肖特基二极管，所述肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。
进一步，所述肖特基二极管的缓冲层的厚度为0.5-2μm，浓度为1E18cm-3；漂移层的浓度在1E14cm-3-5E16cm-3之间，厚度在5-200μm之间；沟道层的浓度在1E16-1E17cm-3之间，厚度为大于0.4μm；所述势垒调制层的厚度小于0.2μm。
一种沟槽型双势垒肖特基二极管的制备方法，所述方法包括如下步骤：
1)取已经生长有势垒调制层的外延片，或者在没有势垒调制层的外延片上用离子注入的方式形成势垒调制层，对n型材料注入N、P离子；然后在外延片做上光刻标记，采用PECVD或LPCVD方法淀积SiO2层，并进行光刻后刻蚀，形成SiC刻蚀的掩膜图形；用ICP或RIE的等离子体刻蚀方法，以SiO2层为掩膜，刻蚀SiC，形成凹槽；
2)再用PECVD或LPCVD方法各向同性的淀积SiO2层，并用ICP或RIE各向异性刻蚀SiO2层，使凹槽底部区域的SiO2层刻蚀干净，剩下侧壁的部分和台面上的SiO2层；用光刻胶保护结终端区，结合步骤1)中剩下的SiO2层作为掩膜进行离子注入，注入的为p型掺杂离子，多次注入在凹槽底部形成一个p型掺杂区，注入完成后去除掩膜；再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子；
3)在器件表面淀积一薄层石墨层作为保护，之后进行激活退火；
4)去除所述石墨层，对SiC表面进行清洗；之后进行牺牲氧化工艺，用热氧化的方法生长一层氧化层，再用HF或BOE腐蚀掉所述氧化层；
5)再进行热氧化生长SiO2钝化层，用PECVD或CVD方法生长场介质层，用光刻、刻蚀或BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质，形成介质对终端区的保护；
6)用光刻、蒸发金属和剥离的方法在凹槽底部p区做上欧姆接触金属，背面淀积金属，进行快速退火形成欧姆接触；
7)在表面淀积金属，分别在有源区的台面顶部、凹槽侧壁形成肖特基接触；然后进行退火处理，以改善n型表面的肖特基接触；
8)淀积并形成电极金属，淀积钝化介质；并进行图形化和选择刻蚀，露出电极的金属；进行烘烤固化；最后，在背面淀积电极金属。
进一步，步骤2)中所述p型掺杂区的注入结深大于0.5μm，浓度大于1E17cm-3,同时接近表面的浓度大于1E19cm-3。
进一步，步骤3)中的激活退火的温度大于1500℃，时间大于3分钟。
进一步，步骤4)中氧化层的厚度为10nm-50nm。
进一步，步骤5)中所述SiO2钝化层的厚度为10nm-50nm，所述场介质层的厚度大于200nm。
进一步，步骤6)中快速退火的温度为950-1050℃，时间为2-5分钟。
进一步，步骤7)中退火处理的退火温度为400-800℃。
进一步，步骤8)中所述电极金属为Al，或者掺Si、Cu的Al，电极金属的厚度大于3μm。
本发明具有以下有益技术效果：
本发明利用镜像力势垒降低的方法在台面上形成低势垒肖特基接触，在台面侧壁形成常规势垒的肖特基接触，增加导电通道。沟槽底部进行p+掺杂并进行欧姆接触，形成并联的pn二极管，增强器件的浪涌能力，同时屏蔽肖特基导电沟道，增加器件的耐压能力和耐高温能力。本发明的SiC肖特基二极管能够降低器件的势垒，同时保持优越的耐高压、高温特性和浪涌能力。
附图说明
图1为本发明实施例肖特基二极管的截面结构示意图；
图2为本发明实施例肖特基二极管制备过程中凹槽刻蚀后的截面结构示意图；
图3为本发明实施例肖特基二极管制备过程中离子注入后的截面结构示意图；
图4为本发明实施例肖特基二极管制备过程中激活退火后的截面结构示意图；
图5为本发明实施例肖特基二极管制备过程中场介质工艺后的截面结构示意图；
图6为本发明实施例肖特基二极管制备过程中欧姆接触后的截面结构示意图；
图7为本发明实施例肖特基二极管制备过程中肖特基接触后的截面结构示意图；
图8为本发明实施例肖特基二极管制备过程中电极金属及钝化保护后的截面结构示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
本发明通过改进器件结构和工艺，在不改变肖特基接触金属的前提下，降低器件的肖特基接触势垒，最终降低器件的正向压降和导通损耗。
在第一导电类型的SiC衬底上，外延第一导电类型缓冲层，缓冲层的厚度为0.5-2μm之间，浓度为1E18cm-3左右；外延第一导电类型漂移层，漂移层的浓度在1E14cm-3-5E16cm-3之间，厚度在5-200μm之间，漂移层的浓度、厚度根据设计器件的耐压而定；外延生长第一导电类型沟道层，沟道层的浓度比漂移层稍高，为了降低沟道的导通电阻，浓度为1E16-1E17cm-3之间，厚度为大于0.4μm；外延生长第一导电类型的势垒调制层，浓度比沟道层更高，为了形成势垒更低的肖特基接触，厚度小于0.2μm。势垒调制层的浓度、厚度根据设计的势垒而定。势垒调制层也可以通过离子注入再激活退火的方法形成。第一导电类型可以为n型或p型，原理一致，以下以n型来说明。
根据镜像力势垒降低原理，如果在表面形成高浓度的掺杂，表面层的剂量远大于漂移区零偏时的耗尽区电荷，那么与金属和漂移区接触形成的势垒相比，势垒降低△φ,
△φ＝q/ε*sqrt(a*Ns/(4*π))
a*Ns即为表面高掺杂层的剂量，其中a为厚度，Ns为浓度。亦即增加表面层的剂量，可以有效降低肖特基势垒。一般地表面层剂量大于9E11cm-2，势垒降低0.05eV以上。如表面50nm厚的掺杂浓度为7E17cm-3，则Ns为3.5E12cm-2，△φ等于0.1eV，即势垒降低0.1eV。因此可以通过表面薄层的高剂量控制，调整势垒高度。
如图1所示，本发明的沟槽型双势垒肖特基二极管主要分为中间的有源区和周边的结终端区。有源区为沟槽结构，形成并联的双势垒肖特基二极管和pn二极管。结终端可以是场限环、JTE、以及两者的结合等多种形式。有源区台面顶部的势垒调制层1浓度高于沟道2和漂移层3，浓度、厚度由设计的势垒而定，如对于△φ等于0.1eV，浓度可以为7E17cm-3，厚度为50nm，或者浓度为1.75E18cm-3，厚度为20nm。凹槽的深度为dt,宽度为Wt,台面宽度为Wm，p+区的结深为dp。在电流密度为Jf的电流流过沟道时，沟道的顶部和底部区域会形成电势差△V，△V＝Jf*ρ*dt，其中ρ为沟道的电阻率，与沟道的掺杂浓度关系为ρ＝1/q*μ*Nd，Nd为掺杂浓度。当△V等于设计的势垒降低值时，沟道底部的肖特基接触将开启，将会分担电流，降低正向压降。进一步，当电流密度进一步增加，凹槽底部的并联pn二极管将导通，从而进一步提升浪涌电流能力。一般情况下，Wm大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。本发明的沟槽型双势垒肖特基二极管还包括肖特基接触金属4、场介质层5、钝化层6和欧姆接触金属7。
本发明的沟槽型双势垒肖特基二极管制备方法如下：
如图2所示，取已经生长有势垒调制层的外延片，或者在没有势垒调制层的外延片上用离子注入的方式形成势垒调制层1，对n型材料注入N、P离子。首先做上光刻标记。PECVD或LPCVD方法淀积SiO2层8，并进行光刻后刻蚀，形成SiC刻蚀的掩膜图形。SiO2层8的厚度大于500nm，由刻蚀SiC凹槽所需的厚度决定。用ICP或RIE的等离子体刻蚀方法，以SiO2层8为掩膜，刻蚀SiC，形成凹槽，并剩余足够的SiO2厚度以用于下一步工艺的离子注入掩膜。
如图3所示，再用PECVD或其他CVD方法各向同性的淀积SiO2层，厚度约200nm左右。并用ICP或RIE各向异性刻蚀SiO2层，使凹槽底部区域的SiO2层基本刻蚀干净，剩下侧壁的部分和台面上的SiO2层。进行光刻工艺，用光刻胶保护结终端区，结合剩下的SiO2层，形成掩膜，进行离子注入，注入的为p型掺杂离子，如Al、B等离子，多次注入在凹槽底部形成一个p型掺杂区，而侧壁因为有SiO2层的保护防止了离子注入。注入结深大于0.5μm，浓度大于1E17cm-3,同时接近表面的浓度大于1E19cm-3。注入完成后去除掩膜。再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子，如Al、B等离子。
如图4所示，在表面淀积一薄层石墨层9作为保护进行激活退火，激活退火的温度大于1500℃，时间大于3分钟。
如图5所示，再进行热氧化生长SiO2钝化层，厚度可以是10nm-50nm，可以是湿氧或干氧生长方法。控制两次热氧化生长的厚度，使得剩下的表面高掺杂的势垒调制层的厚度、浓度满足设计要求。用PECVD或其他CVD方法生长场介质层5，介质可以是SiO2，或Si3N4，或SiO2/Si3N4，SiOxNy等，厚度大于200nm，用光刻、刻蚀、BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质。形成介质对终端区的保护。
如图6所示。用光刻、蒸发金属和剥离的方法在凹槽底部p区做上欧姆接触金属7。背面淀积金属，进行快速退火形成欧姆接触10。P型欧姆接触金属可以是TiAl等，背面金属为Ni，进行950-1050℃，2-5分钟的快速退火，形成欧姆接触。
如图7所示。在表面淀积金属，分别在有源区的台面顶部、凹槽侧壁形成肖特基接触金属4。进行退火处理改善n型表面的肖特基接触。如，金属材料可以是Ti、Mo，退火温度为400-800℃。
如图8所示。淀积并形成电极金属10，如Al,或掺Si或Cu的Al，大于3μm厚,或者是Ag或Cu，厚度大于2μm。淀积钝化层6，如SiO2/Si3N4，厚度分别可以为500nm和300nm。并进行图形化和选择刻蚀，露出电极的金属。涂布聚酰亚胺，进行图形化，露出电极的金属。进行烘烤固化。最后，在背面淀积电极金属，如TiNiAg，总厚度大于1μm。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
Claims (10)
1.一种沟槽型双势垒肖特基二极管，其特征在于，所述肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。
2.根据权利要求1所述的沟槽型双势垒肖特基二极管，其特征在于，所述肖特基二极管的缓冲层的厚度为0.5-2μm，浓度为1E18cm-3；漂移层的浓度在1E14cm-3-5E16cm-3之间，厚度在5-200μm之间；沟道层的浓度在1E16-1E17cm-3之间，厚度为大于0.4μm；所述势垒调制层的厚度小于0.2μm。
3.一种权利要求1-2任一所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，所述方法包括如下步骤：
1)取已经生长有势垒调制层的外延片，或者在没有势垒调制层的外延片上用离子注入的方式形成势垒调制层，对n型材料注入N、P离子；然后在外延片做上光刻标记，采用PECVD或LPCVD方法淀积SiO2层，并进行光刻后刻蚀，形成SiC刻蚀的掩膜图形；用ICP或RIE的等离子体刻蚀方法，以SiO2层为掩膜，刻蚀SiC，形成凹槽；
2)再用PECVD或LPCVD方法各向同性的淀积SiO2层，并用ICP或RIE各向异性刻蚀SiO2层，使凹槽底部区域的SiO2层刻蚀干净，剩下侧壁的部分和台面上的SiO2层；用光刻胶保护结终端区，结合步骤1)中剩下的SiO2层作为掩膜进行离子注入，注入的为p型掺杂离子，多次注入在凹槽底部形成一个p型掺杂区，注入完成后去除掩膜；再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子；
3)在器件表面淀积一薄层石墨层作为保护，之后进行激活退火；
4)去除所述石墨层，对SiC表面进行清洗；之后进行牺牲氧化工艺，用热氧化的方法生长一层氧化层，再用HF或BOE腐蚀掉所述氧化层；
5)再进行热氧化生长SiO2钝化层，用PECVD或CVD方法生长场介质层，用光刻、刻蚀或BOE腐蚀的方法去掉有源区内的介质，保留结终端区的介质，形成介质对终端区的保护；
6)用光刻、蒸发金属和剥离的方法在凹槽底部p区做上欧姆接触金属，背面淀积金属，进行快速退火形成欧姆接触；
7)在表面淀积金属，分别在有源区的台面顶部、凹槽侧壁形成肖特基接触；然后进行退火处理，以改善n型表面的肖特基接触；
8)淀积并形成电极金属，淀积钝化介质；并进行图形化和选择刻蚀，露出电极的金属；进行烘烤固化；最后，在背面淀积电极金属。
4.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤2)中所述p型掺杂区的注入结深大于0.5μm，浓度大于1E17cm-3,同时接近表面的浓度大于1E19cm-3。
5.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤3)中的激活退火的温度大于1500℃，时间大于3分钟。
6.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤4)中氧化层的厚度为10nm-50nm。
7.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤5)中所述SiO2钝化层的厚度为10nm-50nm，所述场介质层的厚度大于200nm。
8.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤6)中快速退火的温度为950-1050℃，时间为2-5分钟。
9.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤7)中退火处理的退火温度为400-800℃。
10.根据权利要求3所述的沟槽型双势垒肖特基二极管的制备方法，其特征在于，步骤8)中所述电极金属为Al，或者掺Si、Cu的Al，电极金属的厚度大于3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711336841.XA CN108122995A (zh) | 2017-12-14 | 2017-12-14 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711336841.XA CN108122995A (zh) | 2017-12-14 | 2017-12-14 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108122995A true CN108122995A (zh) | 2018-06-05 |
Family
ID=62229114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711336841.XA Withdrawn CN108122995A (zh) | 2017-12-14 | 2017-12-14 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122995A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190117A (zh) * | 2019-05-29 | 2019-08-30 | 西安电子科技大学 | 一种改善正向特性的槽型混合PiN肖特基二极管 |
| CN110190129A (zh) * | 2019-07-04 | 2019-08-30 | 深圳爱仕特科技有限公司 | 一种场效应管及其制备方法 |
| CN110212021A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
| CN111081758A (zh) * | 2019-11-21 | 2020-04-28 | 北京绿能芯创电子科技有限公司 | 降低导通电阻的SiC MPS结构及制备方法 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
| CN113161408A (zh) * | 2020-12-28 | 2021-07-23 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN114695508A (zh) * | 2020-12-30 | 2022-07-01 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN117116760A (zh) * | 2023-10-19 | 2023-11-24 | 珠海格力电子元器件有限公司 | 碳化硅器件的制作方法和碳化硅器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740641A (zh) * | 2009-12-24 | 2010-06-16 | 杭州立昂电子有限公司 | 一种半导体器件 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| US20130313573A1 (en) * | 2010-01-21 | 2013-11-28 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN106992117A (zh) * | 2017-03-30 | 2017-07-28 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管的制作方法 |
-
2017
- 2017-12-14 CN CN201711336841.XA patent/CN108122995A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740641A (zh) * | 2009-12-24 | 2010-06-16 | 杭州立昂电子有限公司 | 一种半导体器件 |
| US20130313573A1 (en) * | 2010-01-21 | 2013-11-28 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| CN105206681A (zh) * | 2014-06-20 | 2015-12-30 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件及其制造方法 |
| CN106992117A (zh) * | 2017-03-30 | 2017-07-28 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管的制作方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190117A (zh) * | 2019-05-29 | 2019-08-30 | 西安电子科技大学 | 一种改善正向特性的槽型混合PiN肖特基二极管 |
| CN110212021A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
| CN110190129A (zh) * | 2019-07-04 | 2019-08-30 | 深圳爱仕特科技有限公司 | 一种场效应管及其制备方法 |
| CN110190129B (zh) * | 2019-07-04 | 2024-03-12 | 深圳爱仕特科技有限公司 | 一种场效应管及其制备方法 |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
| CN111081758A (zh) * | 2019-11-21 | 2020-04-28 | 北京绿能芯创电子科技有限公司 | 降低导通电阻的SiC MPS结构及制备方法 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
| CN111799338B (zh) * | 2020-07-27 | 2021-09-24 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
| CN113161408A (zh) * | 2020-12-28 | 2021-07-23 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN113161408B (zh) * | 2020-12-28 | 2022-06-07 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN114695508A (zh) * | 2020-12-30 | 2022-07-01 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN117116760A (zh) * | 2023-10-19 | 2023-11-24 | 珠海格力电子元器件有限公司 | 碳化硅器件的制作方法和碳化硅器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108122995A (zh) | 一种沟槽型双势垒肖特基二极管及其制备方法 | |
| CN108198866A (zh) | 一种沟槽型低势垒肖特基二极管及其制备方法 | |
| CN108063090A (zh) | 一种低势垒肖特基二极管及其制备方法 | |
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN103515451B (zh) | 双凹沟槽式肖特基势垒元件 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| JP5567830B2 (ja) | 半導体装置の製造方法 | |
| CN103515452A (zh) | 功率整流器件和其制造方法及其相关半导体产品 | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN109860273A (zh) | Mps二极管器件及其制备方法 | |
| CN105895511A (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| CN105931950A (zh) | 一种碳化硅高压mps二极管的制造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN106129126A (zh) | 一种沟槽肖特基二极管及其制备方法 | |
| CN207381407U (zh) | 一种SiC肖特基二极管 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| Elahipanah et al. | Modification of etched junction termination extension for the high voltage 4H-SiC power devices | |
| CN109065637A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180605 |