CN110190117A - 一种改善正向特性的槽型混合PiN肖特基二极管 - Google Patents

一种改善正向特性的槽型混合PiN肖特基二极管 Download PDF

Info

Publication number
CN110190117A
CN110190117A CN201910459150.1A CN201910459150A CN110190117A CN 110190117 A CN110190117 A CN 110190117A CN 201910459150 A CN201910459150 A CN 201910459150A CN 110190117 A CN110190117 A CN 110190117A
Authority
CN
China
Prior art keywords
type island
groove
island region
region
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910459150.1A
Other languages
English (en)
Other versions
CN110190117B (zh
Inventor
宋庆文
王栋
张玉明
汤晓燕
袁昊
张艺蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910459150.1A priority Critical patent/CN110190117B/zh
Publication of CN110190117A publication Critical patent/CN110190117A/zh
Application granted granted Critical
Publication of CN110190117B publication Critical patent/CN110190117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种改善正向特性的槽型混合PiN肖特基二极管,包括:N+衬底区;漂移层,位于N+衬底区上;P型区,包括:沟槽底部P型区和沟槽侧壁P型区,沟槽侧壁P型区第一侧边与沟槽第一侧壁、沟槽底部P型区第一侧边贴合,沟槽底部P型区顶端、沟槽侧壁P型区顶端分别与沟槽底部、凸起结构底部贴合;金属层,位于沟槽与凸起结构表面,金属层包括:第一金属层部分和第二金属层部分,第一金属层部分与P型区表面形成欧姆接触区,第二金属层部分与漂移层表面形成肖特基接触区;第一部分阳极,位于金属层的表面。本发明采用P型区的混合结构,并增加第二肖特基接触,增大肖特基接触面积,使器件在正向导通下,电流密度增大,同时导通电阻减小。

Description

一种改善正向特性的槽型混合PiN肖特基二极管
技术领域
本发明属于微电子技术领域,具体涉及一种改善正向特性的槽型混合PiN肖特基二极管。
背景技术
随着微电子技术的发展,半导体材料碳化硅具有的较大禁带宽度,较高临界击穿电场,高热导率和高电子饱和漂移速度等优良物理和化学特性被广泛应用于半导体器件的制作,尤其适合于制作高温、高压、大功率及抗辐照的半导体器件。半导体器件作为电力电子器件,具有导通电阻小、漏电流小、开关时间短、抗浪涌能力强等特点,被广泛应用于电路中。
传统的槽型结构的肖特基二极管,每个沟槽处都是P型区,每个沟槽两侧都有侧壁。
由于传统的槽型结构的肖特基二极管正向导通时电流密度较小,导通电阻较大。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种改善正向特性的槽型混合PiN肖特基二极管。本发明要解决的技术问题通过以下技术方案实现:
一种改善正向特性的槽型混合PiN肖特基二极管,包括:
N+衬底区;
漂移层,位于所述N+衬底区上,所述漂移层的表面至少包括两个沟槽及处于相邻两个所述沟槽之间的一个凸起结构;
P型区,包括:沟槽底部P型区和沟槽侧壁P型区,其中,所述沟槽侧壁P型区的第一侧边与所述沟槽的第一侧壁、所述沟槽底部P型区的第一侧边相互贴合,所述沟槽底部P型区的顶端、所述沟槽侧壁P型区的顶端分别与所述沟槽的底部、所述凸起结构的底部相互贴合;
金属层,位于所述沟槽与所述凸起结构形成的凹凸结构的表面,所述金属层包括:第一金属层部分和第二金属层部分,其中,所述第一金属层部分与所述P型区的表面形成欧姆接触区,所述第二金属层部分与所述漂移层的表面形成肖特基接触区;
第一部分阳极,位于所述金属层的表面。
在本发明的一个实施例中,所述肖特基接触区包括:第一肖特基接触区和第二肖特基接触区,其中,
位于所述凸起结构上的第二金属层部分与所述漂移层形成所述第一肖特基接触区;
位于所述沟槽上的第二金属层部分与所述漂移层形成所述第二肖特基接触区。
在本发明的一个实施例中,所述第二肖特基接触区包括:纵向肖特基接触区和横向肖特基接触区,其中,
所述横向肖特基接触区设置于所述沟槽上,且与所述沟槽的第二侧壁相互贴合,所述纵向肖特基接触区设置于所述横向肖特基接触区上,且所述纵向肖特基接触区与所述沟槽的第二侧壁相互贴合。
在本发明的一个实施例中,所述第一肖特基接触区的高度等于所述横向肖特基接触区的高度、所述纵向肖特基接触区的宽度。
在本发明的一个实施例中,所述横向肖特基接触区的宽度等于所述沟槽的宽度减去所述沟槽底部P型区的宽度。
在本发明的一个实施例中,所述纵向肖特基接触区的高度等于所述沟槽的高度。
在本发明的一个实施例中,所述沟槽侧壁P型区的高度等于所述沟槽的高度与所述沟槽底部P型区的高度之和。
在本发明的一个实施例中,所述沟槽底部P型区的宽度≤所述沟槽的宽度。
在本发明的一个实施例中,所有所述沟槽底部P型区的宽度、高度对应相等。
在本发明的一个实施例中,所有所述沟槽侧壁P型区的宽度、高度对应相等。
本发明的有益效果:
本发明采用沟槽底部P型区与沟槽侧壁P型区的混合结构,并增加了L形的第二肖特基接触,形成Z形的肖特基接触区,增大了所述肖特基二极管器件的肖特基接触面积,使得所述肖特基二极管器件在正向导通情况下,电流密度明显增大,同时导通电阻显著减小。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种改善正向特性的槽型混合PiN肖特基二极管结构示意图;
图2是本发明实施例提供的另一种改善正向特性的槽型混合PiN肖特基二极管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种改善正向特性的槽型混合PiN肖特基二极管结构示意图。
本发明实施例提供了一种改善正向特性的槽型混合PiN肖特基二极管,包括:
N+衬底区1,其中,所述N+衬底区1是高掺杂的n型碳化硅,所述n型碳化硅是磷材料与碳化硅材料的掺杂,其磷材料的掺杂浓度为≥1×1019/cm-3
具体地,所述n型碳化硅的厚度为:200μm-500μm。
进一步地,在所述高掺杂的n型碳化硅底部铺上第一金属,再在所述第一金属的底部铺上第二金属,最后再在所述第二金属的表面用导线引出来后形成阴极。
具体地,所述第一金属为金属Ni,其厚度为:50-100nm;
进一步地,所述第二金属为Ti/Ni/Ag的金属堆叠,其厚度为:2-5μm。
优选地,所述导线可以是金属铜。
进一步地,利用所述铜导线从所述第二金属的表面Ag层引出来后形成所述阴极。
漂移层2,位于所述N+衬底区1上,所述漂移层2的表面至少包括两个沟槽3及处于相邻两个所述沟槽3之间的一个凸起结构4。
具体地,所述漂移层2是磷材料与碳化硅材料的掺杂,其中,磷材料的掺杂浓度根据所需肖特基二极管的击穿电压确定,例如:所述肖特基二极管的击穿电压为1200V时,所述磷掺杂浓度为1×1015/cm-3
进一步地,所述漂移层2的厚度根据所需肖特基二极管的击穿电压确定,例如:所述肖特基二极管的击穿电压为1200V时,所述漂移层2的厚度为10μm。
进一步地,所有所述沟槽3通过所述凸起结构4间隔连接,所述沟槽3与所述凸起结构4形成凹凸结构,且所有所述沟槽3的宽度、高度对应相等,所有所述凸起结构4的宽度也对应相等。
P型区,包括:沟槽底部P型区5和沟槽侧壁P型区6,其中,所述沟槽侧壁P型区6的第一侧边与所述沟槽3的第一侧壁、所述沟槽底部P型区5的第一侧边相互贴合,所述沟槽底部P型区5的顶端、所述沟槽侧壁P型区6的顶端分别与所述沟槽3的底部、所述凸起结构4的底部相互贴合。
所述沟槽底部P型区5为掺杂硼的碳化硅材料,其硼材料的掺杂浓度≥1×1019/cm-3
所述沟槽侧壁P型区6为掺杂硼的碳化硅材料,其硼材料的掺杂浓度≥1×1019/cm-3
进一步地,所述沟槽底部P型区5和所述沟槽侧壁P型区6为高斯掺杂,所述高斯掺杂结深为1.0μm。
具体地,请参见图2,图2是本发明实施例提供的另一种改善正向特性的槽型混合PiN肖特基二极管结构示意图,所述沟槽侧壁P型区6的第一侧边如标号22所示,所述沟槽3的第一侧壁如标号19所示,所述沟槽底部P型区5的第一侧边如标号21所示,所述沟槽底部P型区5的顶端如标号27所示,所述沟槽侧壁P型区6的顶端如标号28所示。
进一步地,所述沟槽侧壁P型区6的第一侧边22的上端与所述沟槽3的第一侧壁19相互贴合,所述沟槽侧壁P型区6的第一侧边22的下端与所述沟槽底部P型区5的第一侧边21相互贴合,所述沟槽底部P型区5的顶端27、所述沟槽侧壁P型区6的顶端28分别与所述沟槽3的底部、所述凸起结构4的底部相互贴合。
在本发明的一个实施例中,所述沟槽侧壁P型区6的高度等于所述沟槽3的高度与所述沟槽底部P型区5的高度之和。
具体地,请再次参见图2,所述沟槽3的高度如标号15所示,所述沟槽底部P型区5的高度如标号18所示,即所述沟槽侧壁P型区6的高度等于所述沟槽3的高度15与所述沟槽底部P型区5的高度18之和。
进一步地,所述沟槽3的高度15即所述沟槽3的结深,所述沟槽底部P型区5的高度18即所述沟槽底部P型区5的结深。
优选地,所述沟槽3的高度15为≤5μm。
在本发明的一个实施例中,所述沟槽底部P型区5的高度为≤1μm。
具体地,请再次参见图2,所述沟槽底部P型区5的高度18为≤1μm。
优选地,所述沟槽底部P型区5的高度18为1μm。
在本发明的一个实施例中,所述沟槽侧壁P型区6的宽度为≤0.3μm。
具体地,请再次参见图2,所述沟槽侧壁P型区6的宽度如标号12所示,即所述沟槽侧壁P型区6的宽度12为≤0.3μm。
进一步地,所述沟槽侧壁P型区6的宽度12即所述沟槽侧壁P型区6的结深。
在本发明的一个实施例中,所述沟槽底部P型区5的宽度≤所述沟槽3的宽度。
具体地,请再次参见图2,所述沟槽底部P型区5的宽度如标号11所示,所述沟槽3的宽度如标号14所示,即所述沟槽底部P型区5的宽度11≤所述沟槽3的宽度14。
进一步地,只需满足所述沟槽底部P型区5的第一侧边与所述沟槽侧壁P型区6的第一侧边相互贴合,所述沟槽侧壁P型区6的顶端与所述凸起结构4相互贴合,所述沟槽底部P型区5的顶端与所述沟槽3底部相互贴合,所述沟槽底部P型区5的宽度11在所述沟槽3的宽度14的范围内可变,且其他不同位置的所述沟槽底部P型区5的宽度11对应改变。
在本发明的一个实施例中,所有所述沟槽底部P型区5的宽度、高度对应相等。
本发明采用所述沟槽底部P型区5与沟槽侧壁P型区6的混合结构,减小了肖特基二极管器件P型区欧姆接触的面积,使得肖特基结的导电沟道变宽,即电流的通路变宽,在漏电流减小不大的情况下显著减小了肖特基二极管器件正常工作时的导通电阻,从而提高了肖特基二极管器件的性能及可靠性。
具体地,请再次参见图2,所述沟槽3与所述凸起结构4形成连续重复的凹凸结构,所有所述沟槽底部P型区5的宽度、高度对应相等,且位置对应相同。
在本发明的一个实施例中,所有所述沟槽侧壁P型区6的宽度、高度对应相等。
具体地,请再次参见图2,所述沟槽3与所述凸起结构4形成连续重复的凹凸结构,不同位置的所述沟槽侧壁P型区6的宽度、高度对应相等,且位置对应相同。
在本发明的一个实施例中,所有所述沟槽3的宽度、高度对应相等。
具体地,请再次参见图2,所述沟槽3与所述凸起结构4形成连续重复的凹凸结构,所有所述沟槽3的宽度、高度对应相等,且位置对应相同。
金属层,位于所述沟槽3与所述凸起结构4形成的凹凸结构的表面,所述金属层包括:第一金属层部分和第二金属层部分,其中,所述第一金属层部分与所述P型区的表面形成欧姆接触区7,所述第二金属层部分与所述漂移层2的表面形成肖特基接触区。
进一步地,请再次参见图2,所述欧姆接触区7包括:第一欧姆接触区71和第二欧姆接触区72。
所述沟槽底部P型区5的顶端与所述沟槽3的底部相互贴合的表面如标号27所示,所述沟槽侧壁P型区6的顶端与一部分所述凸起结构4相互贴合的表面如标号28所示。
具体地,所述第一金属层部分与所述沟槽底部P型区5的顶端,即所述第一金属层部分与所述标号27接触后形成所述第一欧姆接触区71,所述第一金属层部分与所述沟槽侧壁P型区6的顶端,即所述第一金属层部分与所述标号28接触后形成所述第二欧姆接触区72。
所述金属层可以为铝、镍、铜、金、银等,其厚度可根据需要设定。
所述肖特基接触区包括:第一肖特基接触区8和第二肖特基接触区10,其中,
位于所述凸起结构4上的第二金属层部分与所述漂移层2形成所述第一肖特基接触区8;
具体地,请再次参见图2,位于所述凸起结构4上的第二金属层部分如标号17所示,即位于所述凸起结构4上的第二金属层部分与所述漂移层2形成所述第一肖特基接触区8,所示第一肖特基接触区8的宽度如标号17所示。
位于所述沟槽3上的第二金属层部分与所述漂移层2形成所述第二肖特基接触区10;
具体地,请再次参见图2,所述沟槽3上的第二金属层部分分为两部分,分别位于所述沟槽3的第二侧壁23、所述沟槽3底部的表面,即位于所述沟槽3的第二侧壁23、所述沟槽3底部的表面形成所述第二肖特基接触区10,所述第二肖特基接触区10是L形。
进一步地,所述第一肖特基接触区8和所述第二肖特基接触区10形成形状为Z形的所述肖特基接触区。
在本发明的一个实施例中,所述第二肖特基接触区10包括:纵向肖特基接触区和横向肖特基接触区,其中,
所述横向肖特基接触区设置于所述沟槽3上,且与所述沟槽3的第二侧壁相互贴合,所述纵向肖特基接触区设置于所述横向肖特基接触区上,且所述纵向肖特基接触区与所述沟槽3的第二侧壁相互贴合。
具体地,请再次参见图2,所述横向肖特基接触区设置于所述沟槽3上如标号29所示,且与所述沟槽3的第二侧壁23相互贴合。
所述纵向肖特基接触区设置于所述横向肖特基接触区上,组成L形状,所述横向肖特基接触区、所述纵向肖特基接触区与所述沟槽3的第二侧壁23相互贴合后,所述横向肖特基接触区的贴合侧边与所述纵向肖特基接触区的贴合侧边组成L形的第一侧边如标号24所示。
所述第一肖特基接触区8的高度等于所述横向肖特基接触区的高度、所述纵向肖特基接触区的宽度。
具体地,请再次参见图2,所述纵向肖特基接触区的宽度如标号25所示,所述横向肖特基接触区的高度如标号26所示,即所述第一肖特基接触区8的高度等于所述横向肖特基接触区的高度26、所述纵向肖特基接触区的宽度25。
进一步地,所述肖特基接触区的厚度即所述横向肖特基接触区的高度26或者所述纵向肖特基接触区的宽度25,其厚度为:50-100nm。
进一步地,所述欧姆接触区7的高度如标号20所示,所述第一肖特基接触区8的高度同所述横向肖特基接触区的高度26,且所述欧姆接触区7的高度与所述第一肖特基接触区8的高度相同,即标号20、标号25、标号26所示的尺寸相等。
具体地,所述横向肖特基接触区的高度也称厚度,所述纵向肖特基接触区的宽度也称厚度,所述欧姆接触区7的高度也称厚度,所述第一肖特基接触区8的高度也称厚度。
所述横向肖特基接触区的宽度等于所述沟槽3的宽度减去所述沟槽底部P型5的宽度。
具体地,请再次参见图2,所述横向肖特基接触区的宽度如标号13所示,即所述横向肖特基接触区的宽度13等于所述沟槽3的宽度14减去所述沟槽底部P型5的宽度11,所述横向肖特基接触区的宽度随着所述沟槽底部P型区5的宽度11变化而变化。
所述纵向肖特基接触区的高度等于所述沟槽3的高度。
具体地,请再次参见图2,所述纵向肖特基接触区的高度等于所述沟槽3的高度15减去所述横向肖特基接触区的高度26再加上所述第一肖特基接触区8的高度,由于所述横向肖特基接触区的高度26与所述第一肖特基接触区8的高度相等,即所述纵向肖特基接触区的高度等于所述沟槽3的高度15。
具体地,所述第一肖特基接触区8的厚度、所述欧姆接触区7的厚度即所述金属层的厚度。
优选地,所述金属层厚度为:200-400nm。
具体地,请再次参见图2,所述肖特基接触区的宽度等于标号17所示的宽度与所述横向肖特基接触区的宽度13之和,所述欧姆接触区7的宽度等于所述沟槽底部P型区5的宽度11与所述沟槽侧壁P型区6的宽度12之和。
第一部分阳极9,位于所述金属层的表面。
具体地,本发明实施例肖特基二极管的阳极包括:第一部分阳极9、肖特基接触区和欧姆接触区7。
具体地,在所述欧姆接触区7和所述肖特基接触区的表面铺第三金属,再在所述第三金属的表面铺第四金属将所述凹槽填平,最后再用导线引出来后形成阳极。
具体地,所述第三金属为金属Ti,其厚度为:50-100nm;
进一步地,所述第四金属为金属Al或者Ag,其厚度为:2-5μm。
优选地,所述导线可以为金属铜。
本发明的有益效果:
本发明采用沟槽底部P型区与沟槽侧壁P型区的混合结构,并增加了L形的第二肖特基接触,形成Z形的肖特基接触区,增大了所述肖特基二极管器件的肖特基接触面积,使得所述肖特基二极管器件在正向导通情况下,电流密度明显增大,同时导通电阻显著减小。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种改善正向特性的槽型混合PiN肖特基二极管,其特征在于,包括:
N+衬底区(1);
漂移层(2),位于所述N+衬底区(1)上,所述漂移层(2)的表面至少包括两个沟槽(3)及处于相邻两个所述沟槽(3)之间的一个凸起结构(4);
P型区,包括:沟槽底部P型区(5)和沟槽侧壁P型区(6),其中,所述沟槽侧壁P型区(6)的第一侧边与所述沟槽(3)的第一侧壁、所述沟槽底部P型区(5)的第一侧边相互贴合,所述沟槽底部P型区(5)的顶端、所述沟槽侧壁P型区(6)的顶端分别与所述沟槽(3)的底部、所述凸起结构(4)的底部相互贴合;
金属层,位于所述沟槽(3)与所述凸起结构(4)形成的凹凸结构的表面,所述金属层包括:第一金属层部分和第二金属层部分,其中,所述第一金属层部分与所述P型区的表面形成欧姆接触区(7),所述第二金属层部分与所述漂移层(2)的表面形成肖特基接触区;
第一部分阳极(9),位于所述金属层的表面。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述肖特基接触区包括:第一肖特基接触区(8)和第二肖特基接触区(10),其中,
位于所述凸起结构(4)上的第二金属层部分与所述漂移层(2)形成所述第一肖特基接触区(8);
位于所述沟槽(3)上的第二金属层部分与所述漂移层(2)形成所述第二肖特基接触区(10)。
3.根据权利要求2所述的肖特基二极管,其特征在于,所述第二肖特基接触区(10)包括:纵向肖特基接触区和横向肖特基接触区,其中,
所述横向肖特基接触区设置于所述沟槽(3)上,且与所述沟槽(3)的第二侧壁相互贴合,所述纵向肖特基接触区设置于所述横向肖特基接触区上,且所述纵向肖特基接触区与所述沟槽(3)的第二侧壁相互贴合。
4.根据权利要求3所述的肖特基二极管,其特征在于,
所述第一肖特基接触区(8)的高度等于所述横向肖特基接触区的高度、所述纵向肖特基接触区的宽度。
5.根据权利要求3所述的肖特基二极管,其特征在于,
所述横向肖特基接触区的宽度等于所述沟槽(3)的宽度减去所述沟槽底部P型区(5)的宽度。
6.根据权利要求3所述的肖特基二极管,其特征在于,所述纵向肖特基接触区的高度等于所述沟槽(3)的高度。
7.根据权利要求1所述的肖特基二极管,其特征在于,
所述沟槽侧壁P型区(6)的高度等于所述沟槽(3)的高度与所述沟槽底部P型区(5)的高度之和。
8.根据权利要求1所述的肖特基二极管,其特征在于,所述沟槽底部P型区(5)的宽度≤所述沟槽(3)的宽度。
9.根据权利要求1所述的肖特基二极管,其特征在于,所有所述沟槽底部P型区(5)的宽度、高度对应相等。
10.根据权利要求1所述的肖特基二极管,其特征在于,所有所述沟槽侧壁P型区(6)的宽度、高度对应相等。
CN201910459150.1A 2019-05-29 2019-05-29 一种改善正向特性的槽型混合PiN肖特基二极管 Active CN110190117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910459150.1A CN110190117B (zh) 2019-05-29 2019-05-29 一种改善正向特性的槽型混合PiN肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910459150.1A CN110190117B (zh) 2019-05-29 2019-05-29 一种改善正向特性的槽型混合PiN肖特基二极管

Publications (2)

Publication Number Publication Date
CN110190117A true CN110190117A (zh) 2019-08-30
CN110190117B CN110190117B (zh) 2021-04-06

Family

ID=67718788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910459150.1A Active CN110190117B (zh) 2019-05-29 2019-05-29 一种改善正向特性的槽型混合PiN肖特基二极管

Country Status (1)

Country Link
CN (1) CN110190117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193357A1 (zh) * 2021-03-19 2022-09-22 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269444A (zh) * 2014-10-11 2015-01-07 丽晶美能(北京)电子技术有限公司 快恢复二极管及快恢复二极管的制作方法
CN108122995A (zh) * 2017-12-14 2018-06-05 北京世纪金光半导体有限公司 一种沟槽型双势垒肖特基二极管及其制备方法
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
US20180358478A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
CN109509795A (zh) * 2018-12-20 2019-03-22 上海芯石半导体股份有限公司 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269444A (zh) * 2014-10-11 2015-01-07 丽晶美能(北京)电子技术有限公司 快恢复二极管及快恢复二极管的制作方法
US20180358478A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
CN108122995A (zh) * 2017-12-14 2018-06-05 北京世纪金光半导体有限公司 一种沟槽型双势垒肖特基二极管及其制备方法
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
CN109509795A (zh) * 2018-12-20 2019-03-22 上海芯石半导体股份有限公司 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022193357A1 (zh) * 2021-03-19 2022-09-22 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管结构及其制造方法

Also Published As

Publication number Publication date
CN110190117B (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN104347689B (zh) 双沟槽‑栅极绝缘栅双极晶体管结构
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN101393914A (zh) 具有二极管和igbt的半导体器件
CN104051547A (zh) 一种高压快速软恢复二极管及其制备方法
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
CN107591455A (zh) 一种SiC沟槽型台阶状结势垒肖特基二极管
CN102544114A (zh) 一种积累型槽栅二极管
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
CN106531786A (zh) 半导体装置
CN102456690B (zh) 半导体器件及其制造方法
CN104916663A (zh) 半导体装置
CN110197852A (zh) 一种半沟槽离子注入的混合PiN肖特基二极管
CN110197853A (zh) 一种结势垒肖特基二极管
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
CN202307900U (zh) 肖特基二极管结构
CN104253152A (zh) 一种igbt及其制造方法
CN110190117A (zh) 一种改善正向特性的槽型混合PiN肖特基二极管
CN104124151A (zh) 一种沟槽结构肖特基势垒二极管及其制作方法
CN110212021A (zh) 一种集成金属氧化物半导体的混合PiN肖特基二极管
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN104900717A (zh) 半导体装置
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN108417637A (zh) 一种多沟槽半导体功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant