CN110212021A - 一种集成金属氧化物半导体的混合PiN肖特基二极管 - Google Patents
一种集成金属氧化物半导体的混合PiN肖特基二极管 Download PDFInfo
- Publication number
- CN110212021A CN110212021A CN201910459108.XA CN201910459108A CN110212021A CN 110212021 A CN110212021 A CN 110212021A CN 201910459108 A CN201910459108 A CN 201910459108A CN 110212021 A CN110212021 A CN 110212021A
- Authority
- CN
- China
- Prior art keywords
- layer
- type island
- silicon dioxide
- island region
- dioxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 22
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 161
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 78
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 241000790917 Dioxys <bee> Species 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 150000002927 oxygen compounds Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910019142 PO4 Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010452 phosphate Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000002467 phosphate group Chemical group [H]OP(=O)(O[H])O[*] 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成金属氧化物半导体的混合PiN肖特基二极管，包括：N+衬底层；漂移层，位于N+衬底层上；P型区，包括：沟槽底部P型区和沟槽侧壁P型区，沟槽侧壁P型区侧边与沟槽第一侧壁、沟槽底部P型区侧边贴合；二氧化硅层，包括：纵向二氧化硅层和横向二氧化硅层，横向二氧化硅层设置沟槽上，与沟槽第二侧壁贴合，纵向二氧化硅层设置横向二氧化硅层上，与沟槽第二侧壁贴合；金属层，位于漂移层表面、P型区、二氧化硅层上，部分金属层与二氧化硅层、漂移层形成金属氧化物半导体；金属区域，位于金属层表面。本发明采用P型区半沟槽结构，且在二氧化硅层形成金属氧化物半导体，在正向导通电阻减小的同时，漏电流减小，击穿特性改善。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种集成金属氧化物半导体的混合PiN肖特基二极管。
背景技术
随着微电子技术的发展，半导体材料碳化硅具有的较大禁带宽度，较高临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性被广泛应用于半导体器件的制作，尤其适合于制作高温、高压、大功率及抗辐照的半导体器件。半导体器件作为电力电子器件，具有导通电阻小、漏电流小、开关时间短、抗浪涌能力强等特点，被广泛应用于电路中。
传统的槽型结构的肖特基二极管，每个沟槽处都是P型区，每个沟槽两侧都有侧壁。
由于传统的槽型结构的肖特基二极管正向导通时导通电阻较大，漏电流较大，同时击穿特性较差。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种集成金属氧化物半导体的混合PiN肖特基二极管。本发明要解决的技术问题通过以下技术方案实现：
一种集成金属氧化物半导体的混合PiN肖特基二极管，包括：
N+衬底层；
漂移层，位于所述N+衬底层上，所述漂移层的表面至少包括两个沟槽及处于相邻两个所述沟槽之间的一个凸起结构；
P型区，包括：沟槽底部P型区和沟槽侧壁P型区，其中，所述沟槽侧壁P型区的第一侧边与所述沟槽的第一侧壁、所述沟槽底部P型区的第一侧边相互贴合，所述沟槽底部P型区的顶端、所述沟槽侧壁P型区的顶端分别与所述沟槽的底部、所述凸起结构的底部相互贴合；
二氧化硅层，包括：纵向二氧化硅层和横向二氧化硅层，所述横向二氧化硅层设置于所述沟槽上，且与所述沟槽的第二侧壁相互贴合，所述纵向二氧化硅层设置于所述横向二氧化硅层上，且所述纵向二氧化硅层与所述沟槽的第二侧壁相互贴合；
金属层，位于所述漂移层的表面、所述P型区、所述纵向二氧化硅层、所述横向二氧化硅层上，且一部分所述金属层与所述二氧化硅层、所述漂移层的表面形成金属氧化物半导体；
金属区域，位于所述金属层的表面。
在本发明的一个实施例中，所述横向二氧化硅层的宽度等于所述沟槽的宽度减去所述沟槽底部P型区的宽度。
在本发明的一个实施例中，所述纵向二氧化硅层的高度等于所述沟槽的高度减去所述横向二氧化硅层的高度。
在本发明的一个实施例中，所述金属层包括：第一部分金属层、第二部分金属层、第三部分金属层，其中，
所述第一部分金属层与所述沟槽侧壁P型区、所述凸起结构相互贴合后剩余部分的所述凸起结构的表面形成肖特基接触区；
所述第二部分金属层分别与所述沟槽底部P型区、所述沟槽侧壁P型区的顶端形成第一欧姆接触区、第二欧姆接触区。
在本发明的一个实施例中，所述第三部分金属层分别淀积于所述纵向二氧化硅层、所述横向二氧化硅层的顶端形成第一金属层、第二金属层，其中，所述第一金属层、所述第二金属层、所述二氧化硅层、所述漂移层的表面，形成所述金属氧化物半导体。
在本发明的一个实施例中，所述沟槽侧壁P型区的高度等于所述沟槽的高度与所述沟槽底部P型区的高度之和。
在本发明的一个实施例中，所述沟槽底部P型区的宽度≤所述沟槽的宽度。
在本发明的一个实施例中，所有所述沟槽底部P型区的宽度、高度对应相等。
在本发明的一个实施例中，所有所述沟槽侧壁P型区的宽度、高度对应相等。
本发明的有益效果：
本发明采用沟槽底部P型区与沟槽侧壁P型区的半沟槽离子注入的混合结构，并在所述纵向二氧化硅层、所述横向二氧化硅层的顶端淀积金属后形成金属氧化物半导体，该结构使得所述肖特基二极管正向导通电阻减小的同时，漏电流也会减小，击穿特性也得到改善。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种集成金属氧化物半导体的混合PiN肖特基二极管结构示意图；
图2是本发明实施例提供的另一种集成金属氧化物半导体的混合PiN肖特基二极管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种集成金属氧化物半导体的混合PiN肖特基二极管结构示意图。
本发明实施例提供了一种集成金属氧化物半导体的混合PiN肖特基二极管，包括：
N+衬底层1，其中，所述N+衬底层1是高掺杂的n型碳化硅，所述n型碳化硅是磷材料与碳化硅材料的掺杂，其磷材料的掺杂浓度为≥1×1019/cm-3。
具体地，所述n型碳化硅的厚度为200μm-500μm。
进一步地，在所述高掺杂的n型碳化硅底部铺上第一金属，再在所述第一金属的底部铺上第二金属，最后再在所述第二金属的表面用导线引出来后形成阴极。
具体地，所述第一金属为金属Ni，其厚度为50-100nm；
进一步地，所述第二金属为Ti/Ni/Ag的金属堆叠，其厚度为2-5μm。
优选地，所述导线可以是金属铜。
进一步地，用所述铜导线从所述第二金属的表面Ag层引出来后形成所述阴极。
漂移层2，位于所述N+衬底层1上，所述漂移层2的表面至少包括两个沟槽3及处于相邻两个所述沟槽3之间的一个凸起结构4。
具体地，所述漂移层2是磷材料与碳化硅材料的掺杂，其中，磷材料的掺杂浓度根据所需肖特基二极管的击穿电压确定，例如：所述肖特基二极管的击穿电压为1200V时，所述磷掺杂浓度为1×1015/cm-3。
进一步地，所述漂移层2的厚度根据所需肖特基二极管的击穿电压确定，例如：所述肖特基二极管的击穿电压为1200V时，所述漂移层2的厚度为10μm。
进一步地，所有所述沟槽3通过所述凸起结构4间隔连接，所述沟槽3与所述凸起结构4形成凹凸结构，且所有所述沟槽3的宽度、高度对应相等，所有所述凸起结构4的宽度也对应相等。
P型区，包括：沟槽底部P型区5和沟槽侧壁P型区6，其中，所述沟槽侧壁P型区6的第一侧边与所述沟槽3的第一侧壁、所述沟槽底部P型区5的第一侧边相互贴合，所述沟槽底部P型区5的顶端、所述沟槽侧壁P型区6的顶端分别与所述沟槽3的底部、所述凸起结构4的底部相互贴合。
所述沟槽底部P型区5为掺杂硼的碳化硅材料，其硼材料的掺杂浓度≥1×1019/cm-3。
所述沟槽侧壁P型区6为掺杂硼的碳化硅材料，其硼材料的掺杂浓度≥1×1019/cm-3。
进一步地，所述沟槽底部P型区5和所述沟槽侧壁P型区6为高斯掺杂，所述高斯掺杂结深为1.0μm。
具体地，请参见图2，图2是本发明实施例提供的另一种集成金属氧化物半导体的混合PiN肖特基二极管结构示意图，所述沟槽侧壁P型区6的第一侧边如标号22所示，所述沟槽3的第一侧壁如标号19所示，所述沟槽底部P型区5的第一侧边如标号21所示；所述沟槽底部P型区5的顶端如标号29所示，所述沟槽侧壁P型区6的顶端如标号30所示。
进一步地，所述沟槽侧壁P型区6的第一侧边22与所述沟槽3的第一侧壁19、所述沟槽底部P型区5的第一侧边21相互贴合，所述沟槽底部P型区5的顶端29、所述沟槽侧壁P型区6的顶端30分别与所述沟槽3的底部、所述凸起结构4的底部相互贴合。
在本发明的一个实施例中，所述沟槽侧壁P型区6的高度等于所述沟槽3的高度与所述沟槽底部P型区5的高度之和。
具体地，请再次参见图2，所述沟槽3的高度如标号15所示，所述沟槽底部P型区5的高度如标号18所示，即所述沟槽侧壁P型区6的高度等于所述沟槽3的高度15与所述沟槽底部P型区5的高度18之和。
进一步地，所述沟槽3的高度15即所述沟槽3的结深，所述沟槽底部P型区5的高度18即所述沟槽底部P型区5的结深。
优选地，所述沟槽3的高度15为≤5μm。
在本发明的一个实施例中，所述沟槽底部P型区5的高度≤1μm。
具体地，请再次参见图2，所述沟槽底部P型区5的高度18为≤1μm。
优选地，所述沟槽底部P型区5的高度18为1μm。
在本发明的一个实施例中，所述沟槽侧壁P型区6的宽度≤0.3μm。
具体地，请再次参见图2，所述沟槽侧壁P型区6的宽度如标号12所示，即所述沟槽侧壁P型区6的宽度12≤0.3μm；
进一步地，所述沟槽侧壁P型区6的宽度12即所述沟槽侧壁P型区6的结深。
在本发明的一个实施例中，所述沟槽底部P型区5的宽度≤所述沟槽3的宽度。
具体地，请再次参见图2，所述沟槽底部P型区5的宽度如标号11所示，所述沟槽3的宽度如标号14所示，即所述沟槽底部P型区5的宽度11≤所述沟槽3的宽度14。
进一步地，只需满足所述沟槽侧壁P型区6的第一侧边与所述沟槽3的第一侧壁、所述沟槽底部P型区5的第一侧边相互贴合，所述沟槽侧壁P型区6的顶端与所述凸起结构4相互贴合，所述沟槽底部P型区5的顶端与所述沟槽3底部相互贴合，所述沟槽底部P型区5的宽度11在所述沟槽3的宽度14的范围内可变，且其他不同位置的所述沟槽底部P型区5的宽度10对应改变。
在本发明的一个实施例中，所有所述沟槽底部P型区5的宽度、高度对应相等。
以上，本发明采用所述沟槽底部P型区5与沟槽侧壁P型区6的混合结构，减小了肖特基二极管器件P型区欧姆接触的面积，使得肖特基结的导电沟道变宽，即电流的通路变宽，在显著减小漏电流的同时降低了肖特基二极管器件正常工作时的导通电阻，从而提高了肖特基二极管器件的性能及可靠性。
具体地，请再次参见图2，所述沟槽3与所述凸起结构4形成连续重复的凹凸结构，所有所述沟槽底部P型区5的宽度、高度对应相等，且位置对应相同。
在本发明的一个实施例中，所有所述沟槽侧壁P型区6的宽度、高度对应相等。
具体地，请再次参见图2，所述沟槽3与所述凸起结构4形成连续重复的凹凸结构，不同位置的所述沟槽侧壁P型区6的宽度、高度对应相等，且位置对应相同。
在本发明的一个实施例中，所有所述沟槽3的宽度、高度对应相等。
具体地，请再次参见图2，所述沟槽3与所述凸起结构4形成连续重复的凹凸结构，所有所述沟槽3的宽度、高度对应相等，且位置对应相同。
二氧化硅层10，包括：纵向二氧化硅层和横向二氧化硅层，所述横向二氧化硅层设置于所述沟槽3上，且与所述沟槽3的第二侧壁相互贴合，所述纵向二氧化硅层设置于所述横向二氧化硅层上，且所述纵向二氧化硅层与所述沟槽3的第二侧壁相互贴合。
具体地，请再次参见图2，所述纵向二氧化硅层设置于所述横向二氧化硅层上，组成L形，所述横向二氧化硅层、所述纵向二氧化硅层与所述沟槽3的第二侧壁相互贴合后，所述横向二氧化硅层的贴合侧边与所述纵向二氧化硅层的贴合侧边组成L形的第一侧边如标号24所示，所述沟槽3的第二侧壁如标号23所示，所述L形的底部如标号28所示。
所述横向二氧化硅层设置于所述沟槽3上如28所示，且与所述沟槽3的第二侧壁23相互贴合。
所述横向二氧化硅层的宽度等于所述沟槽3的宽度减去所述沟槽底部P型区5的宽度。
具体地，请再次参见图2，所述横向二氧化硅层的宽度如标号13所示。
进一步地，所述横向二氧化硅层的宽度13等于所述沟槽3的宽度14减去所述沟槽底部P型区5的宽度11，所述横向二氧化硅层的宽度13随着所述沟槽底部P型区5的宽度变化而变化。
所述纵向二氧化硅层的高度等于所述沟槽3的高度减去所述横向二氧化硅层的高度。
具体地，请再次参见图2，所述横向二氧化硅层的高度如标号26所示，所述纵向二氧化硅层的高度等于所述沟槽3的高度15减去所述横向二氧化硅层的高度26。
具体地，请再次参见图2，所述纵向二氧化硅层的宽度如标号25所示，所述横向二氧化硅层的高度如标号26所示；
进一步地，所述纵向二氧化硅层的宽度25等于所述横向二氧化硅层的高度26。
优选地，所述纵向二氧化硅层的宽度25、所述横向二氧化硅层的高度26为50-100nm。
金属层，位于所述漂移层2的表面、所述P型区、所述纵向二氧化硅层、所述横向二氧化硅层上，且一部分所述金属层与所述二氧化硅层10、所述漂移层2的表面形成金属氧化物半导体。
具体地，所述金属层包括：第一部分金属层、第二部分金属层、第三部分金属层，其中，
所述第一部分金属层与所述沟槽侧壁P型区6、所述凸起结构4相互贴合后剩余部分的所述凸起结构4的表面形成肖特基接触区8。
具体地，请再次参见图2，所述沟槽侧壁P型区6、所述凸起结构4相互贴合后剩余部分的所述凸起结构4的宽度如标号17所示，所述标号17的宽度为所述凸起结构4的宽度16减去所述沟槽侧壁P型区6的宽度12。
所述第二部分金属层分别与所述沟槽底部P型区5、所述沟槽侧壁P型区6的顶端形成第一欧姆接触区73、第二欧姆接触区74。
具体地，请再次参见图2，所述欧姆接触区包括：第一欧姆接触区73和第二欧姆接触区74，所述沟槽底部P型区5的顶端如标号29所示，所述沟槽侧壁P型区6的顶端如标号30所示。
进一步地，所述第二部分金属层分别与所述沟槽底部P型区5的顶端29、所述沟槽侧壁P型区6的顶端30接触形成所述第一欧姆接触区73、所述第二欧姆接触区74。
所述第三部分金属层分别淀积于所述纵向二氧化硅层、所述横向二氧化硅层的顶端形成第一金属层71、第二金属层72，其中，所述第一金属层71、所述第二金属层72、所述二氧化硅层10、所述漂移层2的表面，形成所述金属氧化物半导体。
具体地，请再次参见图2，所述纵向二氧化硅层的顶端如标号31所示，所述横向二氧化硅层的顶端如标号27所示；
进一步地，所述第三部分金属层分别淀积于所述纵向二氧化硅层的顶端31、所述横向二氧化硅层的顶端27形成所述第一金属层71、所述第二金属层72。
进一步地，所述二氧化硅层10、所述第一金属层71、所述第二金属层72、所述漂移层2的表面接触后形成金属氧化物半导体。
所述金属氧化物半导体使本发明二极管器件的正向导通电阻减小的同时，漏电流也会减小，击穿特性也得到改善。
优选地，所述金属层可以为铝、镍、铜、金、银等，其厚度可根据需要设定。
具体地，请再次参见图2，所述金属层的厚度如标号20所示，即所述欧姆接触区的厚度与所述肖特基接触区8的厚度相同，且其厚度同标号20所示。
优选地，所述金属层厚度20为200-400nm，即所述欧姆接触区的厚度与所述肖特基接触区8的厚度相同，且厚度为200-400nm。
进一步地，请再次参见图2，所述欧姆接触区的宽度等于所述沟槽底部P型区5的宽度11、所述沟槽侧壁P型区6的宽度12之和，所述肖特基接触区8的宽度等于所述标号17所示。
金属区域9，位于所述金属层的表面。
具体地，本发明实施例肖特基二极管的阳极包括：所述欧姆接触区、所述肖特基接触区8、所述金属区域9。
进一步地，在所述欧姆接触区、所述第一金属层71、所述第二金属层72、所述肖特基接触区8的表面铺第三金属，再在所述第三金属的表面铺第四金属将所述凹槽填平，最后再从所述第四金属的表面用导线引出来后形成阳极。
具体地，所述第三金属为金属Ti，其厚度为50-100nm；
进一步地，所述第四金属为金属Al或者Ag，其厚度为2-5μm。
所述金属区域9包括：所述第三金属和所述第四金属。
优选地，所述导线可以为金属铜。
本发明的有益效果：
本发明采用沟槽底部P型区与沟槽侧壁P型区的半沟槽离子注入的混合结构，并在所述纵向二氧化硅层、所述横向二氧化硅层的顶端淀积金属后形成金属氧化物半导体，该结构使得所述肖特基二极管正向导通电阻减小的同时，漏电流也会减小，击穿特性也得到改善。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种集成金属氧化物半导体的混合PiN肖特基二极管，其特征在于，包括：
N+衬底层(1)；
漂移层(2)，位于所述N+衬底层(1)上，所述漂移层(2)的表面至少包括两个沟槽(3)及处于相邻两个所述沟槽(3)之间的一个凸起结构(4)；
P型区，包括：沟槽底部P型区(5)和沟槽侧壁P型区(6)，其中，所述沟槽侧壁P型区(6)的第一侧边与所述沟槽(3)的第一侧壁、所述沟槽底部P型区(5)的第一侧边相互贴合，所述沟槽底部P型区(5)的顶端、所述沟槽侧壁P型区(6)的顶端分别与所述沟槽(3)的底部、所述凸起结构(4)的底部相互贴合；
二氧化硅层(10)，包括：纵向二氧化硅层和横向二氧化硅层，所述横向二氧化硅层设置于所述沟槽(3)上，且与所述沟槽(3)的第二侧壁相互贴合，所述纵向二氧化硅层设置于所述横向二氧化硅层上，且所述纵向二氧化硅层与所述沟槽(3)的第二侧壁相互贴合；
金属层，位于所述漂移层(2)的表面、所述P型区、所述纵向二氧化硅层、所述横向二氧化硅层上，且一部分所述金属层与所述二氧化硅层(10)、所述漂移层(2)的表面形成金属氧化物半导体；
金属区域(9)，位于所述金属层的表面。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述横向二氧化硅层的宽度等于所述沟槽(3)的宽度减去所述沟槽底部P型区(5)的宽度。
3.根据权利要求1所述的肖特基二极管，其特征在于，所述纵向二氧化硅层的高度等于所述沟槽(3)的高度减去所述横向二氧化硅层的高度。
4.根据权利要求1所述的肖特基二极管，其特征在于，所述金属层包括：第一部分金属层、第二部分金属层、第三部分金属层，其中，
所述第一部分金属层与所述沟槽侧壁P型区(6)、所述凸起结构(4)相互贴合后剩余部分的所述凸起结构(4)的表面形成肖特基接触区(8)；
所述第二部分金属层分别与所述沟槽底部P型区(5)、所述沟槽侧壁P型区(6)的顶端形成第一欧姆接触区(73)、第二欧姆接触区(74)。
5.根据权利要求4所述的肖特基二极管，其特征在于，
所述第三部分金属层分别淀积于所述纵向二氧化硅层、所述横向二氧化硅层的顶端形成第一金属层(71)、第二金属层(72)，其中，所述第一金属层(71)、所述第二金属层(72)、所述二氧化硅层(10)、所述漂移层(2)的表面，形成所述金属氧化物半导体。
6.根据权利要求1所述的肖特基二极管，其特征在于，所述沟槽侧壁P型区(6)的高度等于所述沟槽(3)的高度与所述沟槽底部P型区(5)的高度之和。
7.根据权利要求1所述的肖特基二极管，其特征在于，所述沟槽底部P型区(5)的宽度≤所述沟槽(3)的宽度。
8.根据权利要求1所述的肖特基二极管，其特征在于，所有所述沟槽底部P型区(5)的宽度、高度对应相等。
9.根据权利要求1所述的肖特基二极管，其特征在于，所有所述沟槽侧壁P型区(6)的宽度、高度对应相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459108.XA CN110212021B (zh) | 2019-05-29 | 2019-05-29 | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459108.XA CN110212021B (zh) | 2019-05-29 | 2019-05-29 | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212021A true CN110212021A (zh) | 2019-09-06 |
| CN110212021B CN110212021B (zh) | 2021-04-13 |
Family
ID=67789316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910459108.XA Active CN110212021B (zh) | 2019-05-29 | 2019-05-29 | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212021B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193357A1 (zh) * | 2021-03-19 | 2022-09-22 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070023781A1 (en) * | 2005-07-28 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN106783964A (zh) * | 2017-01-24 | 2017-05-31 | 深圳基本半导体有限公司 | 一种宽禁带半导体器件及其制作方法 |
| CN108122995A (zh) * | 2017-12-14 | 2018-06-05 | 北京世纪金光半导体有限公司 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
| CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
-
2019
- 2019-05-29 CN CN201910459108.XA patent/CN110212021B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070023781A1 (en) * | 2005-07-28 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN106783964A (zh) * | 2017-01-24 | 2017-05-31 | 深圳基本半导体有限公司 | 一种宽禁带半导体器件及其制作方法 |
| CN108122995A (zh) * | 2017-12-14 | 2018-06-05 | 北京世纪金光半导体有限公司 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
| CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 韩超等: "4H-SiC PIN二极管的各向异性迁移率效应", 《现代应用物理》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193357A1 (zh) * | 2021-03-19 | 2022-09-22 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212021B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130248882A1 (en) | Semiconductor device | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN110383489B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN113394279B (zh) | 半导体装置 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN104916663A (zh) | 半导体装置 | |
| CN110197853A (zh) | 一种结势垒肖特基二极管 | |
| CN110197852A (zh) | 一种半沟槽离子注入的混合PiN肖特基二极管 | |
| CN102171800A (zh) | 半导体装置及其制造方法 | |
| CN209029379U (zh) | 一种新型宽禁带功率半导体器件 | |
| CN202307900U (zh) | 肖特基二极管结构 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN110212021A (zh) | 一种集成金属氧化物半导体的混合PiN肖特基二极管 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN110190117A (zh) | 一种改善正向特性的槽型混合PiN肖特基二极管 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 | |
| CN104900717A (zh) | 半导体装置 | |
| CN110164982A (zh) | 一种结型势垒肖特基二极管 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN109390336A (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN209592047U (zh) | 快恢复二极管和电子设备 | |
| CN108336129A (zh) | 超级结肖特基二极管与其制作方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN110112221A (zh) | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |