CN104335328A - 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置 - Google Patents

碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置 Download PDF

Info

Publication number
CN104335328A
CN104335328A CN201380018092.XA CN201380018092A CN104335328A CN 104335328 A CN104335328 A CN 104335328A CN 201380018092 A CN201380018092 A CN 201380018092A CN 104335328 A CN104335328 A CN 104335328A
Authority
CN
China
Prior art keywords
silicon carbide
mentioned
carbide semiconductor
manufacture method
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380018092.XA
Other languages
English (en)
Other versions
CN104335328B (zh
Inventor
木下明将
辻崇
福田宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104335328A publication Critical patent/CN104335328A/zh
Application granted granted Critical
Publication of CN104335328B publication Critical patent/CN104335328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种碳化硅半导体装置的制造方法，具有：工序(A)，准备第一导电型的碳化硅基板(1)；工序(B)，在上述第一导电型的碳化硅基板(1)的一个主面上形成第一导电型的外延层(2)；工序(C)，在上述第一导电型的碳化硅基板(1)的另一个主面上形成第一金属层；工序(D)，在上述工序(C)之后，对上述碳化硅基板进行热处理，在上述第一金属层与上述碳化硅基板的另一主面之间形成欧姆结，在上述第一金属层上形成与其他金属贴紧度良好的物质(10)的层；工序(E)，在上述工序(D)之后，将另一主面上的第一金属层(8)表面的杂质除去并进行清洗，在1100℃以上的温度下进行上述工序(D)的热处理。

Description

碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
技术领域
本发明涉及一种碳化硅半导体装置的制造方法、特别涉及一种在具有金属/碳化硅半导体界面的碳化硅半导体装置的制造方法中提高金属沉积膜的贴紧度的方法、以及利用该方法制造的碳化硅半导体装置。 
背景技术
碳化硅(SiC)是化学性非常稳定的材料，带隙宽到3eV，即使在高温下也能够作为半导体极其稳定地使用。另外，最大电场强度也比硅(Si)大1位数以上，因此，从功率半导体元件的观点来考虑，作为代替性能界限相近的硅的材料备受瞩目(例如，参照下列非专利文献1)。 
半导体装置在制造工序的最后阶段进行用于与外部装置连接的布线用金属膜的形成。对该布线用金属膜的要求包括：接触电阻小；切割时不产生剥离；能够经受住焊接或芯片焊接后的长时间使用并不产生剥离等，但特别要求的是不会产生剥离，贴紧度强。这在以碳化硅为材料的碳化硅半导体装置中也不例外。 
在以碳化硅为材料的碳化硅半导体装置中，碳化硅含有碳，在半导体装置的制作(制造)工序中，大多使用用于与金属反应的高温处理，而且，在反应后需要通过很多工序，因此，很容易在表面形成引起石墨层等的剥离的层。因此，在引起石墨层等的剥离的层上沉积布线用等的金属膜，这就很容易引起布线用金属膜的剥离。 
特别是，如果关注在碳化硅半导体装置中形成成为低电阻连接的欧姆电极的工序，则可知：可以在将镍(Ni)膜沉积在碳化 硅基板上之后，进行热处理，并使Ni膜中的Ni与碳化硅基板中的硅发生反应，从而在碳化硅基板上形成例如Ni硅化物膜。但是，在对Ni进行热处理形成Ni硅化物膜的情况下，由于Ni不与碳化硅基板中的碳(C)发生反应，因此，剩余的碳会在Ni硅化物膜上形成石墨层。而且，由于之后要经过多个工序，因此，在欧姆电极表面上会沉积使贴紧度降低的污染物。如果在沉积了该污染物的面上制作与外部装置连接用的布线用金属膜，则贴紧度降低，成为引起布线用金属膜的剥离的主要原因。 
因此，在现有技术中提出了利用以下方法来抑制布线用金属膜的剥离，即，在氧气(O2)气氛或惰性气体(氩(Ar)等)气氛下，利用等离子体处理除去在Ni硅化物膜的表面上形成的石墨层，从而防止布线用金属膜的剥离的方法(例如，参照下列专利文献1)；或者，在对沉积在碳化硅基板上的Ni膜进行热处理之前，事先在Ni膜上形成Ni硅化物膜，从而使石墨层不会露出到表面的方法(例如，参照下列专利文献2)；或者，通过在Ni膜上沉积与碳反应的金属并进行热处理，从而在表面上形成金属碳化物层的方法(例如，参照下列专利文献3)。 
现有技术文献 
专利文献 
专利文献1：JP特开2003-243323号公报 
专利文献2：JP特开2006-332358号公报 
专利文献3：JP特开2006-344688号公报 
非专利文献 
非专利文献1：IEEE Transactions on Electron Devices(Vol.36，p.1811，1989) 
发明内容
发明要解决的技术课题 
如上所述，在碳化硅半导体装置的制造工序中，存在很多形成成为引起布线用金属膜的剥离的石墨层等的剥离原因物质的 层的原因。在如上述专利文献1等所述利用氩(Ar)溅射等物理方法来除去该剥离原因物质的情况下，不仅除去了剥离原因物质，而且连低电阻连接所需要的Ni硅化物层也被除去。很难确立正确地只将剥离原因物质除去的方法。另外，虽然如上述专利文献3等所示，通过沉积与碳形成化合物的金属并进行热处理来除去析出石墨的方法能够简化工序，但不能够避免除去析出石墨之后的工序中的污染物质导致的布线用金属膜的剥离。 
鉴于上述课题，本发明的目的是提供一种在如下所述的半导体装置的制造方法中能够抑制布线用金属膜的剥离的方法，该制造方法为：在将金属膜沉积在碳化硅基板上之后，通过退火而在金属膜与碳化硅基板之间形成欧姆结，在表面上形成与其他金属膜贴紧度良好并且针对Ar溅射等物理方法耐抗性高的层，利用Ar溅射优先地将在形成欧姆电极等的过程中产生的剥离原因物质除去，并露出与其他金属膜的贴紧度良好的表面，由此，提高所露出的用于连接的布线用金属膜与外部装置的贴紧度。 
解决技术课题的方法 
本发明的发明人为了达到上述目的而进行了不懈研究，其结果发现：当在与碳化硅基板之间的用于获得欧姆结的第一金属层上使用Ni等与碳不发生反应的元素时，通过形成与碳发生反应而生成化合物的第IV族、第V族或第VI族的金属并且形成第一金属层，由此，在1100℃以上的温度下进行热处理之后，使在第一金属层上引起剥离的石墨减少，并且形成贴紧度良好的物质。而且，还发现：即使在第IV族、第V族或第VI族的金属中，特别是钛(Ti)也会形成硅化钛、碳化钛以及钛、硅和碳的三元化合物(TixSiyCz)，这些化合物对物理方法具有耐抗性，因此，具有抑制布线用金属膜剥离的效果。 
本发明就是基于这些发现而完成的，本发明提供了以下的技术方案。 
为了解决上述课题而达到本发明的目的，涉及本发明的碳化硅半导体装置的制造方法具有：(A)准备第一导电型的碳化硅基 板，(B)在上述碳化硅基板的一个主面上形成第一导电型的外延层。(C)在上述碳化硅基板的另一个主面上形成由镍(Ni)与第IV族、第V族和第VI族的金属中的任意一者以上构成的第一金属层。(D)接下来，对上述碳化硅基板进行热处理，在上述第一金属层与上述碳化硅基板的另一主面之间形成欧姆结，在上述第一金属层上形成与其他金属贴紧度良好的物质的层。(E)接下来，将上述碳化硅基板的另一主面上的第一金属层的表面的杂质除去并进行清洗。而且，在1100℃以上的温度下进行形成与上述其他金属贴紧度良好的物质的层的工序(D)的热处理。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，上述第一金属层是由镍(Ni)和钛(Ti)构成的层。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成与上述其他金属贴紧度良好的物质的层的工序(D)的热处理的最高温度为1100℃以上且1350℃以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成与上述其他金属贴紧度良好的物质的层的工序(D)的热处理的保持时间为1秒以上且1小时以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成与上述其他金属贴紧度良好的物质的层的工序(D)的热处理的升温速度为0.5℃/秒以上且20℃/秒以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，上述与其他金属贴紧度良好的物质的层是由在上述第一金属层上部分残留的层形成的。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，上述与其他金属贴紧度良好的物质的层是由碳化钛或钛、硅和碳的三元化合物(TixSiyCz)形成的。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中的除去上述第一金属层的表面的杂质并进行清洗的工序(E)中，采用使离子冲撞来除去杂质并进行清洗的逆向溅射法。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，上述离子是离子化后的氩(Ar)。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，在形成与上述其他金属贴紧度良好的物质的层的工序(D)与除去上述第一金属层的表面的杂质并进行清洗的工序(E)之间，还包括在上述碳化硅基板的一个主面的上述外延层上形成第二金属层的工序(F)。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，还包括在1000℃以下的温度下对上述碳化硅基板进行热处理，在上述第二金属层与上述外延层之间形成肖特基结的工序(G)。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成上述肖特基结的工序(G)的热处理的最高温度为400℃以上且600℃以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成上述肖特基结的工序(G)的热处理的保持时间为1分钟以上且30分钟以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，形成上述肖特基结的工序(G)的热处理的升温速度为1℃/秒以上且10℃/秒以下。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，在形成上述第一导电型的外延层的工序(B)与形成上述第一金属层的工序(C)之间，还包括在成为上述外延层的形成上述第二金属层的区域的下部的区域选择性地形成第二导电型区域的工序(H)。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，在选择性形成上述第二导电型区域的工序(H)中，以带状配置上述第二导电型区域。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，在上述碳化硅基板的(0001)面上形成上述外延层。 
本发明涉及的碳化硅半导体装置的制造方法的特征为，在上述发明中，在上述碳化硅基板的(000-1)面上形成上述外延层。 
本发明涉及的碳化硅半导体装置是利用上述碳化硅半导体装置的制造方法来制造的碳化硅半导体装置，在形成于上述第一金属层上的与上述其他金属贴紧度良好的物质的层上，具有与第IV族、第V族和第VI族的金属的任意一者的键合的碳原子的比率为20％以上。 
本发明涉及的碳化硅半导体装置的特征为，在上述发明中，具有Ti-C键的碳原子的比率为20％以上。 
发明效果 
根据本发明，在制造碳化硅半导体装置的过程中，抑制引起布线用金属膜的剥离的石墨等的剥离原因物质的形成，在表面上形成与其他金属贴紧度高的物质，提高外部装置与用于连接的布线用金属膜的贴紧度，从而提供一种不会产生剥离的结构稳定的半导体装置。 
附图说明
图1-1是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图1-2是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图1-3是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图1-4是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图1-5是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图1-6是表示本发明的第一实施方式的碳化硅半导体装置的制造工序的一例的剖视图。 
图2是本发明的第一实施方式的使用Ti膜、Ni膜和Au膜作 为布线用金属膜时的半导体装置的剖视图。 
图3是表示本发明的第一实施方式的作为具有Ti-C键状态的物质的Ti碳化物的比例与贴紧度的关系的特性图。 
图4是表示本发明的第一实施方式的作为具有Ti-C键状态的物质的Ti碳化物的比例与烧结温度的关系的特性图。 
图5是作为本发明的第一实施方式的与其他金属贴紧度良好的物质的层，形成部分残留的层时的半导体装置的剖视图。 
具体实施方式
本发明的碳化硅半导体的制造方法的特征为，具有：工序(A)，准备第一导电型的碳化硅基板；工序(B)，在上述第一导电型的碳化硅基板的一个主面上形成第一导电型的外延层；工序(C)，在上述第一导电型的碳化硅基板的另一个主面上形成由镍(Ni)与第IV族、第V族或第VI族的金属中的任意一者以上构成的第一金属层；工序(D)，在上述工序(C)之后，对上述碳化硅基板进行热处理，在上述第一金属层与上述碳化硅基板的另一主面之间形成欧姆结，在上述第一金属层上形成与其他金属贴紧度良好的物质的层；工序(E)，在上述工序(D)之后，将上述碳化硅基板的另一主面上的第一金属层表面的杂质除去并进行清洗，在1100℃以上的温度下进行上述工序(D)的热处理。 
在本发明中，上述碳化硅基板的另一主面上的第一金属层由镍(Ni)与第IV族、第V族或第VI族的金属中的任意一者以上构成，进行均匀或不均匀的混合，或者由各种形态的层构成。在本发明中，作为与Ni一起构成第一金属层的第IV族金属，能列举出钛(Ti)和锆(Zr)等；作为第V族金属，能够列举出钒(V)、钽(Ta)等；作为第VI族金属，能够列举出铬(Cr)、钼(Mo)和钨(W)等。 
碳化硅基板的另一主面上的第一金属层由于热处理而使混合形态发生变化，成为热处理后的第一金属层。在该热处理后的第一金属层的表面上形成与其他金属贴紧度良好并且针对Ar溅 射等物理方法耐抗性高的物质的层(以下，作为与其他金属贴紧度良好的物质的层)，在其上形成贴紧度差并能够通过物理方法容易除去的物质。然后，在经过多个工序之后，进一步沉积了成为剥离原因的物质。如果利用物理方法来处理该表面，则只留下耐抗性高并且与其他金属贴紧度高的物质的层，因此，即使沉积了金属也不会产生剥离。因此，优选在沉积其他金属之前立即进行杂质的除去。 
在本发明中，在用于在与碳化硅基板的另一主面之间获得欧姆结的第一金属层上使用Ni等不与碳发生反应的元素的情况下，形成与碳发生反应而形成化合物的第IV族、第V族或第VI族金属并形成第一金属层，由此，使在通过1100℃以上的温度进行热处理之后的第一金属层上导致剥离的石墨减少，并且形成贴紧度良好的物质，因此，具有效果。特别是，即使在第IV族、第V族或第VI族的金属中，Ti也形成硅化钛、碳化钛以及钛、硅和碳的三元化合物(TixSiyCz)，这些化合物对物理方法具有耐抗性，具有抑制例如布线用金属膜等的其他金属膜的剥离的效果。 
在本发明中，上述热处理(退火)温度的最高温度在1100℃以上、1350℃以下，对物理方法具有耐抗性，具有形成抑制其他金属膜的剥离的物质的效果。另外，热处理条件的保持时间为1秒以上且1小时以下，对物理方法具有耐抗性，具有形成抑制剥离的物质的效果。另外，热处理条件的升温速度为0.5℃/秒以上且20℃/秒以下，对物理方法具有耐抗性，具有形成抑制其他金属膜的剥离的物质的效果。 
另外，在本发明中，即使由上述对物理方法具有耐抗性并且抑制其他金属膜的剥离的物质形成的层是在第一金属层的表面上部分残留的层，也具有效果。 
在本发明中，作为除去杂质并进行清洗的方法，使离子冲撞来除去杂质并进行清洗的逆向溅射法具有将剥离原因物质优先除去的效果，其中，使Ar离子冲撞来除去杂质并进行清洗的逆向溅射法为优选。 
在本发明中，进行以下的操作也有效，即，在第一金属层与碳化硅基板的另一主面之间形成欧姆结，然后，进行在碳化硅基板的一个主面上形成肖特基势垒二极管(SBD)等结构的工序，之后，进行除去碳化硅基板的另一主面上的第一金属层表面的杂质进行清洗的工序。另外，碳化硅基板的另一主面为(0001)面和(000-1)面的任何一面都具有效果。另外，在本说明书中，米勒指数的描述中的“-”指在其之后的指数所带的横线，通过在指数之前标注“-”从而表示是负指数。 
以下，通过附图对本发明的实施方式进行具体说明，但本发明不局限于以下的实施方式，只要不脱离本发明的宗旨，就能够进行各种设计变更。另外，虽然在各实施方式中，将第一导电型作为n型，将第二导电型作为p型，但在本发明中，即使将第一导电型作为p型、将第二导电型作为n型也同样成立。 
(第一实施方式) 
首先，对第一实施方式进行说明。图1-1～图1-6是表示本发明的第一实施方式中的碳化硅半导体装置的制造工序的一例的剖视图。 
如图1-1(a)所示，准备掺杂了例如5×1018cm-3的氮的例如厚度为350μm的例如具有(0001)面作为主面的高浓度n型基板(碳化硅基板)1。接下来，如图1-1(b)所示，在该碳化硅基板1的主面上沉积掺杂了例如1.0×1016cm-3的氮的例如厚度为10μm的低浓度n型漂移层2。由此，形成在碳化硅基板1上沉积低浓度n型漂移层2而成的半导体基板。以下，将该半导体基板的低浓度n型漂移层2一侧的面作为表面，将碳化硅基板1一侧的面(碳化硅基板1的另一主面)作为背面。 
接下来，如图1-2(c)所示，为了在低浓度n型漂移层2的表面层(基板表面的表面层)分别选择性地形成终端结构用的p型区域3、Junction Barrier Schottky(结势垒肖特基)(JBS)结构用的p型区域4和Junction Termination Extension(结终端扩展)(JTE)结构用的p型区域5，使用例如离子注入装置从基 板表面将铝(Al)注入。为了将用于形成终端结构用的p型区域3、JBS结构用的p型区域4和p型区域5而注入的铝活性化，例如，在Ar气氛中，在1650的温度下进行240秒的活性化处理。JBS结构用的p型区域4可以具有在与多个JBS结构用的p型区域4排列的方向正交的方向上延伸的带状的平面布局。通过以这种平面布局来配置JBS结构用的p型区域4，当施加逆电压时，耗尽层扩大，电场的集中会得到缓和，除了耐压会比单纯的SBD结构提高之外，还会在p型区域4与n型漂移层2的边界引起雪崩破坏，能够提高抗雪崩性。此后，为了除去活性化处理形成的表面污染层，例如，形成厚度50nm的热氧化层并进行除去。接下来，在低浓度n型漂移层2上形成厚度0.5μm的层间绝缘膜6。 
接下来，如图1-2(c)所示，在碳化硅基板1的另一主面上沉积例如50nm的Ni膜与10nm的Ti膜作为第一金属层7。此后，使用例如急速加热处理(RTA：Rapid Thermal Anneal：快速热退火)装置进行热处理。作为该热处理条件，例如在1℃/秒的升温速度下升温，在达到例如900～1300之后保持2分钟。 
由此，图1-2(c)所示的第一金属层7被硅化，如图1-3(d)所示，成为层的形态发生了变化的第一金属层8，在碳化硅基板1的另一主面与第一金属层8之间形成低电阻的欧姆接触9。在此，Ti膜中的Ti与碳化硅基板1中的Si以及碳发生反应，形成由硅化钛(TiSi)、碳化钛(TiC)以及钛、硅和碳的三元化合物(TixSiyCz)中的任意一者或数者的组合形成的与其他金属的贴紧度良好的物质的层10。在此，由于例如热处理的温度低等条件的原因，与Ti不发生反应而留下的碳11有时会残留在热处理后的第一金属层8的表面。 
虽然关于之后的工序未进行图示，但由于为了制造例如纵向型SBD，而要在实施本发明的面的相反侧(基板表面主面侧)制造肖特基接触等结构，因此，要通过很多工序。例如，如图1-4(e)所示，利用例如Ti形成与低浓度n型漂移层2具有肖特基结的第二金属层13，并在例如8℃/秒的升温时间下进行升温， 在达到例如500℃之后保持5分钟，从而形成肖特基结。在此，热处理(退火)温度的最高温度为1000℃以下，优选为400℃以上且600℃以下；热处理条件的保持时间为1分钟以上且30分钟以下；热处理条件的升温速度优选为1℃/秒以上且10℃/秒以下。其理由是因为：通过在上述条件的范围内处理基板，能够将正向阈值电压的变化抑制在从中央值起10％以内这一较窄的范围内。 
之后，在第二金属层13上用例如厚度5μm的Al-Si形成第三金属层14作为连接用电极焊盘，并且以在第三金属层14上延伸的方式在层间绝缘膜6上形成聚酰亚胺15。因此，如图1-4(e)所示，由于在进行这些多个工序的过程中形成的污染、例如抗蚀剂的残渣所形成的剥离原因物质12会被补加到碳化硅基板1的另一主面的表面上。 
在此，如果为了使例如离子化后的氩(Ar)冲撞来除去杂质并进行清洗而利用逆向溅射法来处理背面，则如图1-5(f)所示，在基板背面的表面会出现与其他金属贴紧度良好的物质的层10。 
在基板背面的清洗化处理之后，在与其他金属贴紧度良好的物质的层10露出到表面的状态下，如图1-6(g)所示，在与其他金属贴紧度良好的物质的层10上形成第四金属层16。在此，图2是表示作为成为本发明的第一实施方式中的布线用金属膜的第四金属层16而使用Ti膜、Ni膜和Au膜时的半导体装置的剖视图。例如，如果如图2所示，在真空中利用蒸镀装置来形成例如厚度100nm的Ti膜17、例如厚度500nm的Ni膜18以及例如厚度200nm的Au膜19，则能够形成不会剥离并且电阻小的用于与外部装置连接的第四金属层16。 
为了调查剥离的原因，本发明的发明人在剥离较多的碳化硅半导体装置与不产生剥离的碳化硅半导体装置中通过ESCA(化学分析电子能谱法)测定了与其他金属贴紧度良好的物质的层10。图3是表示本发明的第一实施方式中的作为具有Ti-C键状态的物质的碳化钛的比例与贴紧度的关系的特性图。如图3所示，在与其他金属贴紧度良好的物质的层10的所有原子中，具有Ti-C 键的碳原子的比率为20％以上，变得不会出现第四金属层16的剥离。 
而且，进行研究之后发现：具有Ti-C键的碳原子的比率与上述图1-3(d)所示工序中的加热(sintering：烧结)温度有关。图4是表示本发明的第一实施方式中的作为具有Ti-C键状态的物质的碳化钛的比例与烧结温度的关系的特性图。如图4所示，如果烧结温度为1100℃以上，则具有Ti-C键的碳原子的比率成为20％以上。 
由此，具有Ti-C键的TiC以及Ti、Si与碳的三元系化合物(TixSiyCz)中的任意一者或它们的混合物是贴紧度强的物质，可以认为能够利用1100℃以上的烧结来制造贴紧度高的层。 
另外，在本实施方式中，虽然使用Ti作为与碳发生反应而形成化合物的金属，但同样的效果也能够通过使用Ti以外的第IV族、第V族或第VI族的金属来获得。图5是作为本发明的第一实施方式中的与其他金属的贴紧度良好的物质的层而部分残留的层形成时的半导体装置的剖视图。如图5所示，从与其他金属贴紧度良好的物质的层10的存在比来看，能够认为，与其他金属贴紧度良好的物质的层10即使是部分残留的层也有效。 
(第二实施方式) 
在上述第一实施方式中，虽然对制造SBD装置的情况进行了说明，但在基板表面侧能够制造其他装置、例如MOS栅(由金属-氧化膜-半导体形成的绝缘栅)等的表面结构。涉及第二实施方式的碳化硅半导体装置的表面结构以外的构成与涉及第一实施方式的碳化硅半导体装置相同。因此，涉及第二实施方式的碳化硅半导体装置的制造工序，可以当在涉及第一实施方式的碳化硅半导体装置的制造工序中形成表面结构时形成例如MOS栅即可。 
(第三实施方式) 
在上述第一实施方式中，虽然作为碳化硅基板1的主面以(0001)面为例进行了阐述，但也可以使用(000-1)面作为碳化硅基板1的主面。涉及第三实施方式的碳化硅半导体装置的碳 化硅基板1以外的结构与涉及第一实施方式的碳化硅半导体装置相同。因此，涉及第二实施方式的碳化硅半导体装置的制造工序，可以在涉及第一实施方式的碳化硅半导体装置的制造工序中使用具有(000-1)面的碳化硅基板1作为主面。 
另外，在上述第一实施方式中，虽然根据在基板整个面上形成均匀的电极的剖视图进行了说明，但本发明能够对应于在基板主面表面上部分形成电极的碳化硅半导体装置、例如MPS(Merged PiN and Schottky Barrier：合并销/肖特基势垒)结构的二极管的触点。 
产业上的可利用性 
如上所述，本发明所涉及的碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置，对于在金属膜与碳化硅基板之间具有欧姆结的半导体装置来讲是有用的。 
附图标记的说明 
1  第一导电型碳化硅基板 
2  第一导电型碳化硅外延层 
3  第二导电型杂质离子注入区域(JBS) 
4  第二导电型杂质离子注入区域(终端) 
5  第二导电型杂质离子注入区域(JTE) 
6  层间绝缘膜 
7  第一金属层 
8  热处理后的第一金属层 
9  欧姆结 
10 与其他金属贴紧度良好的物质的层 
11 由于未发生反应而残留的碳 
12 在工序中附着的剥离原因物质 
13 第二金属层(肖特基结用金属) 
14 第三金属层(电极焊盘) 
15 聚酰亚胺 
16 第四金属层 
17 Ti层 
18 Ni层 
19 Au层 

Claims (20)

1.一种碳化硅半导体装置的制造方法，
具有：
工序(A)，准备第一导电型的碳化硅基板；
工序(B)，在上述碳化硅基板的一个主面上形成第一导电型的外延层；
工序(C)，在上述碳化硅基板的另一个主面上形成由镍(Ni)与第IV族、第V族和第VI族的金属中的任意一者以上构成的第一金属层；
工序(D)，在上述工序(C)之后，对上述碳化硅基板进行热处理，在上述第一金属层与上述碳化硅基板的另一主面之间形成欧姆结，在上述第一金属层上形成与其他金属贴紧度良好的物质的层；以及
工序(E)，在上述工序(D)之后，将上述碳化硅基板的另一主面上的第一金属层表面的杂质除去并进行清洗，
在1100℃以上的温度下进行上述工序(D)的热处理。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述第一金属层是由镍(Ni)和钛(Ti)构成的层。
3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(D)的热处理的最高温度为1100℃以上且1350℃以下。
4.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(D)的热处理的保持时间为1秒以上且1小时以下。
5.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(D)的热处理的升温速度为0.5℃/秒以上且20℃/秒以下。
6.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述与其他金属贴紧度良好的物质的层是由在上述第一金属层上部分残留的层形成的。
7.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
上述与其他金属贴紧度良好的物质的层是由碳化钛或钛、硅和碳的三元化合物(TixSiyCz)形成的。
8.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
在上述工序(E)中，采用使离子冲撞来除去杂质并进行清洗的逆向溅射法。
9.根据权利要求8所述的碳化硅半导体装置的制造方法，其特征为，
上述离子是离子化后的氩(Ar)。
10.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
在上述工序(D)与上述工序(E)之间，还包括：
工序(F)，在上述碳化硅基板的一个主面的上述外延层上形成第二金属层。
11.根据权利要求10所述的碳化硅半导体装置的制造方法，其特征为，
还包括：
工序(G)，在1000℃以下的温度下，对上述碳化硅基板进行热处理，在上述第二金属层与上述外延层之间形成肖特基结。
12.根据权利要求11所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(G)的热处理的最高温度为400℃以上且600℃以下。
13.根据权利要求11所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(G)的热处理的保持时间为1分钟以上且30分钟以下。
14.根据权利要求11所述的碳化硅半导体装置的制造方法，其特征为，
上述工序(G)的热处理的升温速度为1℃/秒以上且10℃/秒以下。
15.根据权利要求10所述的碳化硅半导体装置的制造方法，其特征为，
在上述工序(B)与上述工序(C)之间，还包括：
工序(H)，在成为上述外延层的形成上述第二金属层的区域的下部的区域，选择性地形成第二导电型区域。
16.根据权利要求15所述的碳化硅半导体装置的制造方法，其特征为，
在上述工序(H)中，以带状配置上述第二导电型区域。
17.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
在上述碳化硅基板的(0001)面上形成上述外延层。
18.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征为，
在上述碳化硅基板的(000-1)面上形成上述外延层。
19.一种碳化硅半导体装置，利用权利要求1～18中任意一项所述的制造方法来制造，
在形成于上述第一金属层上的与上述其他金属贴紧度良好的物质的层上，具有与第IV族、第V族和第VI族的金属的任意一者的键合的碳原子的比率为20％以上。
20.根据权利要求19所述的碳化硅半导体装置，其特征为，
具有Ti-C键的碳原子的比率为20％以上。
CN201380018092.XA 2012-03-30 2013-03-14 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置 Active CN104335328B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-082041 2012-03-30
JP2012082041A JP6112699B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
PCT/JP2013/057314 WO2013146328A1 (ja) 2012-03-30 2013-03-14 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN104335328A true CN104335328A (zh) 2015-02-04
CN104335328B CN104335328B (zh) 2018-02-06

Family

ID=49259592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018092.XA Active CN104335328B (zh) 2012-03-30 2013-03-14 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置

Country Status (4)

Country Link
US (1) US9768260B2 (zh)
JP (1) JP6112699B2 (zh)
CN (1) CN104335328B (zh)
WO (1) WO2013146328A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6028676B2 (ja) * 2013-05-21 2016-11-16 住友電気工業株式会社 炭化珪素半導体装置
EP2993690A4 (en) * 2013-11-22 2017-01-18 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US9842738B2 (en) * 2014-04-09 2017-12-12 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273323A1 (en) * 2005-06-07 2006-12-07 Denso Corporation Semiconductor device having SiC substrate and method for manufacturing the same
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
US20090098719A1 (en) * 2007-10-11 2009-04-16 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
DE59914269D1 (de) * 1998-09-02 2007-05-03 Siced Elect Dev Gmbh & Co Kg Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP2006332358A (ja) 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4480775B2 (ja) 2008-04-23 2010-06-16 トヨタ自動車株式会社 半導体装置の製造方法
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273323A1 (en) * 2005-06-07 2006-12-07 Denso Corporation Semiconductor device having SiC substrate and method for manufacturing the same
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
US20090098719A1 (en) * 2007-10-11 2009-04-16 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构
WO2019119958A1 (zh) * 2017-12-21 2019-06-27 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构

Also Published As

Publication number Publication date
WO2013146328A1 (ja) 2013-10-03
US9768260B2 (en) 2017-09-19
JP6112699B2 (ja) 2017-04-12
US20150056786A1 (en) 2015-02-26
JP2013211485A (ja) 2013-10-10
CN104335328B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN104335328A (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
US9240451B2 (en) Silicon carbide semiconductor device
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP5286677B2 (ja) Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP6477106B2 (ja) 半導体装置
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
TW201133573A (en) Method for manufacturing semiconductor device
EP2908343A2 (en) Semiconductor device and method of manufacturing the same
WO2013084620A1 (ja) 半導体装置の製造方法
JP2020129583A (ja) 半導体装置及び半導体装置の製造方法
CN107785258B (zh) 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP2017168672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107993926A (zh) 碳化硅欧姆接触的制备方法
JP2015115374A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant