CN108682695B - 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 - Google Patents
一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN108682695B CN108682695B CN201810890739.2A CN201810890739A CN108682695B CN 108682695 B CN108682695 B CN 108682695B CN 201810890739 A CN201810890739 A CN 201810890739A CN 108682695 B CN108682695 B CN 108682695B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- type
- silicon carbide
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 238000005468 ion implantation Methods 0.000 claims abstract description 56
- 238000002161 passivation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229920001721 polyimide Polymers 0.000 claims abstract description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- -1 nitrogen ion Chemical class 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 204
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 27
- 230000005684 electric field Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种大电流低正向压降碳化硅肖特基二极管芯片，包括背面层状金属电极、正面层状金属电极、欧姆接触层、衬底、外延层一、外延层二、P型保护环、N型离子注入层、肖特基金属Pt层、环状钝化层以及环状聚酰亚胺膜；本申请还提供了一种大电流低正向压降碳化硅肖特基二极管芯片的制备方法；本申请通过采用PN结和肖特基结并联设计、双层外延生长、离子注入氮离子掺杂、使用肖特基金属Pt在大电流下产生大注入效应，降低了外延层电阻率，实现了大电流下低正向压降肖特基二极管的制作，从而克服了现有技术中选择低势垒金属和增大版图面积在降低器件正向压降的同时增大器件反向漏电流，降低器件成品率，增加制造成本的不足。
Description
技术领域
本发明涉及半导体器件技术领域，尤其是涉及一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法。
背景技术
基于宽禁带半导体材料的碳化硅肖特基二极管，弥补了硅肖特基二极管器件的不足，其10倍于硅材料的临界击穿电场强度确保可以工作在更高的反向电压下，同时碳化硅肖特基二极管具有更低的导通电阻，快速的开关特性和高温工作特性，使之成为高压快速、耐高温和低功耗等条件下的理想器件。碳化硅肖特基二极管能提供近乎理想的动态性能，工作过程中没有电荷储存，反向恢复电流仅由它的耗尽层结电容造成，其反向恢复电荷以及其反向恢复损耗比硅超快恢复二极管要低一到两个数量级。在常温下，碳化硅肖特基二极管的导通电阻具有正温度系数，有利于将多个碳化硅肖特基二极管并联。在二极管单芯片面积和电流受限的情况下，这可以大幅度提高碳化硅肖特基二极管的容量，使它在较大容量中的应用成为可能。
传统技术中，肖特基二极管选择低势垒金属和增大势垒面积减小正向压降，但使用低势垒金属和增大势垒面积使肖特基二极管漏电流增大，器件结温降低；在制造过程中增大版图尺寸，单个芯片尺寸越大，出现缺陷的几率越大，不利于成本率的提高，影响器件的可靠性和一致性；增大单个芯片的版图面积，减少了晶圆片的出芯数，增加了器件成本。
因此，如何克服现有技术中选择低势垒金属和增大版图面积在降低器件正向压降的同时增大了器件反向漏电流，降低了器件成品率，增加了制造成本的不足，是本领域技术人员亟需解决的问题。
发明内容
本发明实施例的目的在于提供一种大电流低正向压降碳化硅肖特基二极管芯片。本发明实施例的另外一个目的是提供一种大电流低正向压降碳化硅肖特基二极管芯片的制备方法。
为解决上述的技术问题，本发明提供的技术方案为：
一种大电流低正向压降碳化硅肖特基二极管芯片，包括背面层状金属电极、正面层状金属电极、欧姆接触层、衬底、外延层一、外延层二、P型保护环、N型离子注入层、肖特基金属Pt层、环状钝化层以及环状聚酰亚胺膜；
所述背面层状金属电极、欧姆接触层、衬底、外延层一以及外延层二从下往上依次叠加，所述衬底的上表面上设置有外延层一，所述外延层一的上表面上设置有所述外延层二，所述衬底的下表面上淀积设置有所述欧姆接触层，所述欧姆接触层的下表面上淀积设置有所述背面层状金属电极；
所述外延层二的上表面处通过离子注入设置有P型保护环；
所述外延层二的且位于所述P型保护环的环内的上表面处通过离子注入设置有所述N型离子注入层，且所述N型离子注入层填满所述P型保护环的内环；
所述环状钝化层设置在所述外延层二的上表面上且所述环状钝化层的下环状表面的内圈遮盖所述P型保护环的上环状表面的外圈；
所述N型离子注入层的上表面上淀积设置有所述肖特基金属Pt层，且所述肖特基金属Pt层填满所述环状钝化层的内环；
所述正面层状金属电极覆盖着所述肖特基金属Pt层的上表面以及所述环状钝化层的上环状表面的内圈；
所述环状聚酰亚胺膜覆盖着所述正面层状金属电极的上表面以及所述环状钝化层的上环状表面的外圈且外露出所述正面层状金属电极的上表面的中间区域。
优选的，所述P型保护环为Al离子掺杂P型保护环。
优选的，所述N型离子注入层为氮离子掺杂N型离子注入层。
优选的，所述正面层状金属电极为Al金属层或Au金属层。
优选的，所述背面层状金属电极包括从上到下依次叠加的Ni金属层与Ag金属层。
优选的，所述环状钝化层为二氧化硅层、氮化硅层或二氧化硅与氮化硅的混合物层。
优选的，所述欧姆接触层为金属镍层，厚度为200nm到300nm。
一种上述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，包括以下步骤：
1)N型碳化硅衬底上生长外延层一与外延层二：衬底为N型碳化硅材料，在所述衬底的上表面上生长出外延层一，然后再在所述外延层一的上表面上生长出外延层二；
所述外延层一的材质为N型碳化硅材料，厚度为0.5μm到2μm，掺杂浓度为1017cm-3；
所述外延层二的材质为N型碳化硅材料，厚度为5μm到20μm，掺杂浓度为1015cm-3；
2)生长氧化层：在所述外延层二的上表面上热氧化出一层二氧化硅材质的氧化层；
3)离子注入P型：首先涂覆光刻胶，然后使用掩膜板光刻出P型掺杂区域，然后向所述外延层二的上表面处进行离子注入形成P型保护环；
4)离子注入N型：首先涂覆光刻胶，然后使用掩膜板光刻出N型掺杂区域，然后向所述外延层二的且位于所述P型保护环的环内的上表面处进行离子注入形成N型离子注入层；
5)激活退火：离子注入后，首先去除所述氧化层，然后进行激活退火：
6)背面欧姆接触：在所述衬底的背面上淀积金属形成欧姆接触层，然后在氢气或氮气气氛中进行退火；
7)淀积钝化层：在所述外延层二的上表面上淀积钝化层，然后再用干法刻蚀钝化层图形以去除肖特基区域的钝化层；
8)溅射金属势垒：在步骤7)的去除钝化层后得到的加工中间件的上表面上溅射肖特基金属Pt；
9)退火：溅射完肖特基金属Pt后在氮气和氢气氛围中进行退火，退火后去除表面未反应的金属Pt，形成肖特基金属Pt层；
10)淀积正面层状金属电极：在步骤9)的退火后得到的加工中间件的上表面上淀积金属，形成正面层状金属电极；
11)反刻金属电极区域：对所述正面层状金属电极进行刻蚀，将所述正面层状金属电极的外围一圈刻蚀去掉露出钝化层以形成区域化金属电极；
12)淀积背面层状金属电极：在步骤11)制得的加工中间件的背面上淀积金属，形成背面层状金属电极；
13)涂覆聚酰亚胺膜：在步骤12)的退火后得到的加工中间件的上表面上涂覆聚酰亚胺膜，完成后制得所述碳化硅肖特基二极管芯片。
优选的，步骤3)中，离子注入的掺杂离子为Al离子。
优选的，步骤4)中，离子注入形成N型离子注入层的掺杂离子为氮离子，掺杂浓度控制在1016cm-3范围内。
本申请提供了一种大电流低正向压降碳化硅肖特基二极管芯片，包括背面层状金属电极、正面层状金属电极、欧姆接触层、衬底、外延层一、外延层二、P型保护环、N型离子注入层、肖特基金属Pt层、环状钝化层以及环状聚酰亚胺膜；本申请还提供了一种大电流低正向压降碳化硅肖特基二极管芯片的制备方法；
本申请提供的碳化硅肖特基二极管芯片结构由PN结和肖特基结构成，从效果上相当于PN结和肖特基结并联，肖特基二极管的正向压降由肖特基结决定，在肖特基二极管正向导通时，肖特基结的导通压降小于PN结的导通压降，肖特基结优先导通，PN结二极管对肖特基二极管的正向压降无影响，肖特基二极管的正向压降取决于肖特基结处的势垒高度、电阻率、外延层厚度以及肖特基结结面积，肖特基二极管的反向偏压由PN结决定，在反向时，PN结增大了肖特基二极管边缘耗尽层的曲率半径，使边缘电场减弱，改善了肖特基二极管的反向偏压，肖特基二极管的反向偏压取决于PN结处的外延片电阻率及空间电荷区耗尽情况，本申请在不改变肖特基二极管反向偏压(反向偏压由PN结处的N-浓度决定)的前提下，改变肖特基界面下的外延层电阻率，减小了肖特基二极管的正向压降；且采用双层外延生长、离子注入低剂量氮离子掺杂、使用高复合中心的势垒金属在大电流下产生大注入效应，降低了外延层电阻率，实现了大电流下低正向压降肖特基二极管的制作；从而克服了现有技术中选择低势垒金属和增大版图面积在降低器件正向压降的同时增大器件反向漏电流，降低器件成品率，增加制造成本的不足。
附图说明
图1为本发明的实施例提供的一种大电流低正向压降碳化硅肖特基二极管芯片的结构示意图。
图中：1背面层状金属电极，2欧姆接触层，3衬底，4外延层一，5外延层二，6P型保护环，7N型离子注入层，8肖特基金属Pt层，9正面层状金属电极，10环状钝化层，11环状聚酰亚胺膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“轴向”、“径向”、“纵向”、“横向”、“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”，可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征的的正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征的正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
参照图1，图1为本发明的实施例提供的一种大电流低正向压降碳化硅肖特基二极管芯片的结构示意图。
本申请提供了一种大电流低正向压降碳化硅肖特基二极管芯片，包括背面层状金属电极1、正面层状金属电极9、欧姆接触层2、衬底3、外延层一4、外延层二5、P型保护环6、N型离子注入层7、肖特基金属Pt层8、环状钝化层10以及环状聚酰亚胺膜11；
所述背面层状金属电极1、欧姆接触层2、衬底3、外延层一4以及外延层二5从下往上依次叠加，所述衬底3的上表面上设置有外延层一4，所述外延层一4的上表面上设置有所述外延层二5，所述衬底3的下表面上淀积设置有所述欧姆接触层2，所述欧姆接触层2的下表面上淀积设置有所述背面层状金属电极1；
所述外延层二5的上表面处通过离子注入设置有P型保护环6；
所述外延层二5的且位于所述P型保护环6的环内的上表面处通过离子注入设置有所述N型离子注入层7，且所述N型离子注入层7填满所述P型保护环6的内环；
所述环状钝化层10设置在所述外延层二5的上表面上且所述环状钝化层10的下环状表面的内圈遮盖所述P型保护环6的上环状表面的外圈；
所述N型离子注入层7的上表面上淀积设置有所述肖特基金属Pt层8，且所述肖特基金属Pt层8填满所述环状钝化层10的内环；
所述正面层状金属电极9覆盖着所述肖特基金属Pt层8的上表面以及所述环状钝化层10的上环状表面的内圈；
所述环状聚酰亚胺膜11覆盖着所述正面层状金属电极9的上表面以及所述环状钝化层10的上环状表面的外圈且外露出所述正面层状金属电极9的上表面的中间区域。
在本申请的一个实施例中，所述P型保护环6为Al离子掺杂P型保护环。
在本申请的一个实施例中，所述N型离子注入层7为氮离子掺杂N型离子注入层7。
在本申请的一个实施例中，所述正面层状金属电极9为Al金属层或Au金属层。
在本申请的一个实施例中，所述背面层状金属电极1包括从上到下依次叠加的Ni金属层与Ag金属层。
在本申请的一个实施例中，所述环状钝化层10为二氧化硅层、氮化硅层或二氧化硅与氮化硅的混合物层。
在本申请的一个实施例中，所述欧姆接触层2为金属镍层，厚度为200nm到300nm。
本申请还提供了一种上述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，包括以下步骤：
1)N型碳化硅衬底3上生长外延层一4与外延层二5：衬底3为N型碳化硅材料，在所述衬底3的上表面上生长出外延层一4，然后再在所述外延层一4的上表面上生长出外延层二5；
所述外延层一4的材质为N型碳化硅材料，厚度为0.5μm到2μm，掺杂浓度为1017cm-3；
所述外延层二5的材质为N型碳化硅材料，厚度为5μm到20μm，掺杂浓度为1015cm-3；
2)生长氧化层：在所述外延层二5的上表面上热氧化出一层二氧化硅材质的氧化层；
3)离子注入P型：首先涂覆光刻胶，然后使用掩膜板光刻出P型掺杂区域，然后向所述外延层二5的上表面处进行离子注入形成P型保护环6；
4)离子注入N型：首先涂覆光刻胶，然后使用掩膜板光刻出N型掺杂区域，然后向所述外延层二5的且位于所述P型保护环6的环内的上表面处进行离子注入形成N型离子注入层7；
5)激活退火：离子注入后，首先去除所述氧化层，然后进行激活退火：
6)背面欧姆接触：在所述衬底3的背面上淀积金属形成欧姆接触层2，然后在氢气或氮气气氛中进行退火；
7)淀积钝化层：在所述外延层二5的上表面上淀积钝化层，然后再用干法刻蚀钝化层图形以去除肖特基区域的钝化层；
8)溅射金属势垒：在步骤7)的去除钝化层后得到的加工中间件的上表面上溅射肖特基金属Pt；
9)退火：溅射完肖特基金属Pt后在氮气和氢气氛围中进行退火，退火后去除表面未反应的金属Pt，形成肖特基金属Pt层8；
10)淀积正面层状金属电极9：在步骤9)的退火后得到的加工中间件的上表面上淀积金属，形成正面层状金属电极9；
11)反刻金属电极区域：对所述正面层状金属电极9进行刻蚀，将所述正面层状金属电极9的外围一圈刻蚀去掉露出钝化层以形成区域化金属电极；
12)淀积背面层状金属电极1：在步骤11)制得的加工中间件的背面上淀积金属，形成背面层状金属电极1；
13)涂覆聚酰亚胺膜：在步骤12)的退火后得到的加工中间件的上表面上涂覆聚酰亚胺膜，完成后制得所述碳化硅肖特基二极管芯片。
在本申请的一个实施例中，步骤3)中，离子注入的掺杂离子为Al离子。
在本申请的一个实施例中，步骤4)中，离子注入形成N型离子注入层7的掺杂离子为氮离子，掺杂浓度控制在1016cm-3范围内。
本申请提供的上述的制备方法中的步骤1)中，外延层一4的材质为N型碳化硅材料，厚度为0.5μm到2μm，掺杂浓度为1017cm-3，为N型半导体；
外延层一4上生长出外延层二5以用于抵挡高压，外延层二5的材质为N型碳化硅材料，厚度为5μm到20μm，掺杂浓度为1015cm-3，为N-型半导体；
外延层一4与外延层二5的厚度与掺杂浓度依据实际需要的器件反向偏压而定；
现有技术由单一的一层外延层构成，本申请是由两层外延层构成，外延层一4是衬底3和外延层二5的过渡层，外延层二5掺杂浓度根据实际需要的器件反向偏压来决定，外延层二5的厚度比常规工艺外延层的厚度小1μm到5μm；
外延层一4就是在常规外延层二5和衬底3(N+型半导体)之间掺杂一个中等浓度的N区(浓度大约为1017cm-3)，适当减小外延层二5的厚度，形成P+N-NN+结构，PN结界面处的电场强度最大，对器件的反向偏压起决定性作用，靠近衬底3处的电场强度逐渐减弱，改变衬底3处外延层一4的掺杂浓度稍大于外延层二5，外延层厚度控制在0.5到1μm。虽然N-区(外延层二5)在大电流下会产生电场的下降，使得N-区所承受的电压下降，但由于外延层一4的存在，使得空间电荷在N区漂移区的电场增量足以弥补并超过N-区电压的损失量，外延层一4的存在能很好的改善器件的耐压性，因此可以减小外延层总厚度，同时外延层一4的电阻率低于外延层二5的电阻率，使得其导通压降降低；
外延层一4需要满足以下两个条件，一是外延层厚度适中，N-区外延厚度低于临界宽展宽度，发生穿通击穿，保证空间电荷区展宽进入到外延层一4；二是外延层一4的浓度，浓度不宜过高，保证外延层一4具有电导调制效应，也不宜过低，保证空间电荷区不穿通外延层一4。
本申请提供的上述的制备方法中的步骤2)中，使用常规工艺在所述外延层二5的上表面上热氧化出一层二氧化硅材质的氧化层，氧化层的厚度为40nm到80nm，用作刻蚀的阻挡层和离子注入的保护层。
本申请提供的上述的制备方法中的步骤3)中，由于Al离子具有更低的激活温度和低的扩散系数成为P型掺杂中最优选的掺杂离子，用作终端区形成P型保护环6(P+型半导体)，使器件在反向电压电场比较平缓地向边缘扩展，减弱电场集中，提高了器件的击穿电压。
本申请提供的上述的制备方法中的步骤4)中，N型离子注入层7是在形成肖特基势垒区域进行低剂量高能量的氮离子掺杂，掺杂浓度控制在1016cm-3范围内，能很好的形成肖特基接触的同时有效的降低势垒区下面的外延层电阻率；
对肖特基区域下的外延进行N型离子注入掺杂，选择低剂量高能量的氮离子注入，使得器件反向击穿电压由PN结处的掺杂浓度及电场分布决定，在不影响器件击穿的前提下，适当增加了肖特基区域下的外延浓度，减小了外延层电阻率，降低了正向压降。
本申请提供的上述的制备方法中的步骤5)中，碳化硅的激活退火温度为1500℃到1800℃，为保护碳化硅表面杂质离子不退化，激活退火前先在器件表面生成一层碳膜保护，高温退火后再用热氧化的方法去除碳膜，用稀释的HF去除器件表面的氧化物。
本申请提供的上述的制备方法中的步骤6)中，在所述衬底3的背面上淀积金属镍，然后在氢气或氮气气氛中进行退火，采用常规淀积方法(溅射或蒸发)，比如蒸发200nm到300nm厚度的Ni，然后在氢气气氛中进行退火，退火温度为900℃，退火时间为10分钟，退火后去除未反应的金属Ni。
本申请提供的上述的制备方法中的步骤7)中，钝化层的作用是为了保护器件表面不受离子沾污，提高器件的可靠性。
本申请提供的上述的制备方法中的步骤8)中，针对此处，常规工艺一般选择势垒较低的Ti、Mo金属，可降低正向压降，但会带来漏电的急剧增大，且其降低正向压降的幅度有限，为此本申请选择金属Pt做肖特基金属，溅射厚度在50nm到100nm之间，在大电流下，选择Pt势垒，由于电导调节效应(大电流注入)及Pt势垒金属的特性，其正向压降反而比低势垒金属的更小；
金属Pt在N型碳化硅中在深能级处形成复合中心，能有效的俘获电子和空穴，铂在碳化硅中具有较高的扩散系数，形成复合中心，有效的降低器件的漏电流，并且铂扩散形成的替位原子的高温稳定性好，具有很好的高温特性，复合中心加快了电子和空穴的复合，在大电流下，注入到N-区的非平衡少子(空穴)的浓度接近或超过该区多子(电子)的浓度，为了保持电中性，N-区的电子(电子的浓度)相应的增加同等数量，使得N-区外延电子浓度发生改变，降低了N-区电阻率，从而进一步降低了器件的正向压降。
本申请提供的上述的制备方法中的步骤9)中，为改善肖特基金属的理想因子和提高肖特基势垒的均匀性，溅射完肖特基金属后进行退火，在氮气和氢气氛围中，退火温度为535℃下退火30分钟，大电流下金属Pt的势垒高度约为1.2eV，理想因子接近1。
本申请提供的上述的制备方法中的步骤10)中，淀积正面层状金属电极9：在步骤9)的退火后得到的加工中间件的上表面上淀积金属电极层Al或Au，采用常规淀积方法(溅射或蒸发)，比如蒸发4μm厚度的Al，这层金属层用于管芯封装时的键合工艺。
本申请提供的上述的制备方法中的步骤11)中，反刻金属电极区域：对所述正面层状金属电极9进行刻蚀，将所述正面层状金属电极9的外围一圈刻蚀去掉露出钝化层以形成区域化金属电极；刻蚀金属Al材质的正面层状金属电极9可以用湿法腐蚀或干法刻蚀，比如用磷酸湿法腐蚀Al。
本申请提供的上述的制备方法中的步骤12)中，采用常规淀积方法(溅射或蒸发)，比如蒸发0.5μm厚度的Ni后再蒸发4μm厚度的Ag，背面层状金属电极1用于管芯封装时的焊接工艺。
本申请提供的上述的制备方法中的步骤13)中，聚酰亚胺膜的厚度从1μm到10μm，聚酰亚胺膜带负电荷，可以补偿SiO2中的固定正电荷；并且作为芯片的最终钝化层，可为划片、框架、键合等后道工序处理提供表面的机械保护，聚酰亚胺膜工艺为本领域工程师所熟知。
本申请提供了一种大电流低正向压降碳化硅肖特基二极管芯片，包括背面层状金属电极1、正面层状金属电极9、欧姆接触层2、衬底3、外延层一4、外延层二5、P型保护环6、N型离子注入层7、肖特基金属Pt层8、环状钝化层10以及环状聚酰亚胺膜11；本申请还提供了一种大电流低正向压降碳化硅肖特基二极管芯片的制备方法；
本申请提供的碳化硅肖特基二极管芯片结构由PN结和肖特基结构成，从效果上相当于PN结和肖特基结并联，肖特基二极管的正向压降由肖特基结决定，在肖特基二极管正向导通时，肖特基结的导通压降小于PN结的导通压降，肖特基结优先导通，PN结二极管对肖特基二极管的正向压降无影响，肖特基二极管的正向压降取决于肖特基结处的势垒高度、电阻率、外延层厚度以及肖特基结结面积，肖特基二极管的反向偏压由PN结决定，在反向时，PN结增大了肖特基二极管边缘耗尽层的曲率半径，使边缘电场减弱，改善了肖特基二极管的反向偏压，肖特基二极管的反向偏压取决于PN结处的外延片电阻率及空间电荷区耗尽情况，本申请在不改变肖特基二极管反向偏压(反向偏压由PN结处的N-浓度决定)的前提下，改变肖特基界面下的外延层电阻率，减小了肖特基二极管的正向压降；且采用双层外延生长、离子注入低剂量氮离子掺杂、使用高复合中心的势垒金属在大电流下产生大注入效应，降低了外延层电阻率，实现了大电流下低正向压降肖特基二极管的制作；从而克服了现有技术中选择低势垒金属和增大版图面积在降低器件正向压降的同时增大器件反向漏电流，降低器件成品率，增加制造成本的不足。
本申请的实施例提供的碳化硅肖特基二极管芯片的性能与现有技术中常规肖特基二极管的性能的对比结果详见下表1。
表1 本申请的实施例提供的碳化硅肖特基二极管芯片的性能与现有技术中常规肖特基二极管的性能的对比结果
本发明未详尽描述的方法和装置均为现有技术，不再赘述。
本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (9)
1.一种大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其中的碳化硅肖特基二极管芯片包括背面层状金属电极、正面层状金属电极、欧姆接触层、衬底、外延层一、外延层二、P型保护环、N型离子注入层、肖特基金属Pt层、环状钝化层以及环状聚酰亚胺膜；所述背面层状金属电极、欧姆接触层、衬底、外延层一以及外延层二从下往上依次叠加，所述衬底的上表面上设置有外延层一，所述外延层一的上表面上设置有所述外延层二，所述衬底的下表面上淀积设置有所述欧姆接触层，所述欧姆接触层的下表面上淀积设置有所述背面层状金属电极；所述外延层二的上表面处通过离子注入设置有P型保护环；所述外延层二的且位于所述P型保护环的环内的上表面处通过离子注入设置有所述N型离子注入层，且所述N型离子注入层填满所述P型保护环的内环；所述环状钝化层设置在所述外延层二的上表面上且所述环状钝化层的下环状表面的内圈遮盖所述P型保护环的上环状表面的外圈；所述N型离子注入层的上表面上淀积设置有所述肖特基金属Pt层，且所述肖特基金属Pt层填满所述环状钝化层的内环；所述正面层状金属电极覆盖着所述肖特基金属Pt层的上表面以及所述环状钝化层的上环状表面的内圈；所述环状聚酰亚胺膜覆盖着所述正面层状金属电极的上表面以及所述环状钝化层的上环状表面的外圈且外露出所述正面层状金属电极的上表面的中间区域，其特征在于，包括以下步骤：
1)N型碳化硅衬底上生长外延层一与外延层二：衬底为N型碳化硅材料，在所述衬底的上表面上生长出外延层一，然后再在所述外延层一的上表面上生长出外延层二；
所述外延层一的材质为N型碳化硅材料，厚度为0 .5μm到2μm，掺杂浓度为1017cm-3；
所述外延层二的材质为N型碳化硅材料，厚度为5μm到20μm，掺杂浓度为1015cm-3；
2)生长氧化层：在所述外延层二的上表面上热氧化出一层二氧化硅材质的氧化层；
3)离子注入P型：首先涂覆光刻胶，然后使用掩膜板光刻出P型掺杂区域，然后向所述外延层二的上表面处进行离子注入形成P型保护环；
4)离子注入N型：首先涂覆光刻胶，然后使用掩膜板光刻出N型掺杂区域，然后向所述外延层二的且位于所述P型保护环的环内的上表面处进行离子注入形成N型离子注入层；
5)激活退火：离子注入后，首先去除所述氧化层，然后进行激活退火：
6)背面欧姆接触：在所述衬底的背面上淀积金属形成欧姆接触层，然后在氢气或氮气气氛中进行退火；
7)淀积钝化层：在所述外延层二的上表面上淀积钝化层，然后再用干法刻蚀钝化层图形以去除肖特基区域的钝化层；
8)溅射金属势垒：在步骤7)的去除钝化层后得到的加工中间件的上表面上溅射肖特基金属Pt；
9)退火：溅射完肖特基金属Pt后在氮气和氢气氛围中进行退火，退火后去除表面未反应的金属Pt，形成肖特基金属Pt层；
10)淀积正面层状金属电极：在步骤9)的退火后得到的加工中间件的上表面上淀积金属，形成正面层状金属电极；
11)反刻金属电极区域：对所述正面层状金属电极进行刻蚀，将所述正面层状金属电极的外围一圈刻蚀去掉露出钝化层以形成区域化金属电极；
12)淀积背面层状金属电极：在步骤11)制得的加工中间件的背面上淀积金属，形成背面层状金属电极；
13)涂覆聚酰亚胺膜：在步骤12)的退火后得到的加工中间件的上表面上涂覆聚酰亚胺膜，完成后制得所述碳化硅肖特基二极管芯片。
2.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述P型保护环为Al离子掺杂P型保护环。
3.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述N型离子注入层为氮离子掺杂N型离子注入层。
4.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述正面层状金属电极为Al金属层或Au金属层。
5.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述背面层状金属电极包括从上到下依次叠加的Ni金属层与Ag金属层。
6.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述环状钝化层为二氧化硅层、氮化硅层或二氧化硅与氮化硅的混合物层。
7.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，所述欧姆接触层为金属镍层，厚度为200nm到300nm。
8.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，步骤3)中，离子注入的掺杂离子为Al离子。
9.根据权利要求1所述的大电流低正向压降碳化硅肖特基二极管芯片的制备方法，其特征在于，步骤4)中，离子注入形成N型离子注入层的掺杂离子为氮离子，掺杂浓度控制在1016cm-3范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810890739.2A CN108682695B (zh) | 2018-08-07 | 2018-08-07 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810890739.2A CN108682695B (zh) | 2018-08-07 | 2018-08-07 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108682695A CN108682695A (zh) | 2018-10-19 |
| CN108682695B true CN108682695B (zh) | 2023-12-22 |
Family
ID=63815224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810890739.2A Active CN108682695B (zh) | 2018-08-07 | 2018-08-07 | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108682695B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192825B (zh) * | 2018-12-12 | 2023-08-04 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
| JP7292233B2 (ja) * | 2020-03-11 | 2023-06-16 | 株式会社東芝 | 半導体装置 |
| CN111430237A (zh) * | 2020-04-21 | 2020-07-17 | 上海芯元基半导体科技有限公司 | 半导体器件结构、肖特基二极管及其制备方法 |
| CN113299539B (zh) * | 2021-05-24 | 2022-10-11 | 深圳市联冀电子有限公司 | 一种sbd低正向饱和专用材料及其制备方法 |
| CN113707710B (zh) * | 2021-07-29 | 2023-06-23 | 湖南三安半导体有限责任公司 | 碳化硅功率器件及其制作方法 |
| CN113658922A (zh) * | 2021-09-08 | 2021-11-16 | 北京绿能芯创电子科技有限公司 | 用于增强可靠性的jbs碳化硅二级管器件结构及制造方法 |
| CN114005752A (zh) * | 2021-10-19 | 2022-02-01 | 深圳辰达行电子有限公司 | 一种碳化硅肖特基二极管制造方法 |
| CN114068679A (zh) * | 2021-12-01 | 2022-02-18 | 北京绿能芯创电子科技有限公司 | 碳化硅二极管及其制备方法 |
| CN117153894B (zh) * | 2023-10-26 | 2024-02-13 | 无锡昌德微电子股份有限公司 | 一种中高压肖特基二极管芯片结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
| KR20130049919A (ko) * | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 |
| CN107221565A (zh) * | 2017-05-23 | 2017-09-29 | 江南大学 | 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法 |
| CN108063090A (zh) * | 2017-12-14 | 2018-05-22 | 北京世纪金光半导体有限公司 | 一种低势垒肖特基二极管及其制备方法 |
| CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
| CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
| CN208478345U (zh) * | 2018-08-07 | 2019-02-05 | 济南晶恒电子有限责任公司 | 一种大电流低正向压降碳化硅肖特基二极管芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1531797A (en) * | 1996-01-24 | 1997-08-20 | Cree Research, Inc. | Mesa schottky diode with guard ring |
| US7368371B2 (en) * | 2006-06-16 | 2008-05-06 | Chip Integration Tech. Co., Ltd. | Silicon carbide Schottky diode and method of making the same |
| JP5928101B2 (ja) * | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | ＳｉＣ半導体デバイスの製造方法 |
-
2018
- 2018-08-07 CN CN201810890739.2A patent/CN108682695B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
| KR20130049919A (ko) * | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 |
| CN107221565A (zh) * | 2017-05-23 | 2017-09-29 | 江南大学 | 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法 |
| CN108063090A (zh) * | 2017-12-14 | 2018-05-22 | 北京世纪金光半导体有限公司 | 一种低势垒肖特基二极管及其制备方法 |
| CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
| CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
| CN208478345U (zh) * | 2018-08-07 | 2019-02-05 | 济南晶恒电子有限责任公司 | 一种大电流低正向压降碳化硅肖特基二极管芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108682695A (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| JP5341373B2 (ja) | ダイオード | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| US20130140584A1 (en) | Semiconductor device | |
| US9391136B1 (en) | Semiconductor device | |
| US20100258899A1 (en) | Schottky diode device with an extended guard ring and fabrication method thereof | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| US20110095398A1 (en) | Bipolar semiconductor device and method of producing same | |
| CN208478345U (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片 | |
| JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
| CN114792726A (zh) | 抗辐照加固硅pnp双极型晶体管及其制备方法 | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| CN113658922A (zh) | 用于增强可靠性的jbs碳化硅二级管器件结构及制造方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN107452621B (zh) | 快恢复二极管及其制造方法 | |
| CN112259599A (zh) | 一种硅片键合式igbt器件及其制作方法 | |
| CN116613217B (zh) | 一种抑制表面漏电流的肖特基势垒二极管 | |
| EP3915150A1 (en) | Schottky rectifier with surge-current ruggedness and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |