CN114792726A - 抗辐照加固硅pnp双极型晶体管及其制备方法 - Google Patents
抗辐照加固硅pnp双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN114792726A CN114792726A CN202210377528.5A CN202210377528A CN114792726A CN 114792726 A CN114792726 A CN 114792726A CN 202210377528 A CN202210377528 A CN 202210377528A CN 114792726 A CN114792726 A CN 114792726A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- silicon
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010703 silicon Substances 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 148
- 230000000873 masking effect Effects 0.000 claims abstract description 35
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 35
- 239000011574 phosphorus Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000005855 radiation Effects 0.000 claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims description 36
- 238000007254 oxidation reaction Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 35
- 238000001259 photo etching Methods 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 238000001704 evaporation Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 6
- 230000003471 anti-radiation Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 239000006023 eutectic alloy Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000011161 development Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010981 drying operation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种抗辐照加固硅PNP双极型晶体管及其制备方法，晶体管包括衬底本体(1)和外延层(2)，在敷设有掩蔽层(3)，并在掩蔽层(3)中部下方的外延层(2)上设置有基区(4)，在基区(4)中心位置设置有发射区(5)，在发射区(5)中心处设置有穿过掩蔽层(3)的发射区电极(9)；在外延层(2)的上方靠近边缘处设置有保护环(6)；在发射区(5)外侧的基区(4)边缘处设置有高磷区(7)，在高磷区(7)上方设置有穿过掩蔽层(3)的基区电极(8)；在除基区电极(8)和发射区电极(9)之外的外延层(2)上方设置有保护层(10)。本发明提高了双极型晶体管的抗辐照能力。
Description
技术领域
本发明涉及一种抗辐照加固硅PNP双极型晶体管及其制备方法，属于半导体功率器件技术领域。
背景技术
随着空间技术的发展，各种电子设备已经广泛用于航天器中。由于电子元器件会长时间处于空间辐射中，而辐射作用使得元器件性能退化、可靠性变差，会使整个电子设备发生故障，导致各种装备失灵，因此对电子元器件的抗辐照能力提出了更高的要求。
空间带电粒子入射到电子元器件后，产生电离作用，从而造成总剂量损伤。电离损伤是指入射粒子引起的材料中的靶原子电离和核外电子激发，从而在材料中形成电子-空穴对，使其导电性增加，导致半导体器件性能严重退化，引发总剂量效应。总剂量效应具有长时间累积的特点，损伤随着辐射时间的延长有加重的趋势。
双极晶体管是辐射效应敏感器件，硅PNP晶体管是以P+-P-N-P+型硅材料为主体结构，在主体结构上增加氧化层、金属层、钝化层等附加结构形成的纵向结构的晶体管。随着电子技术的高速发展，对电子产品的要求越来越高，但是，对双极晶体管的设计要求，也是越来越高的，因此，本发明提供了一种抗辐照加固硅PNP双极型晶体管。
发明内容
为了解决上述问题，本发明提出了一种抗辐照加固硅PNP双极型晶体管及其制备方法，能够解决现有双极型晶体管抗辐照能力低的问题。
本发明解决其技术问题采取的技术方案是：
第一方面，本发明实施例提供的一种抗辐照加固硅PNP双极型晶体管，包括衬底本体和外延层，在敷设有掩蔽层，并在掩蔽层中部下方的外延层上设置有基区，在基区中心位置设置有发射区，在发射区中心处设置有穿过掩蔽层的发射区电极；在外延层的上方靠近边缘处设置有保护环；在发射区外侧的基区边缘处设置有高磷区，在高磷区上方设置有穿过掩蔽层的基区电极；在除基区电极和发射区电极之外的外延层上方设置有保护层。
作为本实施例一种可能的实现方式，所述基区电极和发射区电极的下表面面积均小于其上表面面积。
作为本实施例一种可能的实现方式，所述发射区的水平横截面为圆形，减小了发射区的周长与面积比，提高了双极型晶体管的抗辐照能力。
作为本实施例一种可能的实现方式，在发射区中心处上方的掩蔽层上设置有发射区电极通孔，所述发射区电极上端穿过发射区电极通孔高于掩蔽层；在高磷区上方的掩蔽层上设置有基区电极通孔，所述基区电极上端穿过基区电极通孔且与发射区电极高度相同。
作为本实施例一种可能的实现方式，所述掩蔽层为在外延层通过一次氧化工艺进行生长的氧化层。
作为本实施例一种可能的实现方式，所述保护层为采用二氧化硅和氮化硅进行淀积的钝化层，其单层厚度大于0.1μm。
作为本实施例一种可能的实现方式，所述衬底本体为P+型衬底，所述外延层为P型外延层，外延层的厚度为5μm～40μm。
第二方面，本发明实施例提供的一种抗辐照加固硅PNP双极型晶体管的制备方法，包括以下步骤：
1)根据晶体管功率，选择合适的芯片版图，并在衬底本体的上表面向上外延形成合适电阻率及厚度的外延层，形成硅外延片；
2)在硅外延片上通过第一次氧化工艺进行氧化层生长，并将生长的氧化层作为掩蔽层；
3)将步骤2)制作的硅外延片利用选择的芯片版图进行基区光刻，将去掉的氧化层区域作为基区位置；
4)将完成基区光刻的硅外延片采用低磷预涂和第二次氧化工艺进行基区位置的杂质扩散，形成基区；并利用基区上生长的氧化层作为掩蔽层进行光刻后的发射区杂质扩散；
5)将完成第二次氧化的硅外延片利用选择的芯片版图进行发射区光刻，去掉的氧化层区域为发射区位置和保护环位置；
6)将完成发射区光刻的硅外延片采用硼扩散和第三次氧化工艺进行发射区位置和保护环位置的杂质扩散，分别形成发射区和保护环；
7)将完成第三次氧化的硅外延片利用选择的芯片版图进行高磷区光刻，去掉的氧化层区域为高磷区位置；
8)将完成高磷区光刻的硅外延片进行背面蒸金；
9)将完成背面蒸金的硅外延片采用高磷扩散和第四次氧化工艺，进行高磷区位置的杂质扩散，形成的高磷区作为后续金属层与基区的欧姆接触；
10)将完成第四次氧化的硅外延片利用选择的芯片版图进行引线孔光刻，去掉的氧化层区域为基区和发射区的引线孔位置，以便后续金属层与基区和发射区接触；
11)将完成引线孔光刻的硅外延片进行磨片，将背面减薄，片厚保持在180μm-300μm，目的是为了减少集电极串联电阻，降低晶体管的饱和压降及热阻；
12)将背面减薄的硅外延片进行正面蒸铝，铝的厚度为1μm～6μm，目的是采用金属层作为芯片电极；
13)将蒸铝后的硅外延片利用选择的芯片版图进行铝反刻，保留的铝层作为基区电极和发射区电极；
14)将进行铝反刻的硅外延片采用合金去胶工艺完成硅铝合金去胶，目的是形成硅铝共熔合金；
15)将完成合金去胶的硅外延片进行钝化层淀积，钝化层作为保护层；
16)将完成钝化层淀积的硅外延片利用选择的芯片版图进行键合点光刻，去掉键合点处上方的钝化层，为后续封装引出电极。
作为本实施例一种可能的实现方式，所述芯片版图为在满足晶体管所需最大电流的条件下，采用发射区周长面积比小的芯片版图。
作为本实施例一种可能的实现方式，所述基区电极和发射区电极的下表面面积均小于其上表面面积。
作为本实施例一种可能的实现方式，在第一次氧化至第四次氧化过程中，采用干氧氧化方式，或者采用干氧-湿氧-干氧-湿氧-干氧的多层方式生长氧化层，其中，氧气的流量为4L/min～10L/min，温度为800℃～1200℃；所述湿氧包括采用去离子水或者采用氢气和氧气合成的方式。
作为本实施例一种可能的实现方式，所述保护层采用二氧化硅和氮化硅双层复合膜，单层厚度大于0.1μm；在淀积过程中采用变更气体比例的方式，减小钝化层中氮化硅的应力缺陷。
作为本实施例一种可能的实现方式，所述衬底本体为P+型衬底，所述外延层为P型外延层，外延层的厚度为5μm～40μm。
本发明实施例的技术方案可以具有的有益效果如下：
硅PNP晶体管是以P+-P-N-P+型硅材料为主体结构，本发明在主体结构上增加氧化层、金属层、钝化层等附加结构形成的纵向结构的晶体管。在N型基区内设置N+型区域作为金属层与基区的欧姆接触，并且在N型基区外围设置P+型保护环，在除键合点外的晶体管表面覆盖一层钝化层作为保护层。以晶体管背面的P+型硅衬底材料作为集电极引出端，以晶体管正面的基区金属层键合点和发射区金属层键合点作为基极引出端和发射极引出端。将发射区的水平横截面设计为圆形，减小了发射区的周长与面积比，提高了双极型晶体管的抗辐照能力。
本发明所述的一种抗辐照加固双极型晶体管的制备方法，通过修改其中几个工艺过程及其具体参数，不仅使得制造工艺步骤非常简单，而且提高了双极型晶体管的抗辐照能力，对整个集成电路的抗辐照加固具有重大的意义。
附图说明：
图1是根据一示例性实施例示出的一种抗辐照加固硅PNP双极型晶体管的剖面结构示意图。
具体实施方式
下面结合附图与实施例对本发明做进一步说明：
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
图1是根据一示例性实施例示出的一种抗辐照加固硅PNP双极型晶体管的剖面结构示意图。如图1所示，本发明实施例提供的一种抗辐照加固硅PNP双极型晶体管，包括衬底本体1和外延层2，在敷设有掩蔽层3，并在掩蔽层3中部下方的外延层2上设置有基区4，在基区4中心位置设置有发射区5，在发射区5中心处设置有穿过掩蔽层3的发射区电极9；在外延层2的上方靠近边缘处设置有保护环6；在发射区5外侧的基区4边缘处设置有高磷区7，在高磷区7上方设置有穿过掩蔽层3的基区电极8；在除基区电极8和发射区电极9之外的外延层2上方设置有保护层10。
作为本实施例一种可能的实现方式，所述基区电极8和发射区电极9的下表面面积均小于其上表面面积。
作为本实施例一种可能的实现方式，所述发射区的水平横截面为圆形，减小了发射区的周长与面积比，提高了双极型晶体管的抗辐照能力。
作为本实施例一种可能的实现方式，在发射区5中心处上方的掩蔽层3上设置有发射区电极通孔，所述发射区电极9上端穿过发射区电极通孔高于掩蔽层3；在高磷区7上方的掩蔽层3上设置有基区电极通孔，所述基区电极8上端穿过基区电极通孔且与发射区电极9高度相同。
作为本实施例一种可能的实现方式，所述掩蔽层3为在外延层2通过一次氧化工艺进行生长的氧化层。
作为本实施例一种可能的实现方式，所述保护层10为采用二氧化硅和氮化硅进行淀积的钝化层，其单层厚度大于0.1μm。
作为本实施例一种可能的实现方式，所述衬底本体为P+型衬底，所述外延层为P型外延层，外延层的厚度为5μm～40μm。
实施例2
以图1所示的抗辐照加固硅PNP双极型晶体管为例，本发明实施例提供的一种抗辐照加固硅PNP双极型晶体管的制备方法，包括步骤如下：
1)根据晶体管功率，选择合适的芯片版图，并在衬底本体1的上表面向上外延形成合适电阻率及厚度的外延层2，形成硅外延片；选择合适的芯片版图是为了在满足晶体管所需最大电流的条件下，采用发射区周长与面积比小的芯片版图。所述选择合适的芯片版图为优先选择适合上述所述抗辐照加固硅PNP双极型晶体管的芯片版图。所述衬底本体1为P+型衬底，外延层为P型外延层，外延层厚度为5μm～40μm。
2)在硅外延片上通过第一次氧化工艺进行氧化层生长，并将生长的氧化层作为掩蔽层3，目的是利用外延层上生长的氧化层作为掩蔽层，实现光刻后的基区杂质扩散。
3)将步骤2)制作的硅外延片利用选择的芯片版图进行基区光刻，将去掉的氧化层区域作为基区位置。
4)将完成基区光刻的硅外延片采用低磷预涂和第二次氧化工艺进行基区位置的杂质扩散，形成基区4；并利用基区上生长的氧化层作为掩蔽层进行光刻后的发射区杂质扩散；为了提高低磷预涂的掺杂浓度，温度由740℃～780℃提高了20℃～40℃，增加了基区4杂质掺杂浓度。
5)将完成第二次氧化的硅外延片利用选择的芯片版图进行发射区光刻，去掉的氧化层区域为发射区位置和保护环位置。
6)将完成发射区光刻的硅外延片采用硼扩散和第三次氧化工艺进行发射区位置和保护环位置的杂质扩散，分别形成发射区5和保护环6；为符合电参数的要求，可以提高发射区的浓度或结深。
7)将完成第三次氧化的硅外延片利用选择的芯片版图进行高磷区光刻，去掉的氧化层区域为高磷区位置。
8)将完成高磷区光刻的硅外延片进行背面蒸金。
9)将完成背面蒸金的硅外延片采用高磷扩散和第四次氧化工艺，进行高磷区位置的杂质扩散，形成的高磷区7作为后续金属层与基区的欧姆接触。
10)将完成第四次氧化的硅外延片利用选择的芯片版图进行引线孔光刻，去掉的氧化层区域为基区和发射区的引线孔位置，以便后续金属层与基区和发射区接触。
11)将完成引线孔光刻的硅外延片进行磨片，将背面减薄，片厚保持在180μm-300μm，目的是为了减少集电极串联电阻，降低晶体管的饱和压降及热阻。
12)将背面减薄的硅外延片进行正面蒸铝，铝的厚度为1μm～6μm，目的是采用金属层作为芯片电极。
13)将蒸铝后的硅外延片利用选择的芯片版图进行铝反刻，保留的铝层作为基区电极8和发射区电极9。
14)将进行铝反刻的硅外延片采用合金去胶工艺完成硅铝合金去胶，目的是形成硅铝共熔合金。
15)将完成合金去胶的硅外延片进行钝化层淀积，钝化层作为保护层10，在钝化层中采用二氧化硅和氮化硅双层复合膜，单层厚度大于0.1μm；在淀积中采用变更气体比例的方式，减小了钝化层中氮化硅的应力缺陷。
16)将完成钝化层淀积的硅外延片利用选择的芯片版图进行键合点光刻，去掉键合点处上方的钝化层，为后续封装引出电极。
为了与封装兼容，完成上述制备方法的操作后进行背面金属的制作。
作为本实施例一种可能的实现方式，在第一次氧化至第四次氧化过程中，采用干氧氧化方式，或者采用干氧-湿氧-干氧-湿氧-干氧的多层方式生长氧化层，其中，氧气的流量为4L/min～10L/min，温度为800℃～1200℃；所述湿氧包括采用去离子水或者采用氢气和氧气合成的方式。
作为本实施例一种可能的实现方式，在步骤4)、步骤6)和步骤9)中的杂质预涂或扩散可以采用高温扩散方式或离子注入方式。
在步骤7)之后增加步骤8)背面蒸金工序，并在后续的步骤9)高磷扩散中将金扩入芯片中。扩金也可以单独进行，增加的背面蒸金工序也可以在高磷扩散或第四次氧化之后。
作为本实施例一种可能的实现方式，在进行步骤2)、4)、6)、8)、12)、15)之前，进行清洗烘干操作。
作为本实施例一种可能的实现方式，在光刻操作过程中，需要经过涂胶、软烘、曝光、显影、硬烘、腐蚀、去胶工序，光刻胶可以采用负胶或正胶。
作为本实施例一种可能的实现方式，所述步骤11可以在封装之前进行。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种抗辐照加固硅PNP双极型晶体管，包括衬底本体(1)和外延层(2)，其特征是，在敷设有掩蔽层(3)，并在掩蔽层(3)中部下方的外延层(2)上设置有基区(4)，在基区(4)中心位置设置有发射区(5)，在发射区(5)中心处设置有穿过掩蔽层(3)的发射区电极(9)；在外延层(2)的上方靠近边缘处设置有保护环(6)；在发射区(5)外侧的基区(4)边缘处设置有高磷区(7)，在高磷区(7)上方设置有穿过掩蔽层(3)的基区电极(8)；在除基区电极(8)和发射区电极(9)之外的外延层(2)上方设置有保护层(10)。
2.根据权利要求1所述的抗辐照加固硅PNP双极型晶体管，其特征是，在发射区(5)中心处上方的掩蔽层(3)上设置有发射区电极通孔，所述发射区电极(9)上端穿过发射区电极通孔高于掩蔽层(3)；在高磷区(7)上方的掩蔽层(3)上设置有基区电极通孔，所述基区电极(8)上端穿过基区电极通孔且与发射区电极(9)高度相同。
3.根据权利要求1所述的抗辐照加固硅PNP双极型晶体管，其特征是，所述掩蔽层(3)为在外延层(2)通过一次氧化工艺进行生长的氧化层。
4.根据权利要求1-3任意一项所述的抗辐照加固硅PNP双极型晶体管，其特征是，所述保护层(10)为采用二氧化硅和氮化硅进行淀积的钝化层，钝化层的单层厚度大于0.1μm。
5.一种抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，包括以下步骤：
1)根据晶体管功率，选择合适的芯片版图，并在衬底本体的上表面向上外延形成合适电阻率及厚度的外延层，形成硅外延片；
2)在硅外延片上通过第一次氧化工艺进行氧化层生长，并将生长的氧化层作为掩蔽层；
3)将步骤2)制作的硅外延片利用选择的芯片版图进行基区光刻，将去掉的氧化层区域作为基区位置；
4)将完成基区光刻的硅外延片采用低磷预涂和第二次氧化工艺进行基区位置的杂质扩散，形成基区；并利用基区上生长的氧化层作为掩蔽层进行光刻后的发射区杂质扩散；
5)将完成第二次氧化的硅外延片利用选择的芯片版图进行发射区光刻，去掉的氧化层区域为发射区位置和保护环位置；
6)将完成发射区光刻的硅外延片采用硼扩散和第三次氧化工艺进行发射区位置和保护环位置的杂质扩散，分别形成发射区和保护环；
7)将完成第三次氧化的硅外延片利用选择的芯片版图进行高磷区光刻，去掉的氧化层区域为高磷区位置；
8)将完成高磷区光刻的硅外延片进行背面蒸金；
9)将完成背面蒸金的硅外延片采用高磷扩散和第四次氧化工艺，进行高磷区位置的杂质扩散，形成的高磷区；
10)将完成第四次氧化的硅外延片利用选择的芯片版图进行引线孔光刻，去掉的氧化层区域为基区和发射区的引线孔位置；
11)将完成引线孔光刻的硅外延片进行磨片，将背面减薄；
12)将背面减薄的硅外延片进行正面蒸铝；
13)将蒸铝后的硅外延片利用选择的芯片版图进行铝反刻，保留的铝层作为基区电极和发射区电极；
14)将进行铝反刻的硅外延片采用合金去胶工艺完成硅铝合金去胶，目的是形成硅铝共熔合金；
15)将完成合金去胶的硅外延片进行钝化层淀积，钝化层作为保护层；
16)将完成钝化层淀积的硅外延片利用选择的芯片版图进行键合点光刻，去掉键合点处上方的钝化层，为后续封装引出电极。
6.根据权利要求5所述的抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，所述芯片版图为在满足晶体管所需最大电流的条件下，采用发射区周长面积比小的芯片版图。
7.根据权利要求5所述的抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，所述基区电极和发射区电极的下表面面积均小于其上表面面积。
8.根据权利要求5所述的抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，在第一次氧化至第四次氧化过程中，采用干氧氧化方式，或者采用干氧-湿氧-干氧-湿氧-干氧的多层方式生长氧化层，其中，氧气的流量为4L/min～10L/min，温度为800℃～1200℃；所述湿氧包括采用去离子水或者采用氢气和氧气合成的方式。
9.根据权利要求5所述的抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，所述保护层采用二氧化硅和氮化硅双层复合膜，单层厚度大于0.1μm；在淀积过程中采用变更气体比例的方式，减小钝化层中氮化硅的应力缺陷。
10.根据权利要求5-9任意一项所述的抗辐照加固硅PNP双极型晶体管的制备方法，其特征是，所述衬底本体为P+型衬底，所述外延层为P型外延层，外延层的厚度为5μm～40μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210377528.5A CN114792726A (zh) | 2022-04-11 | 2022-04-11 | 抗辐照加固硅pnp双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210377528.5A CN114792726A (zh) | 2022-04-11 | 2022-04-11 | 抗辐照加固硅pnp双极型晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114792726A true CN114792726A (zh) | 2022-07-26 |
Family
ID=82461175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210377528.5A Pending CN114792726A (zh) | 2022-04-11 | 2022-04-11 | 抗辐照加固硅pnp双极型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114792726A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117995892A (zh) * | 2024-04-03 | 2024-05-07 | 中国电子科技集团公司第五十八研究所 | 一种可消除热斑的高可靠功率晶体管结构及制备方法 |
-
2022
- 2022-04-11 CN CN202210377528.5A patent/CN114792726A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117995892A (zh) * | 2024-04-03 | 2024-05-07 | 中国电子科技集团公司第五十八研究所 | 一种可消除热斑的高可靠功率晶体管结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129982B2 (en) | Semiconductor device and manufacturing method | |
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| TWI520327B (zh) | 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 | |
| JP5560538B2 (ja) | 半導体装置の製造方法 | |
| CN114792726A (zh) | 抗辐照加固硅pnp双极型晶体管及其制备方法 | |
| JP2017509168A (ja) | 基板貫通ビアを備える多接合太陽電池 | |
| US8889535B2 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| CN111370497A (zh) | 半导体台面二极管芯片及其制作方法 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN112259599B (zh) | 一种硅片键合式igbt器件及其制作方法 | |
| US10297662B2 (en) | Dielectrically isolated semiconductor device and method for manufacturing the same | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| CA1205577A (en) | Semiconductor device | |
| JP6780335B2 (ja) | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 | |
| CN107452621B (zh) | 快恢复二极管及其制造方法 | |
| CN111293171A (zh) | 一种igbt芯片的设计结构、产品结构及其制造方法 | |
| CN111009571A (zh) | 半导体装置 | |
| CN112420630B (zh) | 一种堆叠键合式igbt器件 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| CN112838084B (zh) | 一种SiC GTO与MESFET集成结构及其制作方法 | |
| CN115274436B (zh) | 一种快恢复二极管及其制备方法 | |
| CN117954483B (zh) | 一种横向结构的可控硅芯片及其制造方法 | |
| TW202414829A (zh) | 雙向非對稱瞬態電壓抑制器元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240509 Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250101 Applicant after: JINAN JINGHENG ELECTRONICS Co.,Ltd. Country or region after: China Address before: 250014 No. 51 Heping Road, Lixia District, Shandong, Ji'nan Applicant before: JINAN SEMICONDUCTOR Research Institute Country or region before: China |
|
| TA01 | Transfer of patent application right |