CN111370497A - 半导体台面二极管芯片及其制作方法 - Google Patents
半导体台面二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN111370497A CN111370497A CN202010333562.3A CN202010333562A CN111370497A CN 111370497 A CN111370497 A CN 111370497A CN 202010333562 A CN202010333562 A CN 202010333562A CN 111370497 A CN111370497 A CN 111370497A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- layer
- limiting ring
- field limiting
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 100
- 239000010703 silicon Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 86
- 239000012535 impurity Substances 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000005406 washing Methods 0.000 claims description 18
- 238000013461 design Methods 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000002253 acid Substances 0.000 claims description 12
- 238000011161 development Methods 0.000 claims description 10
- 239000003513 alkali Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000007664 blowing Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 238000012545 processing Methods 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于二极管加工应用技术领域，涉及台面二极管芯片，尤其涉及一种半导体台面二极管芯片及其制作方法。包括硅片衬底层、设置在硅片衬底层底部的N+阴极层以及设置在硅片衬底层顶部的P+阳极层，所述硅片衬底层和P+阳极层呈台面状设置，所述硅片衬底层的底部还设置有P+场限圈，所述P+场限圈包裹在P+阳极层外设置，所述P+场限圈和P+阳极层之间间隔设置，本发明通过在硅片衬底层的上表面加设P+场限圈，使P+场限圈与硅片衬底层之间形成一个PN结，进而拓宽PN结终端空间电荷区宽度，同时P+场限圈与P+阳极层之间间隔设置，进而避免器件体内漏电流不受P+场限圈影响，从而使半导体台面二极管芯片击穿电压高，漏电流小，耐压能力强且可靠性强。
Description
技术领域
本发明属于二极管加工应用技术领域，涉及台面二极管芯片，尤其涉及一种半导体台面二极管芯片及其制作方法。
背景技术
随着半导体工艺技术的进步和发展，半导体器件性能要求越来越高，半导体器件的最基础单位是PN结无可厚非，研究PN结的性能对研究其他复杂器件，比如三极管、IC都具有比较重要的意义。而二极管就是一个PN结，就其结构、大功率以及制作整流桥的便利性而言，使用最多的是台面型二极管。
台面型二极管，顾名思义，就是具有台阶结构的二极管，是将扩散好的晶片通过刻蚀方法制作出台阶，将PN结暴露出来，然后通过清洗、钝化等方式将暴露的PN结保护起来，以提升器件的可靠性。
二极管的参数里面其中有一项叫做反向击穿电压VB，一般而言，扩散结束后，PN结的反向击穿电压就已经固定，但是通过后工序的刻蚀制作台阶、钝化等工序后，PN结表面电场会发生改变，从而导致PN结表面击穿电压低于体内击穿电压问题，一般情况下，台面二极管的内部被击穿后是可以恢复的，而其表面(侧面)被击穿往往会导致二极管永久性失效，所以降低PN结表面电场，提高表面击穿电压具有重要的意义。
目前，现有针对PN结表面电场的主要方式是芯片的不同区域相应地掺杂不同浓度的三价或者五价杂质，使芯片表面的击穿电压高于管芯内部的击穿电压，比如，在N区增加N+区或在P区增加P+区的方式，来提高芯片的击穿电压，以达到提高使用寿命的问题。上述技术方案虽然在一定程度上提高了表面击穿电压，但其扔漏电流大，耐压能力有限的技术问题。
发明内容
本发明针对上述的台面二极管芯片所存在的技术问题，提出一种设计合理、结构简单、加工方便且击穿电压高，漏电流小，耐压能力强，可靠性强的一种半导体台面二极管芯片及其制作方法。
为了达到上述目的，本发明采用的技术方案为，本发明提供一种半导体台面二极管芯片，包括硅片衬底层、设置在硅片衬底层底部的N+阴极层以及设置在硅片衬底层顶部的P+阳极层，所述硅片衬底层和P+阳极层呈台面状设置，所述硅片衬底层的底部还设置有P+场限圈，所述P+场限圈包裹在P+阳极层外设置，所述P+场限圈和P+阳极层之间间隔设置，所述硅片衬底层的顶部设置有用于放置P+场限圈的凹槽，所述P+场限圈的顶部与硅片衬底层的顶部水平设置。
作为优选，所述P+场限圈靠近硅片衬底层的外壁设置。
作为优选，所述P+场限圈的杂质浓度不低于1018设置。
本发明还提供了制备上述半导体台面二极管芯片的方法，包括以下有效步骤：
a、原片清洗：用酸洗或碱洗方式将硅片衬底层的表面清洗干净；
b、阴极扩散：利用高温物理扩散原理将五族元素杂质原子扩散进入硅片衬底层，形成N+阴极层，得到扩散后硅片；
c、吹砂：将扩散后硅片表面的氧化层和杂质用金刚砂去除，以确保后续便于清洗扩散后硅片；
d、清洗：用酸洗或碱洗方式将扩散后硅片表面的金刚砂和其他杂质清洗干净；
e、氧化：在扩散后硅片表面生长一层氧化层；
f、一次光刻：在扩散后硅片远离N+阴极层的表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至扩散后硅片远离N+阴极层表面；
g、场限圈扩散：利用高温物理扩散原理将三族元素杂质原子扩散进入扩散后硅片，形成P+场限圈；
h、氧化：待P+场限圈制作完成后，继续在扩散后硅片的表层生长一层氧化层；
i、二次光刻：在扩散后硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面；
j、阳极扩散：用高温物理扩散原理将三族元素杂质原子扩散进入扩散后硅片，形成P+阳极层，同时将P+场限圈推进；
k、三次光刻：在扩散后硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至扩散后硅片的表面；
l、台阶腐蚀：使用混合酸将未被光刻胶覆盖部分腐蚀出沟槽，并将PN结暴露于沟槽表面；
m、清洗：使用酸洗和碱洗相结合，将扩散后硅片表面清洗干净；
n、钝化：使用绝缘层将暴露的PN结钝化保护；
o、四次光刻：将设计的金属化窗口图形转移至扩散后硅片表面，并进行金属化处理，得到分布在硅片上的芯片；
p、电性测试：按照电性设计要求将电性失效的芯片做上标记；
q、划片：将制作在硅片上的芯片按设计尺寸划开，分离成单个的半导体芯片，即得到半导体台面二极管芯片。
与现有技术相比，本发明的优点和积极效果在于，
1、本发明提供一种半导体台面二极管芯片及其制作方法，通过在硅片衬底层的上表面加设P+场限圈，使P+场限圈与硅片衬底层之间形成一个PN结，进而拓宽PN结终端空间电荷区宽度，同时P+场限圈与P+阳极层之间间隔设置，进而避免器件体内漏电流不受P+场限圈影响，从而使本发明提供的半导体台面二极管芯片击穿电压高，漏电流小，耐压能力强且可靠性强。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1提供的半导体台面二极管芯片的主视图；
图2为实施例1提供的半导体台面二极管芯片的俯视图；
图3为实施例2提供的半导体台面二极管芯片的主视图；
图4为实施例2提供的半导体台面二极管芯片的俯视图；
以上各图中，1、硅片衬底层；2、N+阴极层；3、P+阳极层；4、P+场限圈。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和实施例对本发明做进一步说明。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开说明书的具体实施例的限制。
实施例1，如图1、图2所示，本实施例提供一种半导体台面二极管芯片
为了解决现有半导体台面二极管芯片在提高表面击穿电压所存在的技术问题，为此，本实施例提供的半导体台面二极管芯片，包括硅片衬底层、设置在硅片衬底层底部的N+阴极层以及设置在硅片衬底层顶部的P+阳极层，N+阴极层其实就是现有常见的磷扩散层，而P+阳极层则是现有常见的硼扩散层，硅片衬底层和P+阳极层呈台面状设置，以上结构为现有常见的结构，故在本实施例中，不加详细描述。
本实施例重点改进的地方在于，在硅片衬底层的底部还设置有P+场限圈，P+场限圈实际是在硅片衬底层设置了一圈将P+阳极层包裹在内的硼扩散圈，众所周知，PN结面积越大，其结电容也越大，结电容在通电时储存的电荷就越多，因此，PN结反向截止时形成一个耗尽层，相当于一个中间绝缘层的一个小电容，因此当电压频率升高后，高频信号会通过这个小电容穿过，也就是反向信号也可以穿过二极管，就失去单向导电性了。为此，在本实施例中，通过设置P+场限圈，使PN结面积增加，从而拓宽PN结终端空间电荷区宽度，进而降低PN结表面电场，提高表面击穿电压能力。而PN结面积增加，结电容也增加，从而会导致整个半导体的功率降低，为此，在本实施例中，P+场限圈和P+阳极层之间间隔设置，由于P+场限圈和P+阳极层之间间隔设置，使得整个半导体在做功时候，只有P+阳极层做功，而P+场限圈不参与做功，为此，其频率不会发生变化，从而解决了现有做法导致频率降低的问题，同时，其漏电流更小。
为了使设置P+场限圈，在硅片衬底层的顶部设置有用于放置P+场限圈的凹槽，P+场限圈的顶部与硅片衬底层的顶部水平设置。通过上述的设置，进而使其获得更大面积的PN结。
为了降低生产成本，在本实施例中，P+场限圈的杂质浓度不低于1018设置。P+场限圈的浓度越高，在满足相同条件下，P+场限圈与硅片衬底层所形成的PN结空间电荷区展宽越小，进而器件尺寸越小，成本越低。
实施例2，本实施例提供一种半导体台面二极管芯片
相较于实施例1相比，本实施例重点改进的地方在于P+场限圈的位置的设置，在本实施例中，P+场限圈靠近硅片衬底层的外壁设置，即相对于实施例所提供的半导体台面二极管芯片，P+场限圈替代一部分硅片衬底层的外壁，这样设置的效果和将P+场限圈设置在硅片衬底层上的效果一致。
实施例3，本实施例提供上述实施例1和实施例2提供的半导体台面二极管芯片的制备方法。
和传统制备二极管芯片的方法一样，选用硅片或锗片作为衬底来使用，在本实施例中，选用硅片作为衬底，当然，也可以使用锗片，为了确保后续扩散过程中无其他有害杂质进入硅片体内，而导致器件性能变坏，采用酸洗或碱洗方式将硅片表面清洗干净。
然后，即可制备N+阴极层，利用高温物理扩散原理将五族元素杂质原子扩散进入硅片，形成N+阴极层。众所周知，PN结是一块一侧掺杂成P型半导体，另一侧参杂成N型半导体，而P型半导体，也称为空穴型半导体。P型半导体即空穴浓度远大于自由电子浓度的杂质半导体。是在纯净的硅晶体中掺入三价元素(如硼)，使之取代晶格中硅原子的位子，就形成P型半导体。在P型半导体中，空穴为多子，自由电子为少子，主要靠空穴导电。掺入的杂质越多，多子(空穴)的浓度就越高，导电性能就越强。而N型半导体，以电子为多数载流子的半导材料，其主要是五价元素磷，当然，也可以为其他五价元素，在本实施例中，利用现有常用的三价元素硼和五价元素磷来实施本实施例。
为了方便后续清洗硅片，将扩散后硅片表面的氧化层和杂质用金刚砂去除，以确保后续便于清洗硅片，然后，用酸洗或碱洗方式将硅片表面的金刚砂和其他杂质清洗干净。这样设置的目的，能够使得光刻胶粘附的更为牢固。
然后，继续对硅片表面进行氧化，使硅片表面生长一层氧化层，此步骤的目的是为后续扩散时用于选择性掩蔽杂质扩散，待氧化完成后，在在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面，利用高温物理扩散原理将三族元素杂质原子扩散进入硅片，形成P+场限圈。
待P+场限圈制作完成后，继续在硅片表面生长一层氧化层，为后续扩散时用于选择性掩蔽杂质扩散；然后，在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面，用高温物理扩散原理将三族元素杂质原子扩散进入硅片，形成P+阳极层，同时将P+场限圈推进。
为了形成台阶，继续在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面，接着，使用混合酸将未被光刻胶覆盖部分腐蚀出沟槽，并将PN结暴露于沟槽表面，这样就形成了台面型二极管的基本形状。
为了避免有害杂质污染硅片，而导致器件性能变坏，使用酸洗和碱洗相结合，将硅片表面清洗干净，待清洗干净后，使用绝缘层将暴露的PN结钝化保护，绝缘层一般为玻璃。
为了开窗口制作电极，待PN结钝化保护，将设计的金属化窗口图形转移至硅片表面，同时，对其进行金属化处理，这样的目的，是为了形成欧姆接触，以便封装时期间焊接。
然后，按照电性设计要求将电性失效的芯片做上标记，将不良品挑出，最后，将制作在硅片上的芯片按设计尺寸划开，分离成单个的半导体器件。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。
Claims (4)
1.一种半导体台面二极管芯片，包括硅片衬底层、设置在硅片衬底层底部的N+阴极层以及设置在硅片衬底层顶部的P+阳极层，所述硅片衬底层和P+阳极层呈台面状设置，其特征在于，所述硅片衬底层的底部还设置有P+场限圈，所述P+场限圈包裹在P+阳极层外设置，所述P+场限圈和P+阳极层之间间隔设置，所述硅片衬底层的顶部设置有用于放置P+场限圈的凹槽，所述P+场限圈的顶部与硅片衬底层的顶部水平设置。
2.根据权利要求1所述的半导体台面二极管芯片，其特征在于，所述P+场限圈靠近硅片衬底层的外壁设置。
3.根据权利要求1或2所述的半导体台面二极管芯片，其特征在于，所述P+场限圈的杂质浓度不低于1018设置。
4.制备权利要求3所述的半导体台面二极管芯片的方法，其特征在于，包括以下有效步骤：
a、原片清洗：用酸洗或碱洗方式将硅片衬底层的表面清洗干净；
b、阴极扩散：利用高温物理扩散原理将五族元素杂质原子扩散进入硅片衬底层，形成N+阴极层，得到扩散后硅片；
c、吹砂：将扩散后硅片表面的氧化层和杂质用金刚砂去除，以确保后续便于清洗扩散后硅片；
d、清洗：用酸洗或碱洗方式将扩散后硅片表面的金刚砂和其他杂质清洗干净；
e、氧化：在扩散后硅片表面生长一层氧化层；
f、一次光刻：在扩散后硅片远离N+阴极层的表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至扩散后硅片远离N+阴极层表面；
g、场限圈扩散：利用高温物理扩散原理将三族元素杂质原子扩散进入扩散后硅片，形成P+场限圈；
h、氧化：待P+场限圈制作完成后，继续在扩散后硅片的表层生长一层氧化层；
i、二次光刻：在扩散后硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面；
j、阳极扩散：用高温物理扩散原理将三族元素杂质原子扩散进入扩散后硅片，形成P+阳极层，同时将P+场限圈推进；
k、三次光刻：在扩散后硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至扩散后硅片的表面；
l、台阶腐蚀：使用混合酸将未被光刻胶覆盖部分腐蚀出沟槽，并将PN结暴露于沟槽表面；
m、清洗：使用酸洗和碱洗相结合，将扩散后硅片表面清洗干净；
n、钝化：使用绝缘层将暴露的PN结钝化保护；
o、四次光刻：将设计的金属化窗口图形转移至扩散后硅片表面，并进行金属化处理，得到分布在硅片上的芯片；
p、电性测试：按照电性设计要求将电性失效的芯片做上标记；
q、划片：将制作在硅片上的芯片按设计尺寸划开，分离成单个的半导体芯片，即得到半导体台面二极管芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010333562.3A CN111370497A (zh) | 2020-04-24 | 2020-04-24 | 半导体台面二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010333562.3A CN111370497A (zh) | 2020-04-24 | 2020-04-24 | 半导体台面二极管芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111370497A true CN111370497A (zh) | 2020-07-03 |
Family
ID=71209545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010333562.3A Pending CN111370497A (zh) | 2020-04-24 | 2020-04-24 | 半导体台面二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370497A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038900A (zh) * | 2021-09-27 | 2022-02-11 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
-
2020
- 2020-04-24 CN CN202010333562.3A patent/CN111370497A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038900A (zh) * | 2021-09-27 | 2022-02-11 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
| WO2023045393A1 (zh) * | 2021-09-27 | 2023-03-30 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
| CN106298512B (zh) | 一种快恢复二极管及其制备方法 | |
| CN111370497A (zh) | 半导体台面二极管芯片及其制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| CN211578763U (zh) | 半导体台面二极管芯片 | |
| CN107768260A (zh) | 一种平面终端钝化方法及半导体功率器件 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| CN112820698A (zh) | 一种快充电源及接口浪涌保护芯片制造工艺 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| CN212571004U (zh) | 一种tvs保护器件 | |
| KR101415599B1 (ko) | Pn 접합 다이오드 제조방법 | |
| CN102931228A (zh) | 逆导igbt器件及制造方法 | |
| CN208861996U (zh) | 一种任意结构的肖特基芯片及肖特基二极管 | |
| CN117497603B (zh) | 一种具有低反向恢复电荷的ac-sj mos及制备方法 | |
| CN116387363B (zh) | 一种ldmos工艺tvs器件及其制造方法 | |
| CN111430305B (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
| KR950005462B1 (ko) | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 | |
| CN116435179A (zh) | 一种半导体台面二极管芯片的制作方法 | |
| JPH10294448A (ja) | 高耐圧半導体装置の製造方法 | |
| CN116053327A (zh) | 一种低击穿电压低漏电流的防护芯片及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |