CN114171605A - 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 - Google Patents
一种p型杂质扩散结屏蔽栅硅二极管的制造方法 Download PDFInfo
- Publication number
- CN114171605A CN114171605A CN202111474738.8A CN202111474738A CN114171605A CN 114171605 A CN114171605 A CN 114171605A CN 202111474738 A CN202111474738 A CN 202111474738A CN 114171605 A CN114171605 A CN 114171605A
- Authority
- CN
- China
- Prior art keywords
- silicon
- junction
- diffusion
- etching
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 316
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 225
- 239000010703 silicon Substances 0.000 title claims abstract description 225
- 239000012535 impurity Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 118
- 238000009792 diffusion process Methods 0.000 claims abstract description 107
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000005520 cutting process Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims abstract description 10
- 238000000748 compression moulding Methods 0.000 claims abstract description 9
- 238000005488 sandblasting Methods 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000004806 packaging method and process Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 238000003486 chemical etching Methods 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000002585 base Substances 0.000 claims description 8
- 239000003513 alkali Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 230000007797 corrosion Effects 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 9
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 239000007788 liquid Substances 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 239000011799 hole material Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000003574 free electron Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000035484 reaction time Effects 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007723 die pressing method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种P型杂质扩散结屏蔽栅硅二极管及其制造方法。该方法首先在N‑型(110)晶面硅单晶片的正面掩膜胶上划切网格形式的腐蚀槽窗口，用硅各向异性择优腐蚀液对硅片正面的窗口进行化学腐蚀，获得直角凹槽；然后在硅扩散片的正、反面分别扩散入P+型和N+型半导体杂质，得到P+N‑N+型硅扩散片；最后对P+N‑N+型硅扩散片进行喷砂、镀镍、锯切、焊接、台面钝化、压模成型，封装成硅二极管。本发明利用静电屏蔽效应显著改善器件反向击穿电压特性，产品性价比高，产生显著经济效益。
Description
技术领域
本发明涉及半导体器件的制造，尤其涉及一种P型杂质扩散结屏蔽栅硅二极管的制造方法。
背景技术
众所周知，硅二极管是最重要的电子基础元器件之一，在电子电路应用中，硅二极管最重要的电性能参数分别是PN结的反向击穿电压VB、器件正向压降VF和输出工作电流I0。其中反向击穿电压VB和器件正向压降VF都与制造器件的原材料硅单晶的电阻率以及硅本征层厚度直接相关。所选用的硅单晶电阻率越高、选用的硅本征层厚度越厚，其二极管PN结的反向击穿电压VB越高，但是与之同时器件的正向压降VF越大。有关的电子电路要求硅二极管既能承受高反向工作耐压，同时又具有尽可能低的器件正向压降VF，二者之间存在着尖锐矛盾。因此，如何解决硅二极管的向击穿电压和正向压降之间存在的矛盾，全面提高器件的性能指标，是目前亟待解决的技术问题。
发明内容
本发明的目的在于解决现有技术中硅二极管的向击穿电压和正向压降之间存在矛盾从而限制了器件性能的缺陷，并提供一种P型杂质扩散结屏蔽栅硅二极管的制造方法。
为了实现上述发明目的，本发明具体采用的技术方案如下：
第一方面，本发明提供了一种P型杂质扩散结屏蔽栅硅二极管的制造方法，其包括：
S1、在N-型(110)晶面硅单晶片的正、反两表面分别涂覆一层掩膜胶；
S2、在S1得到的硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，将整个硅单晶片表面分割成一系列正方形块；
S3、利用硅各向异性择优腐蚀液对S2得到的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成截面为矩形的直角凹槽；
S4、在S3得到的硅单晶片的正面扩散P+型半导体杂质硼，反面扩散N+型半导体杂质磷，得到硅扩散片；
S5、对S4得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿所述直角凹槽对S4得到的硅扩散片进行切割，形成包含一个或多个所述正方形块区域的镀镍硅芯单元，将镀镍硅芯单元进行封装形成硅二极管。
作为上述第一方面的优选，所述掩膜胶为耐碱掩膜胶。所谓耐碱掩膜胶是指能够耐受前述硅各向异性择优腐蚀液并保护所覆盖的硅单晶片表面不被腐蚀的掩膜胶，其具体型号不限。
作为上述第一方面的优选，所述S2中，开设的腐蚀槽窗口深度大于硅单晶片的正面掩膜胶层厚度，使得每一条腐蚀槽窗口在硅单晶片的正面形成4～6um深的浅槽。
作为上述第一方面的优选，所述S3中，硅各向异性择优腐蚀液以重量比计的组成为KOH：H2O＝1：5。
作为上述第一方面的优选，所述S3中，化学腐蚀的温度为90～95℃，时间为14～16分钟。
作为上述第一方面的优选，所述S3中，所述直角凹槽的深度为28～32um。
作为上述第一方面的优选，所述S4中，硅单晶片的正面和反面进行扩散时，扩散温度为1270～1275℃，扩散时间为10～12小时；扩散形成的P+区扩散结深为60～65um，N+区扩散结深为65～67um，杂质表面浓度均为1021/cm3。
作为上述第一方面的优选，所述S5中，在沿所述直角凹槽对硅扩散片进行切割时，切割线沿着直角凹槽的中线对称切割。
作为上述第一方面的优选，所述S5中，切割得到的单个硅芯由n×n个矩阵阵列形式的正方形块组成，n为不小于2的自然数。
作为上述第一方面的优选，所述镀镍硅芯单元依次通过底座焊接、清洗、台面钝化和压模成型后，封装成硅二极管。
第二方面中，对应于上述第一方面中的方法制造的器件，本发明还提供了一种P型杂质扩散结屏蔽栅硅二极管硅芯，其包括一个或多个硅芯单元结构；所述硅芯单元结构为方柱形状，其顶面为台阶面，底面为平面，四个单元结构侧面与底面垂直；所述台阶面由位于中央的方形中央台面、环绕于中央台面四周的四个平台面以及位于所述中央台面和所述平台面之间的四个平台侧面组成，且所述平台面与中央台面平行但高度低于所述中央台面；所述硅芯单元结构为多层结构，其中所述台阶面处向内扩散形成等厚度的P+型杂质扩散层，所述底面处向内扩散形成等厚度的N+型杂质扩散，P+型杂质扩散层和N+型杂质扩散层之间为N-型硅单晶层。
第三方面，本发明提供了一种P型杂质扩散结屏蔽栅硅二极管，其包含如上述第二方面所述的P型杂质扩散结屏蔽栅硅二极管硅芯，且硅芯的上下表面均镀有金属层，上下表面的金属层上分别连接正负极。
作为上述第三方面的优选，所述金属层为镍层。
本发明相对于现有技术而言，具有以下有益效果：
本发明通过对硅芯结构进行改进，在其中心的台面四周设置了下凹的平台面并通过扩散P+型杂质从而形成了P型杂质扩散结屏蔽栅，借助于P型杂质扩散结屏蔽栅的静电屏蔽效应可以显著提高器件的PN结反向击穿电压性能，而且无需额外增加硅单晶电阻率和硅本征层厚度。因此，本发明在提高器件的PN结反向击穿电压性能指标的同时还很好地维护了器件优良的正向压降VF性能指标，使器件的全面电学性能大为改善。本发明对于高反向耐压硅器件尤其显得有意义，因为传统工艺制造高反向耐压硅器件必须选用高电阻率和厚硅本征层的原始硅单晶材料，如此相应的器件内阻高，器件正向压降VF大，器件通过电流时难免因体内功耗大而过度发热，则必然对器件工作的安全可靠性造成不利，情形严重时甚至于损坏电子电路。
附图说明
图1为P型杂质扩散结屏蔽栅硅二极管的制造方法的关键流程示意图；
图2为P型杂质扩散结屏蔽栅硅二极管硅芯(单个硅芯单元结构)的平面及A-A剖面示意图；
图3为硅二极管P型杂质扩散结屏蔽栅结构及静电屏蔽效应示意图(图中示出的是左侧1/2个硅芯单元结构+中间1个完整硅芯单元结构+右侧1/2个硅芯单元结构的硅芯)；
图4为P型杂质扩散结屏蔽栅硅二极管硅芯(4×4个硅芯单元结构)的平面及B-B剖面示意图；
图5为P型杂质扩散结屏蔽栅硅二极管硅芯(8×8个硅芯单元结构)的平面示意图。
图6为硅单晶体(111)、(110)晶面相交示意图；
图7为化学蚀刻硅单晶U型直角凹槽截面图；
图8为磷、硅、硼原子最外层电子分布；
图9为半导体PN结中空穴、电子的扩散运动；
图10为平衡PN结的空间电荷层；
图11为反向工作电压PN结的空间电荷层。
图中附图标记为：中央台面1、平台面2、平台侧面3、底面4、P+型杂质扩散层5、N-型硅单晶层6、N+型杂质扩散层7、单元结构侧面8。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步阐述和说明。本发明中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。
作为本发明的一个较佳实施例，提供了一种P型杂质扩散结屏蔽栅硅二极管的制造方法，如图1所示，其基本步骤如下：
S1、在N-型(110)晶面硅单晶片的正、反两表面分别涂覆一层掩膜胶。由于后续所用的化学腐蚀液是碱性的，因此此处的掩膜胶最好选择耐碱掩膜胶。
S2、在S1得到的硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面。最终，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，网格线分为平行(111)晶向以及垂直(111)晶向两个方向，将整个硅单晶片表面分割成一系列正方形块。实际开槽时，可借助硅单晶片的(111)晶向定位标志线确定开槽方向。开设腐蚀槽窗口的目的是为了露出硅单晶片的晶面，以便于进行化学腐蚀，因此开设的腐蚀槽窗口深度最低应当等于硅单晶片的正面掩膜胶层厚度。但是在实际操作中，为了保证可靠性，开设的腐蚀槽窗口深度应当略大于硅单晶片的正面掩膜胶层厚度，使得每一条腐蚀槽窗口在硅单晶片的正面形成4～6um深的浅槽。当然，浅槽的具体深度可以根据实际需要调整。
S3、利用硅各向异性择优腐蚀液对S2得到的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成U型直角凹槽，即截面为矩形的直角凹槽。优选的，硅各向异性择优腐蚀液以重量比计的组成为KOH：H2O＝1：5。而在进行化学腐蚀的过程中其条件参数可控制如下：化学腐蚀的温度为90～95℃，时间为14～16分钟。直角凹槽的深度优选控制为28～32um。当然上述参数具体也可根据实际工艺效果进行优化。
S4、在S3得到的硅单晶片的正面扩散P+型半导体杂质硼，反面扩散N+型半导体杂质磷，得到硅扩散片。硅单晶片中杂质的扩散可采用成熟的杂质扩散工艺来实现，其参数可根据需要调节。优选的，硅单晶片的正面和反面进行扩散时，扩散温度为1270～1275℃，扩散时间为10～12小时；扩散形成的P+区扩散结深为60～65um，N+区扩散结深为65～67um，杂质表面浓度均为1021/cm3。
S5、对S4得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿前述的直角凹槽对S4得到的硅扩散片进行切割，形成包含一个或多个前述的正方形块区域的镀镍硅芯单元，将镀镍硅芯单元进行封装形成硅二极管。
需要注意的是，为了保证每个单元的尺寸统一，在沿直角凹槽对硅扩散片进行切割时，需要保持切割线沿着直角凹槽的中线对称切割。
另外，在切割时，可以以单个正方形块区域作为一个单元，也可以以多个正方形块区域作为一个单元，具体需要视厂家的设计而定。一般而言，当需要以多个正方形块区域作为一个单元时，其需要按照n×n个矩阵阵列形式的正方形块组成一个单元，即切割得到的单个硅芯由n×n个矩阵阵列形式的正方形块组成，n为不小于2的自然数。
另外，镀镍硅芯单元的封装工艺可采用成熟的现有技术，一般而言，镀镍硅芯单元依次通过底座焊接、清洗、台面钝化和压模成型后，可封装成硅二极管。
由此可见，基于上述制造方法得到的P型杂质扩散结屏蔽栅硅二极管的核心是具有台阶面的硅芯，该硅芯既可以是单个硅芯单元结构独自起作用，也可以是多个硅芯单元结构共同起作用，具体根据实际需要进行调整。
由于镀镍只是为了便于硅芯与外部电极连接，因此为了便于理解展示了尚未镀镍之前的单个硅芯单元结构以及本发明的原理，给出了如图2所示的硅芯单元结构示意图。该硅芯单元结构均为多层结构，由下到上分别为P+型杂质扩散层5、N-型硅单晶层6和N+型杂质扩散层7。虽然传统的硅芯也具有这三层复合结构，但是其往往是通过对硅片进行杂质扩散后切割而成的，因此其P+型杂质扩散层、N-型硅单晶层和N+型杂质扩散层都是平整的平面结构。但是在本实施例中，硅芯单元结构的纵剖面呈“凸”字形，因此三层结构并非都是平整的平面结构，这样做的目的是为了形成P型杂质扩散结屏蔽栅。具体而言，该硅芯单元结构整体为方柱形状，其顶面为台阶面，底面4为平面，四个单元结构侧面8与底面4垂直。其中，此处的台阶面包含三种表面，最高的是位于中央的方形的中央台面1，最低的是环绕于中央台面1四周的四个平台面2，在中央台面1和平台面2之间还存在四个垂直于中央台面1的平台侧面3，平台面2与中央台面1平行但高度低于所述中央台面1。这三种表面共同构成了中间高四周低的台阶面。由此，硅芯单元结构的所有横截面都呈正方形，但前述平台侧面3所处高度的横截面与中央台面1一致，而其余横截面的面积大小则为中央台面1与四个平台侧面3的面积之和。该硅芯单元结构为多层结构，其中在台阶面处向硅芯内部通过杂质扩散工艺形成等厚度的P+型杂质扩散层5，而底面4处向硅芯内部通过杂质扩散工艺形成等厚度的N+型杂质扩散7，夹持在P+型杂质扩散层5和N+型杂质扩散层7之间为N-型硅单晶层6。在前述硅二极管的的制造过程中，通过对中央台面1四周进行开槽并切割后即可形成台阶面，中央台面1在四周边缘位置均通过开槽实现垂直下凹，进而形成四个平台侧面3以及四个平台面2。
上述硅芯单元结构中，在硅芯的四周边缘设置较低的平台面并扩散P+型半导体杂质，其目的是在在硅芯中形成P型杂质扩散结屏蔽栅。为了便于理解，下面对P型杂质扩散结屏蔽栅的静电屏蔽效应的原理进行展开说明。为了便于叙述，本发明定义的所谓P型杂质扩散结屏蔽栅是指P型杂质在硅片的阶梯面中扩散后形成的柱状环绕区域，而被相邻的P型扩散结屏蔽栅所围的中间平坦扩散结区域则被称作PN结中央区。参见图3。半导体PN结的理论知识告诉我们，在器件的外加工作电压为零的平衡状态下，PN结两侧的P区和N区里紧靠结的附近积累有正、负固定电荷，由固定电荷所组成的空间电荷区称作为势垒区耗尽层，参见图3(a)。此时P型扩散结屏蔽栅和PN结中央区的势垒区耗尽层各自保持独立。当PN结处于反向电压工作状态时，随着外加反向电压不断增大，势垒区耗尽层不断增厚，当相邻的P型扩散结屏蔽栅的势垒区耗尽层各自朝外扩展到于PN结中央区的中心附近相遇并发生交迭之始，P型扩散结屏蔽栅即对PN结中央区产生静电屏蔽作用。这时来自相邻的两个P型扩散结屏蔽栅的势垒区电场E1和E2合成为PN结中央区的势垒区电场E0，参见图3(b)中的E矢量图。显而易见，因为存在E1、E2两矢量之间的相抵相消的作用影响，E0﹤E1≈E2。
因为二极管PN结的反向击穿电压直接与PN结势垒区电场相关，当势垒区中任何一个局部点的电场强度达到反向电压雪崩击穿之临界值(≈105v/cm)的瞬间，即发生PN结反向电压击穿。发生PN结反向电压击穿时的外加电压被定义为VB。显而易见，因为受P型扩散结屏蔽栅静电屏蔽作用的正当影响，PN结中央区的势垒区电场E0被有效减弱了，于是原先处于反向耐压薄弱环节的PN中央区域这时再也不会领先于P型扩散结屏蔽栅区而过早发生反向电压击穿现象了，此时改由P型扩散结屏蔽栅区的反向电压击穿水平来决定器件的VB值。P型扩散结屏蔽栅属于柱面硅PN结形式，有关理论研究以及实践皆证明，它在耐反向电压击穿的能力上显著超过中央区之平面硅PN结。
因此，基于上述的介绍，本发明的制造方法所得到的P型杂质扩散结屏蔽栅硅二极管硅芯可以利用P型杂质扩散结屏蔽栅的静电屏蔽效应，解决常规硅二极管的高反向工作耐压与低器件正向压降VF之间存在的矛盾，克服当前普通硅二极管制造技术方面存在之不足，全面提高器件的电性能指标。
需要说明的是，上述图2所示的仅仅是单个硅芯单元结构独自起作用的P型杂质扩散结屏蔽栅硅二极管硅芯，但是该硅芯也可以由多个硅芯单元结构共同起作用。一般而言，此类硅二极管硅芯中，多个硅芯单元结构在平面上按n×n的矩阵阵列形式连续拼接形成一体化硅芯，即相邻硅芯单元结构的单元结构侧面8是融合在一起的，并非拼接的。其中，n为不小于2的自然数，根据器件性能要求而定。
参见图4所示，在本发明的另一实施例中，提供了一种2×2的矩阵阵列形式连续拼接形成一体化硅芯，4个硅芯单元结构拼接形成共同起作用的硅二极管硅芯。但需要说明的是，这种多个硅芯单元结构共同起作用的硅芯中，不同硅芯单元结构并不需要一定是单独锯切加工后再组装的，而是推荐采用直接一体加工成型的方式，即采用一体化硅芯形式。当然，具体采用多少个硅芯单元结构可以根据实际的需要进行调整，对此不做限制，亦可采用图5所示的4×4阵列形式或者8×8等阵列形式。
另外，上述P型杂质扩散结屏蔽栅硅二极管硅芯中，每一个硅芯单元结的尺寸参数可以根据需要调整。在本发明中，推荐的优选参数可选择如下一组或多组的组合：硅芯单元结构的整个中央台面1呈中心对称；P+型杂质扩散层5的厚度为60～65um；N+型杂质扩散层7的厚度为65～67um；硅芯单元结构中心的最大厚度为230～250um；平面台2与中央台面1的高度差为28～32um；硅芯单元结构的最大横截面尺寸为260～280um，其中中央台面1的边长为210～230um。
另外，在器件结构的设计参数上，本发明也应当满足二极管器件的一些基本参数要求，这可以根据相关的设计规范和原理进行调整。一般而言，除要求化学刻蚀所获得的U型凹槽需保持达到某一定深度外，其P型杂质扩散结屏蔽栅的结构也应该满足：
L≤2Wd,
其中L为正方形的PN结中央区之边长；Wd为PN结反向电压雪崩击穿时对应的势垒区耗尽层宽度。
Wd≈2.15×10-2VB 7/6
式中，VB的单位为伏特，Wd的单位为微米。
另外，本发明中，需要在硅(110)晶面上通过化学蚀刻制作截面为矩形的U型直角凹槽。以下介绍本发明是如何在硅(110)晶面上通过化学蚀刻制作U型直角凹槽的原理。众所周知，硅单晶体存在三个晶向，分别称作(111)、(110)、(100)晶向，与以上晶向相垂直的有关各个面分别称作{111}、{100}、{110}系列晶面，原子结构理论指出：在硅单晶体中，(111)晶面的硅原子密度为最高，(110)晶面的硅原子密度为最低，若使用KOH溶液作为硅的腐蚀剂，则在(111)晶向上的腐蚀速率为最低，约为(110)晶向上的腐蚀速率的十分之一，故而又称此现象为硅的各向异性择优腐蚀。因而当KOH溶液从(110)晶面表面的井字形浅槽窗口开始逐步往深处腐蚀硅单晶片时，沿硅片表面平行方向上的化学反应最终将自动停止在侧壁上，所获得的”U”型腐蚀槽的四个侧壁皆为(111)晶面，如图7所示。特别指出，为获得规则的”U”型直角凹槽，首先(110)晶面硅单晶片必须按(111)晶向定位，其次在硅片表面划切开启的网格形式的腐蚀槽窗口的各条边必须与硅的(111)晶向定位线垂直或平行。图6的示意图形象地给出了(110)晶面硅圆片与(111)晶面的相交线(以虚线表示)，对比看图6和图7就会发现，图7所示硅单晶片的U型凹槽垂直底角即等同于图6所示的硅(111)晶面与(110)晶面相交所成的直角。
最后为了便于理解，下面申请人补充说明关于硅PN结的空间电荷层(势垒区耗尽层)形成的背景常识以及PN结反向电压雪崩击穿的现象。
首先，原子结构理论常识告诉我们，当一个原子最外层有8个电子时，性能最为稳定。
每个原子自身都带着一个单位的负电荷量，一个原为电中性的原子，如果最外层失去一个电子，此即意味着该原子减少了一个单位的负电量，亦即相当于荷载着一个单位的正电量，我们将其定义为受主原子。每个受主原子的外层有一个空穴，一个空穴代表一个单位的正电量。反之，一个原为电中性的原子，如果最外层多出一个电子，此即意味着该原子增加了一个单位的负电量，亦即相当于荷载着一个单位的负电量。我们将其定义为施主原子。
以下简述半导体杂质硼、磷在硅中的扩散，以及P+N结空间电荷层的形成。
1.硼、硅、磷三种原子的最外层电子分布形式为：
硼原子的最外层有3电子，硅原子的最外层有4电子，磷原子的最外层有5电子，参见图8。
2.当作为半导体杂质的硼B、磷P扩散入硅Si后，
因为相邻原子的最外层电子都将参与到电子的共有化运动中，结果是：
硼—硅的共价键只有7，距离稳定的外层电子数8，尚缺1，于是在每个硼原子位置上出现一个空穴。
磷—硅的共价键满8，于是在每个磷原子位置上出现一个多余电子。该电子可以在硅内自由移动，因而被称作自由电子。
参见图9，图中以符号●代表电子；以符号○代表空穴。
3.P+N结的形成
图10中，硅的左半面扩散入杂质硼，左边表面的硼杂质浓度最大，于是P+N结中心附近的硼原子身旁的空穴，在左高右低的浓度梯度驱动作用下，由左边越过结中心线跑到右边，丢失空穴的左边硼原子变成了带负电荷的硼离子——负固定电荷，众多的负固定电荷组成了负空间电荷层。
同理，右边表面的磷杂质浓度最大，于是P+N结中心附近的磷原子身旁的自由电子，在右高左低的浓度梯度驱动作用下，由右边越过结中心线跑到左边，丢失自由电子的右边磷原子变成了带正电荷的磷离子——正固定电荷，众多的正固定电荷组成了正空间电荷层。
空间电荷层亦称作耗尽层(意指此处的载流子空穴或自由电子消耗殆尽，只留下固定电荷)，此时的耗尽层较为狭窄，宽度为亚微米级。图10为平衡状态下PN结的空间电荷层(耗尽层)示意图。
4.P+N结的正向导电
图3所示的正、负空间电荷层一旦建立后，便立即产生由正电荷指向负电荷的P+N结自建电场E(自)，E(自)起着阻挡空穴朝右移动、电子朝左移动的作用，作用力自小而大，最终达到稳定平衡状态。
之后，如果向平衡的P+N结施加正向电压，即P+区接正极，N区接负极，便在空间电荷区产生E(外),E(外)的方向与E(自)相反，起削弱E(自)的作用，其结果是，更多的空穴移动到右边，更多的电子移动到左边，于是P+N结流过大电流，器件正向导通。
5.P+N结在反向电压作用下的耗尽层扩展
与上面4的情形相反，当向平衡的P+N结施加反向电压，即P+区接负极，N区接正极，便又在空间电荷区产生E(外),此时在E(外)的作用下，P+N结左边(P+区)的电子(作为P+区里面为数极少的少数载流子)移动到右边，P+N结右边(N区)的空穴(作为N区里面为数极少的少数载流子)移动到左边，重新建立空间电荷层，随着外加电压不断增大，空间电荷量不断增多，空间电荷层不断加宽(它们相互之间成正比关系，通常1微米宽的耗尽层近似能承受20伏外加反向电压)，直到其空间电荷之增量恰好能屏蔽外加电压时为止，空间电荷
层(耗尽层)呈现稳定状态。在P+N结中仅仅流过微弱的反向漏电流，器件处于反向截止状态。图11为外加反向电压下的PN结空间电荷层(耗尽层)示意图。
6.P+N结的反向雪崩击穿电压
在图11的情形中，如果硅二极管体内可供耗尽层扩展的空间受到限制，这时当P+N结的外加电压过大，乃至达到极限时，由于瞬间剧增的固定电荷超密集分布而发生堆积，当耗尽层内的势垒区电场强度达到发生反向电压雪崩击穿之临界值(约十万伏特/厘米)时，电场的高能量引发半导体载流子倍增效应，电子和空穴的数目剧增，P+N结将发生反向电压击穿。瞬间突发流过P+N结的特大电流，有可能造成晶体管的永久性损伤。
另外，基于上述P型杂质扩散结屏蔽栅硅二极管硅芯，还可以进一步封装成硅二极管。因此，在本发明的一个较佳实施例中，可以进一步提供一种P型杂质扩散结屏蔽栅硅二极管，其包含前述的P型杂质扩散结屏蔽栅硅二极管硅芯，且硅芯的上下表面均镀有金属层，上下表面的金属层上分别连接正负极。金属层以及正负极的材质不限，一般而言金属层可选用镍层。基于硅芯加工形成硅二极管属于现有技术，可通过去胶、锯切、底座焊接、清洗、台面钝化、压模成型等工序来实现。
另外，为了便于理解本发明中上述P型杂质扩散结屏蔽栅硅二极管及硅芯的制造过程，下面对其制造方法的步骤进行简述如下：
1)选取N-型(110)晶面硅单晶片，电阻率为30～50Ω.cm，厚度为230～250um；
2)在硅单晶片的正、反两表面喷涂一层耐碱的掩膜胶。
3)基于硅单晶片上(111)晶向的定位标志线，在硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，将整个硅单晶片表面分割成一系列正方形块。优选的，腐蚀槽窗口的槽宽为50±1um，槽深应大于正面的掩膜胶厚度，使晶片表面形成5±1um深度的浅槽，单个正方形块的边长为220±10um。
4)利用硅各向异性择优腐蚀液对开槽后的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成截面为矩形的直角凹槽，最终直角凹槽深度为30±2um。优选的，硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：5，化学反应温度为90～95℃，化学反应时间为15±1分钟。
5)在化学腐蚀后的硅扩散片的正、反面分别扩散入P+型半导体杂质(硼)和N+型半导体杂质(磷)，得到P+N-N+型硅扩散片。扩散过程中，扩散温度为1270～1275℃，扩散时间为10～12小时，P+区扩散结深为60～65um，N+区扩散结深为65～67um，硅中的杂质表面浓度为1021/cm3，
6)对得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿直角凹槽对S4得到的硅扩散片进行切割，形成包含一个或n×n个前述正方形块区域的镀镍硅芯单元，再将镀镍硅芯单元通过底座焊接、清洗、台面钝化和压模成型后，封装形成硅二极管。
器件特性测试结果表明，相比于以相同材料与相同基本工艺所做的普通常规结构硅二极管样管，本发明上述具有P型杂质扩散结屏蔽栅的硅二极管器件的反向击穿电压VB增幅达到百分之十以上。
为了进一步展示具体的器件性能，下面通过两个实施例来进行技术效果的展现。
实施例1
(A组)
1)选取N-型(110)晶面硅单晶片，电阻率为30Ω.cm，厚度为235um。
2)在硅单晶片的正、反两表面喷涂一层耐碱的掩膜胶。
3)基于硅单晶片上(111)晶向的定位标志线，在硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，将整个硅单晶片表面分割成一系列正方形块。其中，腐蚀槽窗口的槽宽为50um，槽深大于正面的掩膜胶厚度，使晶片表面形成5um深度的浅槽，单个正方形块的边长为215um。
4)利用硅各向异性择优腐蚀液对开槽后的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成截面为矩形的直角凹槽，最终直角凹槽深度为30um。本实施例中采用的硅各向异性择优腐蚀液以重量比计的组成为KOH：H2O＝1：5，化学反应温度为90℃，化学反应时间为15分钟。
5)在化学腐蚀后的硅扩散片的正、反面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。扩散过程中，扩散温度为1270℃，扩散时间为10小时，P+区扩散结深为61um，N+区扩散结深为65um，硅中的杂质表面浓度为1021/cm3。
6)对得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿直角凹槽对S4得到的硅扩散片进行切割，切割时以2×2个前述正方形块区域作为一个镀镍硅芯单元，切割完毕后再将镀镍硅芯单元通过底座焊接、清洗、台面钝化和压模成型后，封装形成硅二极管。
7)对上述硅二极管样管进行反向击穿电的测量，测量结果表明器件反向击穿电压VB＝1580V。
(B组)
以相同材料与传统工艺所做的普通常规结构硅二极管供作对比：
1)选取N-型(110)晶面硅单晶片，电阻率为30Ω.cm，厚度为235um。
2)在硅扩散片的正、反面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。扩散过程中，扩散温度为1270℃，扩散时间为10小时，P+区扩散结深为61um，N+区扩散结深为65um，硅中的杂质表面浓度为1021/cm3。
3)对P+N-N+型硅扩散片经过表面喷砂、镀镍、锯切划片、底座焊接、清洗、台面钝化、压模成型，封装成硅二极管。
4)对上述硅二极管样管进行反向击穿电的测量，测量结果表明器件反向击穿电压VB＝1410V。
实施例2
(A组)
1)选取N-型(110)晶面硅单晶片，电阻率为38Ω.cm，厚度为245um。
2)在硅单晶片的正、反两表面喷涂一层耐碱的掩膜胶。
3)基于硅单晶片上(111)晶向的定位标志线，在硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，将整个硅单晶片表面分割成一系列正方形块。其中，腐蚀槽窗口的槽宽为50um，槽深大于正面的掩膜胶厚度，使晶片表面形成6um深度的浅槽，单个正方形块的边长为223um。
4)利用硅各向异性择优腐蚀液对开槽后的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成截面为矩形的直角凹槽，最终直角凹槽深度为31um。本实施例中采用的硅各向异性择优腐蚀液以重量比计的组成为KOH：H2O＝1：5，化学反应温度为95℃，化学反应时间为14分钟。
5)在化学腐蚀后的硅扩散片的正、反面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。扩散过程中，扩散温度为1275℃，扩散时间为11小时，P+区扩散结深为62um，N+区扩散结深为66um，硅中的杂质表面浓度为1021/cm3。
6)对得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿直角凹槽对S4得到的硅扩散片进行切割，切割时以2×2个前述正方形块区域作为一个镀镍硅芯单元，切割完毕后再将镀镍硅芯单元通过底座焊接、清洗、台面钝化和压模成型后，封装形成硅二极管。
7)对上述硅二极管样管进行反向击穿电的测量，测量结果表明器件反向击穿电压VB＝1700V。
(B组)
以相同材料与传统工艺所做的普通常规结构硅二极管供作对比：
1)选取N-型(110)晶面硅单晶片，电阻率为38Ω.cm，厚度为245um；
2)在硅扩散片的正、反面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。扩散过程中，扩散温度为1275℃，扩散时间为11小时，P+区扩散结深为62um，N+区扩散结深为66um，硅中的杂质表面浓度为1021/cm3，
3)P+N-N+型硅扩散片经过表面喷砂、镀镍、锯切划片、底座焊接、清洗、台面钝化、压模成型，封装成硅二极管。
4)对上述硅二极管样管进行反向击穿电的测量，测量结果表明器件反向击穿电压VB＝1520V。
以上所述的实施例只是本发明的一种较佳的方案，然其并非用以限制本发明。有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型。因此凡采取等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。
Claims (10)
1.一种P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，包括：
S1、在N-型(110)晶面硅单晶片的正、反两表面分别涂覆一层掩膜胶；
S2、在S1得到的硅单晶片正面的掩膜胶上，分别沿平行(111)晶向以及垂直(111)晶向两个方向等间距开设腐蚀槽窗口，且腐蚀槽窗口底部贯通至晶片表面，硅单晶片正面的所有腐蚀槽窗口在平面上呈网格状交叉，将整个硅单晶片表面分割成一系列正方形块；
S3、利用硅各向异性择优腐蚀液对S2得到的硅单晶片正面进行化学腐蚀，每一条腐蚀槽窗口底部的硅单晶片在硅各向异性择优腐蚀液的腐蚀下形成截面为矩形的直角凹槽；
S4、在S3得到的硅单晶片的正面扩散P+型半导体杂质硼，反面扩散N+型半导体杂质磷，得到硅扩散片；
S5、对S4得到的硅扩散片的正面和反面进行表面喷砂和镀镍，然后沿所述直角凹槽对S4得到的硅扩散片进行切割，形成包含一个或多个所述正方形块区域的镀镍硅芯单元，将镀镍硅芯单元进行封装形成硅二极管。
2.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述掩膜胶为耐碱掩膜胶。
3.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S2中，开设的腐蚀槽窗口深度大于硅单晶片的正面掩膜胶层厚度，使得每一条腐蚀槽窗口在硅单晶片的正面形成4～6um深的浅槽。
4.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S3中，硅各向异性择优腐蚀液以重量比计的组成为KOH：H2O＝1：5。
5.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S3中，化学腐蚀的温度为90～95℃，时间为14～16分钟。
6.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S3中，所述直角凹槽的深度为28～32um。
7.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S4中，硅单晶片的正面和反面进行扩散时，扩散温度为1270～1275℃，扩散时间为10～12小时；扩散形成的P+区扩散结深为60～65um，N+区扩散结深为65～67um，杂质表面浓度均为1021/cm3。
8.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S5中，在沿所述直角凹槽对硅扩散片进行切割时，切割线沿着直角凹槽的中线对称切割。
9.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述S5中，切割得到的单个硅芯由n×n个矩阵阵列形式的正方形块组成，n为不小于2的自然数。
10.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管的制造方法，其特征在于，所述镀镍硅芯单元依次通过底座焊接、清洗、台面钝化和压模成型后，封装成硅二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111474738.8A CN114171605A (zh) | 2021-12-03 | 2021-12-03 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111474738.8A CN114171605A (zh) | 2021-12-03 | 2021-12-03 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114171605A true CN114171605A (zh) | 2022-03-11 |
Family
ID=80483153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111474738.8A Pending CN114171605A (zh) | 2021-12-03 | 2021-12-03 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171605A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193258A (ja) * | 1993-12-27 | 1995-07-28 | Rohm Co Ltd | 半導体素子 |
| US20020125541A1 (en) * | 1999-12-30 | 2002-09-12 | Jacek Korec | Method of fabricating trench junction barrier rectifier |
| JP2006135341A (ja) * | 2005-12-01 | 2006-05-25 | Renesas Technology Corp | 半導体装置 |
| US20090045413A1 (en) * | 2005-12-14 | 2009-02-19 | The Kansai Electric Power Co., Inc. | Silicon Carbide Bipolar Semiconductor Device |
| CN101471258A (zh) * | 2007-12-25 | 2009-07-01 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| JP2010212316A (ja) * | 2009-03-09 | 2010-09-24 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法及びメサ型半導体装置 |
| CN106098791A (zh) * | 2016-06-16 | 2016-11-09 | 杭州赛晶电子有限公司 | U型蚀刻直角台面硅二极管及其硅芯和制备方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN109509795A (zh) * | 2018-12-20 | 2019-03-22 | 上海芯石半导体股份有限公司 | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 |
| CN111370497A (zh) * | 2020-04-24 | 2020-07-03 | 济南兰星电子有限公司 | 半导体台面二极管芯片及其制作方法 |
-
2021
- 2021-12-03 CN CN202111474738.8A patent/CN114171605A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193258A (ja) * | 1993-12-27 | 1995-07-28 | Rohm Co Ltd | 半導体素子 |
| US20020125541A1 (en) * | 1999-12-30 | 2002-09-12 | Jacek Korec | Method of fabricating trench junction barrier rectifier |
| JP2006135341A (ja) * | 2005-12-01 | 2006-05-25 | Renesas Technology Corp | 半導体装置 |
| US20090045413A1 (en) * | 2005-12-14 | 2009-02-19 | The Kansai Electric Power Co., Inc. | Silicon Carbide Bipolar Semiconductor Device |
| CN101471258A (zh) * | 2007-12-25 | 2009-07-01 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| JP2010212316A (ja) * | 2009-03-09 | 2010-09-24 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法及びメサ型半導体装置 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN106098791A (zh) * | 2016-06-16 | 2016-11-09 | 杭州赛晶电子有限公司 | U型蚀刻直角台面硅二极管及其硅芯和制备方法 |
| CN109509795A (zh) * | 2018-12-20 | 2019-03-22 | 上海芯石半导体股份有限公司 | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 |
| CN111370497A (zh) * | 2020-04-24 | 2020-07-03 | 济南兰星电子有限公司 | 半导体台面二极管芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110867487B (zh) | 硅控整流器及其制造方法 | |
| CN102339873B (zh) | 太阳能电池 | |
| CN106158800A (zh) | 半导体器件 | |
| CN111989778B (zh) | 小间距超结mosfet结构和方法 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| CN108431962A (zh) | 半导体装置、半导体装置的制造方法 | |
| CN106024634B (zh) | 带静电放电保护二极管结构的功率晶体管及其制造方法 | |
| CN102969245A (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN110875309A (zh) | 一种带有内置电流传感器的沟槽igbt器件结构及制作方法 | |
| JP2015181144A (ja) | 双方向ツェナーダイオード | |
| CN110854181A (zh) | 硅控整流器及其制造方法 | |
| CN114171605A (zh) | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 | |
| CN106098791A (zh) | U型蚀刻直角台面硅二极管及其硅芯和制备方法 | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN113363252A (zh) | 沟槽igbt芯片版图结构 | |
| CN115732565A (zh) | 提高栅氧耐压性能的mos结构及其制造方法 | |
| CN216488074U (zh) | 一种p型杂质扩散结屏蔽栅硅二极管硅芯及其二极管 | |
| KR19990036654A (ko) | 반도체장치의 제조방법 | |
| CN107680907B (zh) | 快恢复二极管制作方法及由该方法制作的快恢复二极管 | |
| CN111370402B (zh) | 一种应用于烧结炉温控系统的静电保护器件 | |
| WO2021177422A1 (ja) | 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置 | |
| CN109326591B (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN102306644B (zh) | Soi型mos晶体管的测试结构及其的形成方法 | |
| JP6780335B2 (ja) | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 | |
| CN111508956A (zh) | 一种低应力的半导体芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |