JP2010212316A - メサ型半導体装置の製造方法及びメサ型半導体装置 - Google Patents
メサ型半導体装置の製造方法及びメサ型半導体装置 Download PDFInfo
- Publication number
- JP2010212316A JP2010212316A JP2009054328A JP2009054328A JP2010212316A JP 2010212316 A JP2010212316 A JP 2010212316A JP 2009054328 A JP2009054328 A JP 2009054328A JP 2009054328 A JP2009054328 A JP 2009054328A JP 2010212316 A JP2010212316 A JP 2010212316A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mesa
- manufacturing
- groove
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置を製造することが可能なメサ型半導体装置の製造方法を提供する。
【解決手段】第1幅d1を有する溝を形成する溝形成工程S20と、酸化性雰囲気中で、第1幅d1よりも狭い第2幅d2を有する所定領域にレーザ光Lを照射することにより、所定領域に酸化層20を形成するレーザ光照射工程S30と、電気泳動法を用いて溝18の内部にパッシベーション層22を形成するパッシベーション層形成工程S40と、第2幅d2よりも小さい値の厚さを有するダイシングソーDSを用いて半導体基体Wを分断してメサ型半導体装置100を製造するダイシング工程とをこの順序で含むことを特徴とするメサ型半導体装置の製造方法。
【選択図】図1
【解決手段】第1幅d1を有する溝を形成する溝形成工程S20と、酸化性雰囲気中で、第1幅d1よりも狭い第2幅d2を有する所定領域にレーザ光Lを照射することにより、所定領域に酸化層20を形成するレーザ光照射工程S30と、電気泳動法を用いて溝18の内部にパッシベーション層22を形成するパッシベーション層形成工程S40と、第2幅d2よりも小さい値の厚さを有するダイシングソーDSを用いて半導体基体Wを分断してメサ型半導体装置100を製造するダイシング工程とをこの順序で含むことを特徴とするメサ型半導体装置の製造方法。
【選択図】図1
Description
本発明は、メサ型半導体装置の製造方法及びメサ型半導体装置に関する。
メサ型半導体装置は、高耐圧の半導体装置として知られている。図6及び図7は、従来のメサ型半導体装置の製造方法を説明するために示す図である。図6(a)〜図6(d)及び図7(a)〜図7(d)は各工程図である。
従来のメサ型半導体装置の製造方法は、図6及び図7に示すように、n−層710と、n−層710の第1主面側に位置するp+層712と、n−層710の第2主面側に位置するn+層714とを備えるウェハ状の半導体基体Wを準備する半導体基体準備工程(図6(a)参照。)と、半導体基体Wにおける第1主面側から、ダイシング予定ラインDL(後述する図5(b)参照。)に沿って溝718を形成する溝形成工程(図6(b)及び図6(c)参照。)と、電気泳動法を用いて溝718の内部にパッシベーション層722を形成するパッシベーション層形成工程(図7(a)参照。)と、ダイシング予定ラインDLに沿ってダイシングソーを用いて半導体基体Wを分断してメサ型半導体装置700を製造するダイシング工程(図7(d)参照。)とを含み、これらの工程をこの順序で実施することによりメサ型半導体装置を製造している(例えば、特許文献1参照。)。
このため、従来のメサ型半導体装置の製造方法によれば、高耐圧のメサ型半導体装置を製造することが可能となる。なお、従来のメサ型半導体装置の製造方法においては、溝形成工程中、p+層712の表面に酸化層716、溝形成用マスクMを順次形成した後、フォトリソグラフィによって溝底部形成マスクM及び酸化層716における所定箇所に開口部を形成し(図6(b)参照。)、その後、溝底部形成マスクM及び酸化層716を介して溝718を形成する。また、従来のメサ型半導体装置の製造方法においては、溝形成工程とパッシベーション層形成工程との間に、溝形成用マスクMを除去する工程(図6(d)参照。)を実施し、パッシベーション層形成工程とダイシング工程との間に、P+層712の表面に形成された酸化層716を除去する工程(図7(b)参照。)と、P+層712の表面に電極724を形成するとともにn+層714の表面に電極726を形成する工程(図7(c)参照。)とを実施している。
ところで、従来のメサ型半導体装置の製造方法においては、半導体基体W(シリコン)とパッシベーション層722(ガラス)が異種材料からなるため、ダイシング工程中に半導体基体Wとパッシベーション層722との界面からクラックが入り易いという問題がある。また、これに起因してメサ型半導体装置のもれ電流特性や信頼性が低下してしまうという問題がある。
そこで、このような問題を解決することが可能なメサ型半導体装置の製造方法が知られている。図8は、このようなメサ型半導体装置の製造方法のうち、従来の第2のメサ型半導体装置の製造方法を説明するために示す図であり、図9は、従来の第3のメサ型半導体装置の製造方法を説明するために示す図である。図8(a)〜図8(d)及び図9(a)〜図9(d)は各工程図である。
従来の第2のメサ型半導体装置の製造方法においては、図8に示すように、ダイシングソーDS1を用いて、ダイシング予定ラインDLに沿ってパッシベーション層822を越える深さまでダイシング溝DTを形成する第1ダイシング工程(図8(a)〜図8(c)参照。)と、ダイシングソーDS1よりも薄いダイシングソーDS2を用いて、ダイシング溝DTの中央部に沿って半導体基体Wをダイシングして、半導体基体Wを分断する第2ダイシング工程(図8(c)及び図8(d)参照。)とをこの順序で実施することとしている(ダイシング工程を2回行うことについては、例えば、特許文献2参照。)。
このため、従来の第2のメサ型半導体装置の製造方法によれば、ダイシングソーDS1を用いてパッシベーション層822を除去し、その後、ダイシングソーDS1よりも薄いダイシングソーDS2を用いて半導体基体Wのみをダイシングすることとしているため、半導体基体Wとパッシベーション層822との界面からクラックが入り易いという問題をある程度のレベルで解決することが可能となる。
従来の第3のメサ型半導体装置の製造方法においては、図9に示すように、レーザ光を用いて、ダイシング予定ラインDLに沿ってパッシベーション層922を除去することによりレーザ溝LTを形成するレーザ光照射工程(図9(a)〜図9(c)参照。)と、ダイシングソーDSを用いて、レーザ溝LTの中央部に沿って半導体基体Wをダイシングして、半導体基体Wを分断するダイシング工程(図9(c)及び図9(d)参照。)とをこの順序で実施することとしている(例えば、特許文献3参照。)。
このため、従来の第3のメサ型半導体装置の製造方法によれば、レーザ光を用いてパッシベーション層922を除去し、その後、ダイシングソーDSを用いて半導体基体Wのみをダイシングすることとしているため、半導体基体Wとパッシベーション層922との界面からクラックが入り易いという問題をある程度のレベルで解決することが可能となる。
しかしながら、従来の第2のメサ型半導体装置の製造方法においては、ダイシングソーDS1を用いてパッシベーション層822を越える深さまでダイシング溝DTを形成することとしているため、半導体基体Wとパッシベーション層822との界面からクラックが入り易いという問題を完全に解決することはできない。
また、従来の第3のメサ型半導体装置の製造方法においては、パッシベーション層922を完全に除去するためには高エネルギーのレーザ光を照射することが必要となるため、半導体基体Wが大きくえぐれてしまったり、残存するパッシベーション層922の側面部分に凹凸が生成したり組成が不均一になったりすることとなり、いずれにしてもメサ型半導体装置の信頼性が低下してしまうという問題が新たに発生する。
そこで、本発明は、上記した課題に鑑みてなされたもので、半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置を製造することが可能なメサ型半導体装置の製造方法を提供することを目的とする。また、そのような方法により製造されたメサ型半導体装置を提供することを目的とする。
(1)本発明のメサ型半導体装置の製造方法は、ウェハ状の半導体基体を準備する半導体基体準備工程と、前記半導体基体における前記第1主面側から、ダイシング予定ラインに沿い、かつ、第1幅を有する溝を形成する溝形成工程と、酸化性雰囲気中で、前記ダイシング予定ラインに沿い、かつ、前記第1幅よりも狭い第2幅を有する所定領域にレーザ光を照射することにより、前記所定領域に酸化層を形成するレーザ光照射工程と、電気泳動法を用いて前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程と、前記ダイシング予定ラインに沿って、かつ、前記第2幅よりも小さい値の厚さを有するダイシングソーを用いて前記半導体基体を分断してメサ型半導体装置を製造するダイシング工程とをこの順序で含むことを特徴とする。
本発明のメサ型半導体装置の製造方法においては、酸化層が絶縁物であることから、パッシベーション層形成工程中にパッシベーション層が酸化層上に形成されないため、その後のダイシング工程中にダイシングソーがパッシベーション層と接触することがなくなる。その結果、本発明のメサ型半導体装置の製造方法によれば、半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能となる。
また、本発明のメサ型半導体装置の製造方法によれば、従来の第3のメサ型半導体装置の製造方法のように高エネルギーのレーザ光を照射する必要もないため、半導体基体Wが大きくえぐれてしまったり、残存するパッシベーション層の側面部分に凹凸が生成したり組成が不均一になったりすることもなく、メサ型半導体装置の信頼性が低下してしまうという問題が新たに発生することもない。
その結果、本発明のメサ型半導体装置の製造方法は、半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置を製造することが可能なメサ型半導体装置の製造方法となる。
なお、この明細書において、第1主面とは、溝を形成する側の面をいう。また、第2主面とは、第1主面とは反対側の面をいう。
(2)本発明のメサ型半導体装置の製造方法においては、酸素を含む雰囲気中で前記レーザ光照射工程を行うことが好ましい。
このような方法とすることにより、第1幅よりも狭い第2幅を有する所定領域に酸化層を形成することができる。
(3)本発明のメサ型半導体装置の製造方法においては、水蒸気を含む雰囲気中で前記レーザ光照射工程を行うことが好ましい。
このような方法とすることによっても、第1幅よりも狭い第2幅を有する所定領域に酸化層を形成することができる。
(4)本発明のメサ型半導体装置の製造方法においては、前記第2幅は、30μm〜200μmの範囲内にあることが好ましい。
ダイシングソーの厚さは、20μm〜100μmであるため、上記のような方法とすることにより、ダイシングソーがパッシベーション層と接触することがない状態でダイシング工程を実施することができる。
(5)本発明のメサ型半導体装置の製造方法においては、前記酸化層の層厚は、100nm〜3μmの範囲内にあることが好ましい。
酸化層の層厚を100nm以上としたのは、酸化層の層厚が100nm未満である場合には、酸化層の絶縁性が低下して、パッシベーション層形成工程中に酸化層上にパッシベーション層が形成されてしまう場合があるからである。また、酸化層の層厚を3μm以下としたのは、酸化層の層厚が3μmを超える場合には、レーザ光照射工程を行う時間が長くなりすぎて生産性が低下するからである。
(6)本発明のメサ型半導体装置の製造方法においては、前記半導体基体は、主面に平行なpn接合が形成された半導体基体であり、前記溝形成工程においては、前記pn接合を越える深さの溝を形成することが好ましい。
このような方法とすることにより、高耐圧のメサ型半導体装置を製造することができる。
(7)本発明のメサ型半導体装置は、メサ型半導体装置の製造方法により製造されたメサ型半導体装置であって、前記溝の外周部には酸化層が形成され、前記溝の内周部にはパッシベーション層が形成されていることを特徴とする。
本発明のメサ型半導体装置は、半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置となる。
(8)本発明のメサ型半導体装置においては、前記酸化層の幅は、15μm〜100μmの範囲内にあることが好ましい。
酸化層の幅を15μm以上としたのは、酸化層の幅が15μm未満である場合には、ダイシングソーがパッシベーション層と接触することがない状態でダイシング工程を行うことが困難となる場合があるからである。また、酸化層の幅を100μm以下としたのは、酸化層の幅が100μmを超える場合には、チップ面積に占める酸化層の幅が必要以上に広くなりすぎるからである。
(9)本発明のメサ型半導体装置においては、前記半導体基体は、主面に平行なpn接合が形成された半導体基体であり、前記溝は、前記pn接合を越える深さを有することが好ましい。
このような構成とすることにより、高耐圧のメサ型半導体装置となる。
本発明のメサ型半導体装置としては、ダイオード、バイポーラトランジスタ、サイリスタを例示することができる。
以下、本発明のメサ型半導体装置の製造方法及びメサ型半導体装置について、図に示す実施の形態に基づいて説明する。
[実施形態]
1.実施形態に係るメサ型半導体装置の製造方法
本実施形態においては、pnダイオードを例にとって本発明のメサ型半導体装置の製造方法及び本発明のメサ型半導体装置を説明する。
1.実施形態に係るメサ型半導体装置の製造方法
本実施形態においては、pnダイオードを例にとって本発明のメサ型半導体装置の製造方法及び本発明のメサ型半導体装置を説明する。
図1は、実施形態に係るメサ型半導体装置の製造方法を説明するために示すフローチャートである。
図2〜図4は、実施形態に係るメサ型半導体装置の製造方法を説明するために示す図である。図2(a)〜図2(d)及び図3(a)〜図3(d)は各工程図である。図4(a)は図3(c)に対応する平面図であり、図4(b)は図3(d)に対応する平面図である。
図2〜図4は、実施形態に係るメサ型半導体装置の製造方法を説明するために示す図である。図2(a)〜図2(d)及び図3(a)〜図3(d)は各工程図である。図4(a)は図3(c)に対応する平面図であり、図4(b)は図3(d)に対応する平面図である。
実施形態に係るメサ型半導体装置の製造方法は、図1に示すように、半導体基体準備工程S10と、溝形成工程S20と、レーザ光照射工程S30と、パッシベーション層形成工程S40と、ダイシング工程S50とをこの順序で含む。以下、各工程に沿って、実施形態に係るメサ型半導体装置の製造方法を詳細に説明する。
1.半導体基体準備工程S10
まず、図2(a)に示すように、n−層10と、n−層10の第1主面側に位置するp+層12と、n−層10の第2主面側に位置するn+層14とを備え、主面に平行なpn接合が形成されたウェハ状の半導体基体Wを準備する。
まず、図2(a)に示すように、n−層10と、n−層10の第1主面側に位置するp+層12と、n−層10の第2主面側に位置するn+層14とを備え、主面に平行なpn接合が形成されたウェハ状の半導体基体Wを準備する。
n−層10の不純物濃度は例えば3×1018cm−3であり、p+層12の不純物濃度は例えば2×1019cm−3であり、n+層14の不純物濃度は例えば2×1019cm−3である。また、n−層10の厚さは例えば150μmであり、p+層12の厚さは30μmであり、n+層14の厚さは30μmである。
2.溝形成工程S20
次に、図2(b)及び図2(c)に示すように、半導体基体Wにおける第1主面側から、ダイシング予定ラインDL(図4(b)参照。)に沿い、かつ、第1幅d1(図4参照。)を有する溝18を形成する。溝形成工程S20においては、pn接合を越える深さの溝18を形成する。なお、図2(b)において、符号Mは溝形成用のマスクである。第1幅d1は例えば300μmであり、溝18の深さは例えば90μmである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液(例えば、HF:HNO3:CH3COOH=1:4:1。)を用いる。
次に、図2(b)及び図2(c)に示すように、半導体基体Wにおける第1主面側から、ダイシング予定ラインDL(図4(b)参照。)に沿い、かつ、第1幅d1(図4参照。)を有する溝18を形成する。溝形成工程S20においては、pn接合を越える深さの溝18を形成する。なお、図2(b)において、符号Mは溝形成用のマスクである。第1幅d1は例えば300μmであり、溝18の深さは例えば90μmである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液(例えば、HF:HNO3:CH3COOH=1:4:1。)を用いる。
3.レーザ光照射工程S30
次に、図2(d)に示すように、酸化性雰囲気中で、ダイシング予定ラインDLに沿い、かつ、第1幅d1よりも狭い第2幅d2(図4参照。)を有する所定領域にレーザ光Lを照射することにより、所定領域に酸化層20を形成する。
次に、図2(d)に示すように、酸化性雰囲気中で、ダイシング予定ラインDLに沿い、かつ、第1幅d1よりも狭い第2幅d2(図4参照。)を有する所定領域にレーザ光Lを照射することにより、所定領域に酸化層20を形成する。
レーザ光としては、可視光レーザ(例えば、波長532nmのグリーンレーザ。)を用いる。例えば30kHzでパルス発振させ、300mm/秒の速度で、溝18の内面をx方向及びy方向に沿って走査する。
レーザ光照射工程S30においては、半導体基体Wの第1主面に対して垂直な方向に沿ってレーザ光を照射する。
レーザ光照射工程S30においては、例えば、酸素ガスを用いて酸化性雰囲気とした状態でレーザ光照射を行う。
実施形態に係るメサ型半導体装置の製造方法においては、レーザ光Lのビーム幅は、例えば80μmであり、第2幅d2は、例えば80μmである。
実施形態に係るメサ型半導体装置の製造方法においては、酸化層の層厚が例えば1μmとなるような条件でレーザ光のパワーを設定する。
4.パッシベーション層形成工程S40
次に、図3(a)に示すように、電気泳動法を用いて溝18の内部にパッシベーション層22を形成する。パッシベーション層形成工程S40の終了後、図3(b)に示すように、P+層12の表面に形成された酸化層16をエッチングにより除去する。その後、図3(c)に示すように、P+層12の表面にアルミニウム膜及びニッケル膜等の積層膜からなる電極24を形成するとともにn+層14の表面にチタン膜、ニッケル膜及び銀膜の積層膜からなる電極26を形成する。なお、図3(a)〜図3(c)において、符号Tは、パッシベーション層22が形成されていないパッシベーション層非形成領域を示す。
次に、図3(a)に示すように、電気泳動法を用いて溝18の内部にパッシベーション層22を形成する。パッシベーション層形成工程S40の終了後、図3(b)に示すように、P+層12の表面に形成された酸化層16をエッチングにより除去する。その後、図3(c)に示すように、P+層12の表面にアルミニウム膜及びニッケル膜等の積層膜からなる電極24を形成するとともにn+層14の表面にチタン膜、ニッケル膜及び銀膜の積層膜からなる電極26を形成する。なお、図3(a)〜図3(c)において、符号Tは、パッシベーション層22が形成されていないパッシベーション層非形成領域を示す。
5.ダイシング工程S50
次に、図3(d)及び図4(b)に示すように、ダイシング予定ラインDLに沿って、かつ、第2幅d2よりも小さい値の厚さ(例えば、40μm。)を有するダイシングソーDSを用いて半導体基体Wを分断してメサ型半導体装置を製造する。
次に、図3(d)及び図4(b)に示すように、ダイシング予定ラインDLに沿って、かつ、第2幅d2よりも小さい値の厚さ(例えば、40μm。)を有するダイシングソーDSを用いて半導体基体Wを分断してメサ型半導体装置を製造する。
以上の工程を実施することによって、実施形態に係るメサ型半導体装置100を製造することができる。
2.実施形態に係るメサ型半導体装置100
図5は、実施形態に係るメサ型半導体装置100を説明するために示す図である。図5(a)はメサ型半導体装置100の断面図であり、図5(b)はメサ型半導体装置100の要部を示す断面図であり、図5(c)はメサ型半導体装置100の平面図である。なお、図5(c)においては、図5(a)に示す3つのメサ型半導体装置100のうち中央のメサ型半導体装置100のみを示している。
図5は、実施形態に係るメサ型半導体装置100を説明するために示す図である。図5(a)はメサ型半導体装置100の断面図であり、図5(b)はメサ型半導体装置100の要部を示す断面図であり、図5(c)はメサ型半導体装置100の平面図である。なお、図5(c)においては、図5(a)に示す3つのメサ型半導体装置100のうち中央のメサ型半導体装置100のみを示している。
実施形態に係るメサ型半導体装置100は、図5に示すように、n−層10と、n−層10の第1主面側に位置するp+層12と、n−層10の第2主面側に位置するn+層14とを備えるpnダイオードである。そして、メサ型半導体装置100の第1主面には、pn接合を越える深さの溝18が形成され、当該溝18の内部には、電気泳動法を用いてパッシベーション層22が形成されている。但し、図5に示すように、平面的に見て、溝18の外周部に酸化層20が形成されているため、パッシベーション層22は、溝18の外周部には形成されず、溝18の内周部のみに形成されている。酸化層20の幅d3は、例えば、20μmである。
3.実施形態に係るメサ型半導体装置の製造方法の効果
実施形態1に係るメサ型半導体装置の製造方法によれば、レーザ光照射工程S30で形成する酸化層20が絶縁物であることから、パッシベーション層形成工程S40中にパッシベーション層22が酸化層20上に形成されないため、その後のダイシング工程S50中にダイシングソーDSがパッシベーション層22と接触することがなくなる。その結果、実施形態に係るメサ型半導体装置の製造方法によれば、半導体基体Wとパッシベーション層22との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能となる。
実施形態1に係るメサ型半導体装置の製造方法によれば、レーザ光照射工程S30で形成する酸化層20が絶縁物であることから、パッシベーション層形成工程S40中にパッシベーション層22が酸化層20上に形成されないため、その後のダイシング工程S50中にダイシングソーDSがパッシベーション層22と接触することがなくなる。その結果、実施形態に係るメサ型半導体装置の製造方法によれば、半導体基体Wとパッシベーション層22との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能となる。
また、実施形態に係るメサ型半導体装置の製造方法によれば、従来の第3のメサ型半導体装置の製造方法の場合のように高エネルギーのレーザ光を照射する必要もないため、半導体基体Wが大きくえぐれてしまったり、残存するパッシベーション層の側面部分に凹凸が生成したり組成が不均一になったりすることもなく、メサ型半導体装置の信頼性が低下してしまうという問題が新たに発生することもない。
その結果、実施形態に係るメサ型半導体装置の製造方法は、半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置を製造することが可能なメサ型半導体装置の製造方法となる。
また、実施形態に係るメサ型半導体装置の製造方法によれば、酸素を含む雰囲気中でレーザ光照射工程S30を行うこととしているため、第1幅d1よりも狭い第2幅d2を有する所定領域に酸化層20を形成することができる。
また、実施形態に係るメサ型半導体装置の製造方法によれば、第2幅d2が30μm〜200μmの範囲内にあるため、ダイシングソーDSがパッシベーション層22と接触することがない状態でダイシング工程を実施することができる。
また、実施形態に係るメサ型半導体装置の製造方法によれば、酸化層20の層厚が100nm〜3μmの範囲内にあるため、絶縁性を有する酸化層を高い生産性で形成することができる。
さらにまた、実施形態に係るメサ型半導体装置の製造方法によれば、半導体基体Wは、主面に平行なpn接合が形成された半導体基体であり、溝形成工程S20においては、pn接合を越える深さの溝18を形成することとしているため、高耐圧のメサ型半導体装置を製造することができる。
4.実施形態に係るメサ型半導体装置100の効果
実施形態に係るメサ型半導体装置100によれば、実施形態に係るメサ型半導体装置の製造方法により製造されたメサ型半導体装置であって、さらには、溝18の外周部には酸化層20が形成され、溝18の内周部にはパッシベーション層22が形成されているため、半導体基体Wとパッシベーション層22との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置となる。
実施形態に係るメサ型半導体装置100によれば、実施形態に係るメサ型半導体装置の製造方法により製造されたメサ型半導体装置であって、さらには、溝18の外周部には酸化層20が形成され、溝18の内周部にはパッシベーション層22が形成されているため、半導体基体Wとパッシベーション層22との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置となる。
また、実施形態に係るメサ型半導体装置100によれば、酸化層20の幅が15μm〜100μmの範囲内にあるため、メサ型半導体装置を製造する過程でダイシングソーがパッシベーション層と接触することがない状態でダイシング工程を行うことが可能となり、さらには、チップ面積に占める酸化層の幅が必要以上に広くなりすぎることもない。
さらにまた、実施形態に係るメサ型半導体装置100によれば、半導体基体Wは、主面に平行なpn接合が形成された半導体基体であり、溝18は、pn接合を越える深さを有するため、高耐圧のメサ型半導体装置となる。
以上、本発明のメサ型半導体装置の製造方法及びメサ型半導体装置を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記実施形態においては、レーザとして、グレーンレーザを用いたが、本発明はこれに限定されるものではない。レーザとしては、グリーンレーザ以外の可視光レーザや近赤外光レーザ(例えば、Nd−YAGレーザ。)をも好ましく用いることができる。
(2)上記実施形態においては、酸素中でレーザ光照射工程を行うこととしているが、本発明はこれに限定されるものではない。例えば、酸素ガスを10体積%含む窒素ガスの雰囲気中でレーザ光照射工程を行うこともできるし、水蒸気を含む雰囲気中でレーザ光照射工程を行うこともできる。
(3)上記実施形態においては、溝18の内面をx方向及びy方向に沿って間欠的に走査することにより、酸化層20を形成したが、本発明はこれに限定されるものではない。溝18の内面をx方向及びy方向に沿って連続的に走査することにより、酸化層を形成してもよい。
(4)上記実施形態においては、pnダイオードを例にとって本発明を説明したが、本発明はこれに限定されるものではない。pnダイオード以外のダイオ−ド(例えば、pinダイオード、ショットキバリアダイオード。)、トランジスタ(例えば、バイポーラトランジスタ、MOSFET、IGBTなど。)、サイリスタ、トライアックその他の電力用半導体装置に本発明を適用することもできる。
100,700,800,900…メサ型半導体装置、10,710,810,910…n−層、12,712,812,912…p+層、14,714,814,914…n+層、16…保護酸化層、18…溝、20…酸化層、22,722,822,922…パッシベーション層、24,26,724,726,824,826,924,926…電極、d1…溝の幅、d2…第2幅、d3…酸化層の幅、DL…ダイシングライン、DS,DS1、DS2…ダイシングソー、DT…ダイシング溝、L…レーザ光、LT…レーザ溝、M…溝形成用マスク、T…パッシベーション層非形成領域、W…半導体基体
Claims (9)
- ウェハ状の半導体基体を準備する半導体基体準備工程と、
前記半導体基体における前記第1主面側から、ダイシング予定ラインに沿い、かつ、第1幅を有する溝を形成する溝形成工程と、
酸化性雰囲気中で、前記ダイシング予定ラインに沿い、かつ、前記第1幅よりも狭い第2幅を有する所定領域にレーザ光を照射することにより、前記所定領域に酸化層を形成するレーザ光照射工程と、
電気泳動法を用いて前記溝の内部にパッシベーション層を形成するパッシベーション層形成工程と、
前記ダイシング予定ラインに沿って、かつ、前記第2幅よりも小さい値の厚さを有するダイシングソーを用いて前記半導体基体を分断してメサ型半導体装置を製造するダイシング工程とをこの順序で含むことを特徴とするメサ型半導体装置の製造方法。 - 請求項1に記載のメサ型半導体装置の製造方法において、
酸素を含む雰囲気中で前記レーザ光照射工程を行うことを特徴とするメサ型半導体装置の製造方法。 - 請求項1に記載のメサ型半導体装置の製造方法において、
水蒸気を含む雰囲気中で前記レーザ光照射工程を行うことを特徴とするメサ型半導体装置の製造方法。 - 請求項1〜3のいずれかに記載のメサ型半導体装置の製造方法において、
前記第2幅は、30μm〜200μmの範囲内にあることを特徴とするメサ型半導体装置の製造方法。 - 請求項1〜4のいずれかに記載のメサ型半導体装置の製造方法において、
前記酸化層の層厚は、100nm〜3μmの範囲内にあることを特徴とするメサ型半導体装置の製造方法。 - 請求項1〜5のいずれかに記載のメサ型半導体装置の製造方法において、
前記半導体基体は、主面に平行なpn接合が形成された半導体基体であり、
前記溝形成工程においては、前記pn接合を越える深さの溝を形成することを特徴とするメサ型半導体装置の製造方法。 - 請求項1に記載のメサ型半導体装置の製造方法により製造されたメサ型半導体装置であって、
前記溝の外周部には酸化層が形成され、
前記溝の内周部にはパッシベーション層が形成されていることを特徴とするメサ型半導体装置。 - 請求項7に記載のメサ型半導体装置において、
前記酸化層の幅は、15μm〜100μmの範囲内にあることを特徴とするメサ型半導体装置。 - 請求項7又は8に記載のメサ型半導体装置において、
前記半導体基体は、主面に平行なpn接合が形成された半導体基体であり、
前記溝は、前記pn接合を越える深さを有することを特徴とするメサ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054328A JP2010212316A (ja) | 2009-03-09 | 2009-03-09 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054328A JP2010212316A (ja) | 2009-03-09 | 2009-03-09 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212316A true JP2010212316A (ja) | 2010-09-24 |
Family
ID=42972217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054328A Withdrawn JP2010212316A (ja) | 2009-03-09 | 2009-03-09 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212316A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103560143A (zh) * | 2013-10-31 | 2014-02-05 | 安徽安芯电子科技有限公司 | 一种汽车整流芯片及其整流基材的制备方法 |
JP2014187144A (ja) * | 2013-03-22 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法 |
WO2015005010A1 (ja) * | 2013-07-12 | 2015-01-15 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
-
2009
- 2009-03-09 JP JP2009054328A patent/JP2010212316A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187144A (ja) * | 2013-03-22 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法 |
WO2015005010A1 (ja) * | 2013-07-12 | 2015-01-15 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
CN103560143A (zh) * | 2013-10-31 | 2014-02-05 | 安徽安芯电子科技有限公司 | 一种汽车整流芯片及其整流基材的制备方法 |
CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272299B2 (ja) | 半導体装置およびその製造方法 | |
JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5655931B2 (ja) | 半導体装置の製造方法 | |
JP5740820B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2009139417A1 (ja) | 半導体装置およびその製造方法 | |
JPH07120646B2 (ja) | メサ型半導体ペレットの製造方法 | |
US7737531B2 (en) | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same | |
JP2009206502A (ja) | メサ型半導体装置及びその製造方法 | |
JP4901300B2 (ja) | 半導体装置の製造方法 | |
JP6777233B2 (ja) | 半導体装置の製造方法 | |
JP5668270B2 (ja) | 半導体素子の製造方法 | |
JP5509543B2 (ja) | 半導体装置の製造方法 | |
JP6294175B2 (ja) | 半導体装置およびそれを用いた電力変換システム | |
JP2010212316A (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
JP6295378B1 (ja) | 半導体装置の製造方法 | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP5549532B2 (ja) | 半導体装置の製造方法 | |
JP6165313B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US20140151841A1 (en) | Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture | |
JP6034694B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6190740B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6215099B2 (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
JP6251846B1 (ja) | 半導体装置の製造方法 | |
JP2009206285A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2024049656A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |