JP6215099B2 - メサ型半導体装置の製造方法及びメサ型半導体装置 - Google Patents
メサ型半導体装置の製造方法及びメサ型半導体装置 Download PDFInfo
- Publication number
- JP6215099B2 JP6215099B2 JP2014055847A JP2014055847A JP6215099B2 JP 6215099 B2 JP6215099 B2 JP 6215099B2 JP 2014055847 A JP2014055847 A JP 2014055847A JP 2014055847 A JP2014055847 A JP 2014055847A JP 6215099 B2 JP6215099 B2 JP 6215099B2
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- semiconductor
- semiconductor substrate
- mesa
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
まず、n++型シリコン基板(第1半導体層)912上にn−型エピタキシャル層(第2半導体層)914を形成した後、当該n−型エピタキシャル層914の表面からのp型不純物の拡散によりp+型アノード層(第3半導体層)916を形成して、n++型シリコン基板912と、n−型エピタキシャル層914と、p+型アノード層916とを有し、これらがこの順序で積層された半導体基体910を形成する(図16(a)参照。)。
次に、半導体基体910の第1主面側の表面に、シリコン酸化膜のマスク920を形成した後、半導体基体910の第2主面側の表面に、重金属(例えばPt)922を含有する重金属含有ペーストを塗布して、半導体基体910の第2主面側の表面に、重金属拡散源となる重金属含有ペースト層918を形成する(図16(b)参照。)。
次に、半導体基体910に熱処理を施すことにより、重金属含有ペースト層918から半導体基体910の内部に重金属922を拡散させる。これにより、半導体基体910のほぼ全体に重金属922が拡散された状態となる(図16(c)参照。)。熱処理の条件としては、例えば、950℃、30分とする。
次に、フッ酸系エッチング液により、半導体基体910における第1主面側の表面のマスク920及び第2主面側の表面の重金属含有ペースト層918の酸化変質層を除去した後、熱酸化によりn++型シリコン基板912及びp+型アノード層916の表面に酸化膜924を形成する。その後、フォトエッチング法によって第1主面側の酸化膜924の所定部位に所定の開口部を形成した後、半導体基体910のエッチングを行い、半導体基体910の第1主面側の表面からpn接合(n−型エピタキシャル層914とp+型アノード層916の境界面942)を超える深さの溝(メサ領域形成用の溝)926を形成するとともに、当該溝926に囲まれた領域にメサ領域928を形成する(図16(d)参照。)。
次に、電気泳動法により溝926の内面及びその近傍の半導体基体910の第1主面側の表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層932を形成する(図17(a)参照。)。
次に、ガラス層932の表面を覆うようにガラス層保護膜(例えばフォトレジスト)934を形成した後、当該ガラス層保護膜934をマスクとして酸化膜924のエッチングを行い、電極形成領域936における酸化膜924及び半導体基体910の第2主面側の表面に形成されていた酸化膜924を除去する(図17(b)参照。)。その後、ガラス層保護膜934を除去する。
次に、半導体基体910にNiめっきを施し、半導体基体910の第2主面側の表面にカソード電極層938を形成するとともに、半導体基体910の第1主面側の表面における電極形成領域936にアノード電極層940を形成する(図17(c)参照。)。なお、Niめっきに代えて蒸着、スパッタ等の気相法によりカソード電極層938及びアノード電極層940を形成してもよい。
次に、ダイシング等により、ガラス層932の中央部において半導体基体910を切断して半導体基体をチップ化して、メサ型半導体装置900を作製する(図17(d)参照。)。
図1及び図2は、実施形態1に係るメサ型半導体装置の製造方法を説明するために示す図である。図1(a)は半導体基体準備工程を示し、図1(b)は溝形成工程を示し、図1(c)は重金属含有ペースト層形成工程を示し、図1(d)は重金属拡散工程を示し、図2(a)はガラス層形成工程を示し、図2(b)は酸化膜除去工程を示し、図2(c)は電極形成工程を示し、図2(d)は半導体基体切断工程を示す。
図3は、実施形態1において半導体基体の内部に向けてレーザ光を照射する様子を示す図である。図4は、実施形態1の変形例において半導体基体の内部に向けてレーザ光を照射する様子を示す図である。図3(a)及び図4(a)はレーザ光を照射する様子を示す斜視図であり、図3(b)及び図4(b)はレーザ光を照射する様子を示す平面図である。
まず、n++型シリコン基板(第1半導体層)112上に、当該n++型シリコン基板112の不純物濃度より低濃度のn−型エピタキシャル層(第2半導体層)114を形成した後、当該n−型エピタキシャル層114の表面からのp型不純物の拡散によりp+型アノード層(第3半導体層)116を形成して、n++型シリコン基板112と、n−型エピタキシャル層114と、p+型アノード層116とを有し、これらがこの順序で積層された半導体基体110を形成する(図1(a)参照。)。
次に、熱酸化によりn++型シリコン基板112及びp+型アノード層116の表面に酸化膜124を形成する。その後、フォトエッチング法によって第1主面側の酸化膜124の所定部位に所定の開口部を形成した後、半導体基体110のエッチングを行い、半導体基体110の第1主面側の表面から「n++型シリコン基板112とn−型エピタキシャル層114の境界面144」を超える深さの溝(メサ領域形成用の溝)126を形成するとともに、当該溝126に囲まれた領域にメサ領域128を形成する(図1(b)参照。)。
次に、溝126の内面に、重金属(例えばPt)を含有する重金属含有ペーストを塗布して、溝126の内面に重金属拡散源となる重金属含有ペースト層118を形成する(図1(c)参照。)。
次に、半導体基体110の主面に立てた法線に対して所定の傾斜角θをもって、かつ、溝126の全周にわたって、溝126の表面から半導体基体110の内部に向けてレーザ光L1を照射して半導体基体110の内部を加熱することにより半導体基体110の内部に重金属を拡散して重金属拡散領域122を形成する(図1(d)参照。)。このとき、溝に露出している、n++型シリコン基板112とn−型エピタキシャル層114の境界近傍からn++型シリコン基板112の内部に向けてレーザ光を照射する。
次に、電気泳動法により溝126の内面及びその近傍の半導体基体110の第1主面側の表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層132を形成する(図2(a)参照。)。
次に、ガラス層132の表面を覆うようにガラス層保護膜(例えばフォトレジスト)134を形成した後、当該ガラス層保護膜134をマスクとして酸化膜124のエッチングを行い、電極形成領域136における酸化膜124及び半導体基体110の第2主面側の表面に形成されていた酸化膜124を除去する(図2(b)参照。)。
次に、半導体基体110にNiめっきを施し、半導体基体110の第2主面側の表面にカソード電極層138を形成するとともに、半導体基体110の第1主面側の表面における電極形成領域136にアノード電極層140を形成する(図2(c)参照。)。なお、Niめっきに代えて蒸着、スパッタ等の気相法によりカソード電極層138及びアノード電極層140を形成してもよい。
次に、ダイシング等により、ガラス層132の中央部において半導体基体110を切断して半導体基体をチップ化して、メサ型半導体装置100を作製する(図2(d)参照。)。
図5及び図6は、実施形態2に係るメサ型半導体装置の製造方法を説明するために示す図である。図5(a)は重金属含有ペースト層形成工程を示し、図5(b)は重金属拡散工程を示し、図5(c)は第2の重金属含有ペースト層形成工程を示し、図5(d)は第2の重金属拡散工程を示し、図6(a)はガラス層形成工程を示し、図6(b)は酸化膜除去工程を示し、図6(c)は電極形成工程を示し、図6(d)は半導体基体切断工程を示す。
次に、実施形態1に係るメサ型半導体装置の製造方法の場合と同様にして、溝126の内面に重金属拡散源となる重金属含有ペースト層118を形成する(図5(a)参照。)。
次に、実施形態1に係るメサ型半導体装置の製造方法の場合と同様にして、半導体基体110の内部に重金属を拡散して重金属拡散領域122を形成する(図5(b)参照。)。
次に、半導体基体110における第2主面側の表面に形成されていた酸化膜124を除去した後、半導体基体110における第2主面側の表面に重金属含有ペースト層148を形成する(図5(c)参照。)。
次に、半導体基体110における第2主面側の表面から半導体基体110の内部に向けてレーザ光L2を照射して当該半導体基体110の内部を加熱することにより、平面的に見て少なくとも半導体基体110の中央部においては、半導体基体110における第2主面側の表面からも重金属拡散領域122に達するように重金属を拡散させて第2の重金属拡散領域150を形成する(図5(d)参照。)。第2の重金属拡散領域150は半導体基体110の中央部において、重金属拡散領域122と重畳している。
図7及び図8は、実施形態3に係るメサ型半導体装置の製造方法を説明するために示す図である。図7(a)は半導体基体準備工程を示し、図7(b)は溝形成工程を示し、図7(c)は重金属含有ペースト層形成工程を示し、図7(d)は重金属拡散工程を示し、図8(a)はガラス層形成工程を示し、図8(b)は酸化膜除去工程を示し、図8(c)は電極形成工程を示し、図8(d)は半導体基体切断工程を示す。
次に、熱酸化によりn++型シリコン基板212及びp+型アノード層216の表面に酸化膜224を形成する。その後、フォトエッチング法によって第1主面側の酸化膜224の所定部位に所定の開口部を形成した後、半導体基体210のエッチングを行い、半導体基体210の第1主面側の表面から「n−型エピタキシャル層214とp+型アノード層216の境界面242」を超える深さの溝(メサ領域形成用の溝)226を形成するとともに、当該溝226に囲まれた領域にメサ領域228を形成する(図7(b)参照。)。
次に、半導体基体210の主面に立てた法線に対して所定の傾斜角をもって、かつ、溝226の全周にわたって、溝226の表面から半導体基体210の内部に向けてレーザ光L1を照射して半導体基体210の内部を加熱することにより半導体基体210の内部に重金属を拡散して重金属拡散領域222を形成する(図7(d)参照。)。このとき、溝に露出している、n−型エピタキシャル層214の表面からn−型エピタキシャル層214の内部に向けてレーザ光を照射する。
図9及び図10は、実施形態4に係るメサ型半導体装置(片阻止サイリスタ)の製造方法を説明するために示す図である。図9(a)は半導体基体準備工程を示し、図9(b)は溝形成工程を示し、図9(c)は重金属含有ペースト層形成工程を示し、図9(d)は重金属拡散工程を示し、図10(a)はガラス層形成工程を示し、図10(b)は酸化膜除去工程を示し、図10(c)は電極形成工程を示し、図10(d)は半導体基体切断工程を示す。
まず、p++型シリコン基板(第1半導体層)312上にn−型エピタキシャル層(第2半導体層)314を形成した後、当該n−型エピタキシャル層314の表面からのp型不純物の拡散によりp+型ゲート層(第3半導体層)316を形成し、さらにはp+型ゲート層(第3半導体層)316の表面からの選択的なn型不純物の拡散によりn+型カソード層317を形成し、p++型シリコン基板312と、n−型エピタキシャル層314と、p+型ゲート層316と、n+型カソード層317を有する半導体基体310を形成する(図9(a)参照。)。
次に、熱酸化によりp++型シリコン基板312及びp+型ゲート層316の表面に酸化膜324を形成する。その後、フォトエッチング法によって第1主面側の酸化膜324の所定部位及び第2主面側の酸化膜324に所定の開口部を形成した後、半導体基体310のエッチングを行い、半導体基体310の第1主面側の表面から「n−型エピタキシャル層314とp+型ゲート層316の境界面342」を超える深さの溝(メサ領域形成用の溝)326を形成し、半導体基体310の第2主面側の表面から「p++型シリコン基板312とn−型エピタキシャル層314との境界面343」を超える深さの溝(メサ領域形成用の溝)327を形成するとともに、当該溝326,327に囲まれた領域にメサ領域328,325を形成する(図9(b)参照。)。
次に、溝326,327のうち溝326の内面に、重金属(例えばPt)を含有する重金属含有ペーストを塗布して、溝326の内面に重金属拡散源となる重金属含有ペースト層318を形成する(図9(c)参照。)。
次に、実施形態1に係るメサ型半導体装置の製造方法の場合と同様に、半導体基体310の主面に立てた法線に対して所定の傾斜角をもって、かつ、溝326の全周にわたって、溝326の表面から半導体基体310の内部に向けてレーザ光L1を照射して半導体基体310の内部を加熱することにより半導体基体310の内部に重金属を拡散して重金属拡散領域322を形成する(図9(d)参照。)。このとき、p++型シリコン基板312とn−型エピタキシャル層314との境界面に形成されるpn接合にかからないように重金属拡散領域322を形成する。
次に、電気泳動法により溝326,327の内面及びその近傍の半導体基体310における第1主面側の表面及び第2主面側の表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層332,333を形成する(図10(a)参照。)。
次に、ガラス層332,333の表面を覆うようにガラス層保護膜(例えばフォトレジスト)334,335を形成した後、当該ガラス層保護膜334,335をマスクとして酸化膜324のエッチングを行い、電極形成領域における酸化膜324を除去する(図10(b)参照。)。
次に、半導体基体310にNiめっきを施し、半導体基体310の第2主面側の表面にアノード電極層338を形成するとともに、半導体基体310の第1主面側の表面における電極形成領域にゲート電極層340及びカソード電極層341を形成する(図10(c)参照。)。なお、Niめっきに代えて蒸着、スパッタ等の気相法によりアノード電極層338、ゲート電極層340及びカソード電極層341を形成してもよい。
次に、ダイシング等により、ガラス層332,333の中央部において半導体基体310を切断して半導体基体をチップ化して、メサ型半導体装置300を作製する(図10(d)参照。)。
Claims (11)
- 高濃度のn型不純物又は高濃度のp型不純物を含有する第1半導体層と、低濃度のn型不純物を含有する第2半導体層とを少なくとも有し、前記第1半導体層と前記第2半導体層とが第2主面側から第1主面側に向けてこの順序で積層された半導体基体を準備する半導体基体準備工程と、
メサ領域を囲む領域に、前記半導体基体の前記第1主面側の表面から少なくとも前記第2半導体層に達する深さのメサ領域形成用の溝を形成する溝形成工程と、
前記溝の内面に重金属含有ペースト層を形成する重金属含有ペースト層形成工程と、
前記半導体基体の主面に立てた法線に対して所定の傾斜角をもって、かつ、前記溝の全周にわたって、前記溝の表面から前記半導体基体の内部に向けてレーザ光を照射して当該半導体基体の内部を加熱することにより前記半導体基体の内部に重金属を拡散して重金属拡散領域を形成する重金属拡散工程とをこの順序で含むことを特徴とするメサ型半導体装置の製造方法。 - 前記重金属拡散工程においては、前記溝の全周を走査しながら前記レーザ光を照射することを特徴とする請求項1に記載のメサ型半導体装置の製造方法。
- 前記重金属拡散工程においては、前記溝の表面から前記半導体基体の内部に至る重金属拡散領域が、平面的に見て前記半導体基体の中央部で重畳するような条件で前記レーザ光を照射することを特徴とする請求項1又は2に記載のメサ型半導体装置の製造方法。
- 前記所定の傾斜角は、45°〜75°の角度であることを特徴とする請求項1〜3のいずれかに記載のメサ型半導体装置の製造方法。
- 前記重金属拡散工程においては、グリーンレーザを用いて前記レーザ光を照射することを特徴とする請求項1〜4のいずれかに記載のメサ型半導体装置の製造方法。
- 前記半導体基体は、高濃度のp型不純物を含有する第3半導体層をさらに有し、前記第1半導体層、前記第2半導体層及び前記第3半導体層とが前記第2主面側から前記第1主面側に向けてこの順序で積層された半導体基体であり、
前記溝形成工程においては、前記第3半導体層の表面から前記第1半導体層に達する深さの溝を形成し、
前記重金属拡散工程においては、溝に露出している前記第1半導体層と前記第2半導体層との境界近傍から前記第1半導体層の内部に向けてレーザ光を照射することを特徴とする請求項1〜5のいずれかに記載のメサ型半導体装置の製造方法。 - 前記半導体基体は、高濃度のp型不純物を含有する第3半導体層をさらに有し、前記第1半導体層、前記第2半導体層及び前記第3半導体層とが前記第2主面側から前記第1主面側に向けてこの順序で積層された半導体基体であり、
前記溝形成工程においては、前記第3半導体層の表面から前記第1半導体層に達しない深さの溝を形成し、
前記重金属拡散工程においては、溝に露出している前記第2半導体層の表面から前記第2半導体層の内部に向けてレーザ光を照射することを特徴とする請求項1〜5のいずれかに記載のメサ型半導体装置の製造方法。 - 前記溝形成工程においては、前記第2半導体層の表面から前記第1半導体層に達しない深さの溝を形成し、
前記重金属拡散工程においては、溝に露出している前記第2半導体層の表面から前記第2半導体層の内部に向けてレーザ光を照射することを特徴とする請求項1〜5のいずれかに記載のメサ型半導体装置の製造方法。 - 前記重金属拡散工程においては、前記レーザ光として、平面的に見て前記溝に対する入射角度の異なる2以上のレーザ光を重畳して照射することを特徴とする請求項1〜8のいずれかに記載のメサ型半導体装置の製造方法。
- 前記重金属拡散工程においては、補助熱源を用いて前記半導体基体を加熱しながらレーザ光を照射することを特徴とする請求項1〜9のいずれかに記載のメサ型半導体装置の製造方法。
- 前記重金属含有ペースト層形成工程においては、前記溝の内面に重金属含有ペースト層を形成するのに加えて、前記半導体基体における前記第2主面側の表面にも重金属含有ペースト層を形成し、
前記重金属拡散工程においては、前記溝の表面から前記半導体基体の内部に向けて前記レーザ光を照射するのに加えて、前記半導体基体における前記第2主面側の表面からも前記半導体基体の内部に向けてレーザ光を照射して当該半導体基体の内部を加熱することにより、平面的に見て少なくとも前記半導体基体の中央部においては、前記半導体基体における前記第2主面側の表面からも前記重金属拡散領域に達するように、重金属を拡散させることを特徴とする請求項1〜10のいずれかに記載のメサ型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055847A JP6215099B2 (ja) | 2014-03-19 | 2014-03-19 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055847A JP6215099B2 (ja) | 2014-03-19 | 2014-03-19 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015179712A JP2015179712A (ja) | 2015-10-08 |
JP6215099B2 true JP6215099B2 (ja) | 2017-10-18 |
Family
ID=54263598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055847A Expired - Fee Related JP6215099B2 (ja) | 2014-03-19 | 2014-03-19 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6215099B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5213773A (en) * | 1975-07-23 | 1977-02-02 | Toshiba Corp | Semiconductor unit manufacturing process |
JPS5599721A (en) * | 1979-01-25 | 1980-07-30 | Nec Corp | Preparation of semiconductor device |
JP4901300B2 (ja) * | 2006-05-19 | 2012-03-21 | 新電元工業株式会社 | 半導体装置の製造方法 |
WO2012042856A1 (ja) * | 2010-09-28 | 2012-04-05 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-03-19 JP JP2014055847A patent/JP6215099B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015179712A (ja) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7807554B2 (en) | Method of manufacturing semiconductor element | |
JP6164220B2 (ja) | 半導体装置の製造方法 | |
JP5718026B2 (ja) | 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 | |
WO2013108911A1 (ja) | 半導体装置およびその製造方法 | |
JP6616691B2 (ja) | 半導体装置およびその製造方法 | |
JP2009176892A (ja) | 半導体装置およびその製造方法 | |
JP5668270B2 (ja) | 半導体素子の製造方法 | |
CN106024850A (zh) | 半导体装置 | |
JP4901300B2 (ja) | 半導体装置の製造方法 | |
WO2019012875A1 (ja) | 半導体装置の製造方法 | |
JP2015165542A (ja) | 半導体装置を製造する方法及び半導体装置 | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP6091703B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
JP2011187916A (ja) | 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法 | |
JP6988216B2 (ja) | 半導体装置の製造方法 | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
JP2010073857A (ja) | 半導体装置の製造方法 | |
JP2016086136A (ja) | 半導体装置の製造方法 | |
JP6215099B2 (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
JP5549532B2 (ja) | 半導体装置の製造方法 | |
JP6165313B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP7155759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010212316A (ja) | メサ型半導体装置の製造方法及びメサ型半導体装置 | |
JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP5751128B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6215099 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |