WO2012042856A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2012042856A1
WO2012042856A1 PCT/JP2011/005436 JP2011005436W WO2012042856A1 WO 2012042856 A1 WO2012042856 A1 WO 2012042856A1 JP 2011005436 W JP2011005436 W JP 2011005436W WO 2012042856 A1 WO2012042856 A1 WO 2012042856A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
voltage
silica source
nitrogen
platinum
Prior art date
Application number
PCT/JP2011/005436
Other languages
English (en)
French (fr)
Inventor
秀直 栗林
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2012536204A priority Critical patent/JP5716750B2/ja
Priority to CN201180046536.1A priority patent/CN103155105B/zh
Publication of WO2012042856A1 publication Critical patent/WO2012042856A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a semiconductor device manufacturing method, and more particularly to a platinum diffusion method for controlling the lifetime of a diode.
  • the pin diode 500 is frequently used as a freewheeling diode of an inverter circuit, and the lifetime is controlled so that high frequency operation is possible.
  • This lifetime is controlled by diffusion of heavy metals such as gold and platinum, electron beam irradiation and proton irradiation. If the lifetime varies within the silicon wafer 60 or between the silicon wafers 60, device characteristics such as the on-voltage, leakage current, and reverse recovery characteristics of the pin diode 500 vary, and the yield rate is reduced.
  • FIG. 10 shows a cross-sectional structure of the pin diode 500.
  • the pin diode 500 includes an n + layer 51, an n layer 52 disposed on the n + layer 51, a p layer 53 disposed on the n layer 52, and a breakdown voltage structure 54 such as a guard ring disposed around the pin diode 500. And an anode electrode 55 and a cathode electrode 56.
  • an insulating film 57 is formed on the surface to cover the breakdown voltage structure 54 and the outer peripheral end of the p layer 53. Further, platinum 67 is diffused to control the lifetime.
  • FIG. 11 is a process flow diagram when platinum is diffused into the silicon wafer 60.
  • a p-layer 53 serving as an anode layer constituting the pin diode 500
  • an n-layer 52 serving as a drift layer
  • an n + layer 51 serving as a cathode layer
  • a breakdown voltage structure 54 such as a guard ring.
  • a plurality of silicon wafers 60 are accommodated in a cassette 63, and the cassette 63 is immersed in a water bath 64 containing water 65 and stirred to clean the silicon wafer 60 (step 2).
  • the cassette 63 containing the silicon wafer 60 is set in a spin dryer, and the silicon wafer 60 is spin-dried (step 3).
  • This spin drying is a batch type.
  • the dried silicon wafer 60 is stored in the atmosphere while being stored in the cassette 63 and waits until the next process is started (process 4). There are a plurality of stored cassettes 63, which are sequentially sent to the next process.
  • the cassettes 63 are conveyed one by one to the silica source coating device (step 5), and the silica source 66 containing platinum is applied to the back surface of the silicon wafer 60 one by one as shown in FIGS. 14A and 14B.
  • This silica source coating is a single wafer type.
  • the next cassette 63 is conveyed to the silica source coating device. Therefore, the silicon wafer 60 stored in the last cassette 63 is exposed to the atmosphere for a long time (about 1 hour). Therefore, as the storage time (standby time) becomes longer, the natural oxide film grows and becomes thicker.
  • the silica source 66 is a paste containing 0.1 wt% to 10 wt% of platinum.
  • the silicon wafer 60 is conveyed to a thermostatic chamber, and the silica source is cured (step 6).
  • the silicon wafer 60 whose back surface is coated with the silica source 66 is set in a diffusion furnace, and is 800 ° C. or higher.
  • the platinum 67 of the silica source 66 is diffused into the silicon wafer 60 at a temperature (for example, about 950 ° C.) (step 7). Due to this diffusion, the platinum 67 is distributed throughout the n + layer 51 and the n layer 52.
  • the silicon wafer 60 is taken out from the diffusion furnace, the silica source 66 is removed, and diode electrodes (anode electrode 55 and cathode electrode 56) formed in the silicon wafer 60 are attached (step 8).
  • step 9 element characteristics such as the on-voltage, leakage current, and withstand voltage of the diode are measured in the wafer state (step 9).
  • step 10 chips that deviate from the specified value are marked, and when chips are formed, they are selected as defective, and a non-defective pin diode 500 is completed (step 10).
  • Patent Document 1 describes a method of controlling the lifetime by applying a material containing platinum to a silicon exposed ground and diffusing platinum by applying a heat treatment at a high temperature by a pin diode manufacturing method. Further, an N type semiconductor layer having a low impurity concentration is epitaxially grown on an N type semiconductor substrate, an oxide film having a desired pattern is formed on the surface, and the active region edge and guard ring region are formed by ion implantation using the oxide film as a mask. Form. And the part which forms an active region is exposed, the paste containing platinum is apply
  • a semiconductor device constituting a diode having high speed and sufficient soft recovery characteristics can be manufactured by forming a front electrode and a back electrode.
  • Patent Document 2 when gold is introduced as a lifetime control of a diode, if an oxide film is removed with hydrofluoric acid, washed with water and dried, an extremely thin oxide film (natural oxide film) is formed and gold diffuses. However, it is described that the lifetime distribution is non-uniform and the characteristics vary. The variation is reduced by removing the natural oxide film.
  • Patent Document 3 describes that the formation of a natural oxide film is suppressed by using a nitrogen atmosphere in cleaning a semiconductor substrate.
  • the silicon wafer 60 is exposed to the atmosphere after the silicon wafer 60 is dried and before the silica source 66 is applied.
  • the exposure time becomes longer as the cassette 63 processed later.
  • the drying of the silicon wafer 60 is a batch type and is batch processed by the cassette 63, whereas the silica source 66 is a single wafer type in which the wafers are processed one by one. There is a waiting time until it is done.
  • the natural oxide film formed on the silicon wafer 60 is thin in the cassette 63 where the silica source application is performed early, and the natural oxide film formed on the silicon wafer 60 is thick in the cassette 63 where the silica source application is performed late. .
  • FIG. 16 is a diagram showing the relationship between the time when the silicon wafer is exposed to the atmosphere and the on-voltage. From FIG. 16, the on-state voltage decreases linearly with respect to the time of exposure to the atmosphere. This is because as the time of exposure to the atmosphere increases, the thickness of the natural oxide film increases and the amount of platinum 67 diffused into the silicon wafer 60 decreases.
  • the on-voltage of the silicon wafer 60 in the first cassette 63 is high, and the on-voltage of the silicon wafer 60 in the last cassette 63 is low. That is, the ON voltage varies.
  • the on-voltage is a value of a voltage drop between the anode electrode and the cathode electrode when a constant pure direction current (for example, rated current) is passed through the diode.
  • FIG. 17 is a diagram showing variations in on-voltage.
  • the vertical axis is frequency and the horizontal axis is on-voltage. From FIG. 17, the on-state voltage varies in the range of 2.57V to 2.69V.
  • An object of the present invention is to provide a semiconductor device manufacturing method capable of solving the above-described problems and reducing variations in device characteristics such as on-voltage.
  • the present invention devised to achieve the above object is to store a semiconductor wafer in a nitrogen atmosphere after removing a natural oxide film formed on the semiconductor wafer, and subsequently to add a silica source containing heavy metal to the semiconductor wafer.
  • a method of manufacturing a semiconductor device is provided, wherein the silica source is cured after being applied to an upper surface or a lower surface of the semiconductor wafer, and then the semiconductor wafer is heat-treated.
  • nitrogen flow at 30 liters / minute or more in the nitrogen atmosphere, and it is preferable that the time for storing the semiconductor wafer in the nitrogen atmosphere is 10 minutes or more.
  • the silicon wafer is stored in a storage box (desiccator) with 30 liters or more of nitrogen flowing through the silicon wafer before applying the silica source, thereby shortening the time during which the silicon wafer is exposed to the atmosphere before applying the silica source. Since the time during which the silicon wafer is exposed to the atmosphere is shortened, the formation of a natural oxide film can be suppressed, and variations in device characteristics such as on-voltage can be reduced. Furthermore, by setting the storage time in the storage box to 10 minutes or more, variations in device characteristics such as on-voltage can be further reduced.
  • nitrogen flows at 100 liters / minute or more in the nitrogen atmosphere, and the time for storing the conductive wafer in the nitrogen atmosphere is 20 minutes or more.
  • the heavy metal contained in the silica source is preferably platinum or gold.
  • the content concentration of platinum or gold contained in the silica source is preferably 0.1% by weight to 10% by weight. .
  • FIG. 1 is a process flow diagram showing a method for manufacturing a semiconductor device 100 according to an embodiment of the present invention.
  • FIG. 2A is a cross-sectional view of a silicon wafer.
  • FIG. 2B is an enlarged cross-sectional view illustrating a main part of FIG. 2A in detail.
  • FIG. 3 is a diagram showing a state of washing with water.
  • FIG. 4 is a diagram of a storage box storing cassettes.
  • FIG. 5A is a cross-sectional view in which a silica source is applied to a silicon wafer.
  • FIG. 5B is a cross-sectional view illustrating an enlarged main part of FIG. 5A in detail.
  • FIG. 6A is a cross-sectional view in which platinum is diffused into a silicon wafer.
  • FIG. 1 is a process flow diagram showing a method for manufacturing a semiconductor device 100 according to an embodiment of the present invention.
  • FIG. 2A is a cross-sectional view of a silicon wafer
  • FIG. 6B is an enlarged cross-sectional view showing the main part of FIG. 6A in detail.
  • FIG. 7 shows a cross-sectional structure of the semiconductor device 100 (pin diode) manufactured by the manufacturing method of FIG.
  • FIG. 8 is a diagram illustrating variation in on-voltage.
  • FIG. 9 is a diagram showing the relationship between the storage time in a nitrogen atmosphere and the on-voltage.
  • FIG. 10 shows a cross-sectional structure of the pin diode 500.
  • FIG. 11 is a process flow diagram showing a conventional method for manufacturing the pin diode 500.
  • FIG. 12A is a cross-sectional view of a silicon wafer.
  • FIG. 12B is a cross-sectional view illustrating an enlarged main part of FIG. 12A in detail.
  • FIG. 13 is a diagram showing a state of washing with water.
  • FIG. 14A is a cross-sectional view in which a silica source is applied to a silicon wafer.
  • FIG. 14B is an enlarged cross-sectional view showing a main part of FIG. 14A in detail.
  • FIG. 15A is a cross-sectional view in which platinum is diffused into a silicon wafer.
  • FIG. 15B is a cross-sectional view illustrating an enlarged main part of FIG. 15A in detail.
  • FIG. 16 is a diagram showing the relationship between the storage time in the atmosphere and the on-voltage.
  • FIG. 17 is a diagram showing variation in on-voltage of a conventional pin diode.
  • the semiconductor wafer is a silicon wafer, but it may not be silicon.
  • a semiconductor such as silicon carbide (SiC) or gallium nitride (GaN).
  • FIG. 1 is a process flow diagram showing a method of manufacturing a semiconductor device according to one embodiment of the present invention.
  • This semiconductor device is, for example, a platinum-diffused pin diode 100.
  • the difference from the conventional process is the process 4, in which the silicon wafer after the silicon wafer is dried is not stored in the air, but a large amount of nitrogen is flowed (over 30 liters / minute) in a nitrogen atmosphere. This is a point that is performed in the storage box 16.
  • the other processes are the same as the conventional processes.
  • a p layer 3 serving as an anode layer constituting the pin diode 100, an n layer 2 serving as a drift layer (i layer), an n + layer 1 serving as a cathode layer, a guard ring, and the like
  • the resist film 11 is applied and cured on the surface of the silicon wafer 10 formed so that the insulating film 7 (oxide film) covers the withstand voltage structure 4 and the outer peripheral edge of the p layer 3.
  • the natural oxide film 12 already formed on the back surface of the silicon wafer 10 is removed with a hydrofluoric acid (HF) solution (step 1).
  • HF hydrofluoric acid
  • a plurality of silicon wafers 10 are accommodated in a cassette 13, and the cassette 13 is immersed in a water tank 14 containing water 15 and stirred to clean the silicon wafer 10 (step 2).
  • the cassette 13 containing the silicon wafer 10 is set in a spin dryer, and the silicon wafer 10 is spin-dried (step 3).
  • This spin drying is a batch type.
  • the storage box 16 is configured such that, for example, an acrylic resin lid 16a and a main body 16b are hermetically sealed to each other through an O-ring (not shown).
  • One side of the storage box 16 (on the left side of the sheet of FIG. 4) is provided with an inlet 21 made of a valve, and similarly, an air outlet 22 made of a valve is provided on the opposite side.
  • Nitrogen 17 of 30 liters / minute or more flows from the inlet 21 to the storage box 16, and flows out of the storage box 16 from the outlet 22.
  • the lid 16 a and the main body 16 b are sealed, so that a large amount of nitrogen 17 can flow into the storage box 16.
  • the storage time (standby time) of the silicon wafer 10 may be less than 10 minutes, but preferably 10 minutes or more (step 4).
  • the cassettes 13 are conveyed one by one to the silica source coating device (step 5), and the silica source 18 containing platinum is applied to the back surface of the silicon wafer 10 one by one as shown in FIGS. 5A and 5B. (Step 6). At this time, the back surface is on the upper side.
  • This silica source coating is a single wafer type.
  • the next cassette 13 is conveyed to the silica source coating apparatus. Therefore, the silicon wafer 10 stored in the last cassette 13 is in a standby state for a long time (for example, about 1 hour), but the silicon wafer 10 is contained in the storage box 16 in which a large amount of nitrogen 17 flows.
  • the time for exposure to the atmosphere is a short time for taking out the cassette 13 from the storage box 16. Therefore, the growth of the natural oxide film is suppressed.
  • the silica source 18 is a paste containing 0.1 wt% to 10 wt% of platinum. If the platinum content is less than 0.1% by weight, the amount introduced is too small to obtain good diode characteristics. On the other hand, if it exceeds 10% by weight, crystal defects frequently occur, and good diode characteristics cannot be obtained.
  • the platinum content is preferably about 1% by weight.
  • the silicon wafer 10 is transported to a thermostat and the silica source 18 is cured (step 6).
  • the silicon wafer 10 whose back surface is coated with the silica source 18 is set in a diffusion furnace, and 800 ° C. or higher.
  • the platinum 19 of the silica source 18 is diffused into the silicon wafer 10 at a high temperature (for example, about 950 ° C.) (step 7).
  • the silicon wafer 10 is taken out from the diffusion furnace, the silica source 18 is removed, and electrodes (anode electrode 5 and cathode electrode 6) are attached to the diode formed in the silicon wafer 10 (step 8).
  • step 9 element characteristics such as the on-voltage, leakage current, and withstand voltage of the diode are measured in the wafer state (step 9).
  • step 10 a chip out of the specified value is marked and selected when it is made into a chip to complete a non-defective diode as shown in FIG. 7, which is the semiconductor device 100 of the present invention (step 10).
  • step 4 by increasing the flow rate of nitrogen 17 flowing to the storage box 16 to 30 liters / minute or more (preferably 100 liters / minute or more), the lid 16a of the storage box 16 is opened and the cassette 13 is taken in and out. Even in this case, the silicon wafer 10 can always be kept in a nitrogen 17 atmosphere. As a result, the natural oxide film formed on the silicon wafer 10 is kept thin regardless of the standby time (storage time). Further, if the storage time is 10 minutes or longer (preferably 20 minutes or longer), the thickness of the natural oxide film is kept thin and constant, so that variations in device characteristics such as on-voltage are further reduced.
  • FIG. 8 is a diagram showing variations in on-voltage. This figure is a histogram of on-voltage, the horizontal axis is on-voltage, and the vertical axis is frequency (number).
  • the storage conditions were a nitrogen flow rate of 100 liters / minute and a storage time of 20 minutes or more.
  • the on-voltage variation is in the range of 2.60 V to 2.63 V, which is 25% of the conventional variation width, so that the on-voltage variation width can be greatly reduced.
  • This is the same variation when the flow rate of nitrogen is 30 liters / minute and the storage time is 10 minutes or more. Further, even when the flow rate of nitrogen is 30 liters / minute and there is no storage time, it is smaller than the conventional variation in on-voltage in FIG. As a result, the yield rate is improved.
  • the storage time corresponds to the standby time.
  • FIG. 9 is a diagram showing the relationship between the storage time and the on-voltage in a nitrogen atmosphere. It is the data which experimented by changing the storage conditions in the process of FIG.
  • the vertical axis is on-voltage
  • the horizontal axis is storage time.
  • the flow rate of nitrogen 17 flowing through the storage box 16 was three types of 10 liters / minute, 30 liters / minute, and 100 liters / minute. In the case of 30 liters / minute and 100 liters / minute, when the storage time exceeds 10 minutes, the decrease in the on-voltage is rapidly suppressed. This is because when the growth of the natural oxide film exceeds 10 minutes, it tends to be saturated.
  • the rate of decrease in the on-voltage is larger than that in the case of the above-described flow rate, and thus the variation in the on-voltage is increased.
  • the condition of the storage time that suppresses the decrease in the ON voltage is 20 minutes or more, which is slower than the case of 30 liters / minute.
  • the decrease in on-voltage decreases. This is because the amount of air (oxygen) substituted for nitrogen 17 when the silicon wafer 10 is taken out from the storage box 16 decreases as the flow rate of nitrogen 17 increases.
  • the small decrease in the ON voltage means that the variation in the ON voltage of the diodes between the silicon wafers 10 is small.
  • the storage conditions should be such that the flow rate of nitrogen 17 is 100 liters / minute or more and the storage time is 20 minutes or more.
  • the upper limit of the flow rate of nitrogen 17 is, for example, 1000 liters / minute, but a higher flow rate may be used.
  • the upper limit of the storage time as shown in FIG. 9 above, if the storage time is 20 minutes or more, the ON voltage variation can be suppressed. Therefore, if the storage time is shorter than 120 minutes, all process leads The effect of increasing time is small.
  • the shape of the storage box 16 is not limited to that shown in FIG.
  • the lid 16a and the main body 16b may be sealed so that the outside air does not enter the storage box 16, and the inflow port 21 and the blowout port 22 for the replacement gas such as nitrogen 17 may be provided.
  • the direction of the flow of substitution gas can be controlled by opening and closing of a valve.
  • the lid 16a and the main body 16b may be mainly composed of stainless steel or glass, in addition to resin such as acrylic.
  • the part where the cassette 13 containing the silicon wafer 10 is taken in and out may be a door formed on the side surface of the storage box 16 instead of the lid 16a.
  • the replacement gas it is important that the oxygen content is sufficiently small and the humidity is low.
  • an inert gas such as helium and argon, or a combination thereof. It doesn't matter.
  • the pressure inside the storage box 16 may be reduced from the atmospheric pressure. However, when the wafer is taken in and out, the atmospheric pressure inside the storage box 16 is returned to the atmospheric pressure so that dust, particles, etc. do not flow into the storage box 16.
  • the silicon wafer 10 is stored in the storage box 16 in the nitrogen atmosphere, but the storage box 16 is not necessarily required, and the storage atmosphere may be a nitrogen atmosphere.
  • the natural oxide film 12 of the silicon wafer 10 is removed with a hydrofluoric acid (HF) solution, the silicon wafer 10 is washed with water 15, dried with a spin dryer, and then the silica source 18 from the spin dryer.
  • the silicon wafer 10 is transported to a coating apparatus that coats.
  • the cassette 13 on which the silicon wafer 10 is placed is transported by a transport device using a belt conveyor, and nitrogen is flowed into the transport device at a flow rate of 30 liters / minute or more to form a nitrogen atmosphere.
  • a space between the spin dryer and the transport device and between the transport device and the silica source coating device is also a nitrogen atmosphere.
  • the conveyance time of the silicon wafer 10 in a conveyance apparatus shall be 10 minutes or more. By doing so, it is possible to obtain the same effect as storing all the silicon wafers 10 in a nitrogen atmosphere for 10 minutes or more without using the storage box 16.
  • the embodiment described above is an application of the present invention to lifetime control of a diode.
  • the present invention is not an diode but an insulated gate transistor (MOSFET) that is a majority carrier device, or a minority carrier device.
  • MOSFET insulated gate transistor
  • IGBT insulated gate bipolar transistor
  • a MOSFET incorporates a parasitic diode, and this parasitic diode may perform a reverse recovery operation. In order to increase the speed of the reverse recovery operation, lifetime control may be performed by introducing a heavy metal such as platinum or gold.
  • the variation in the lifetime is small, and the electrical characteristics such as the forward voltage drop and the reverse recovery time of the built-in diode. MOSFETs with small variations can be manufactured.
  • the embodiment described above is an example in which platinum is used as a lifetime killer, but the same effect can be obtained by applying the present invention to gold.

Abstract

　シリコンウェハ（１０）にシリカ源（１８）を塗布する前に、３０リットル／分以上の窒素（１７）を流している保管箱（デシケータ）（１６）でシリコンウェハ（１０）を保管することによって、シリカ源１８塗布前にシリコンウェハ（１０）が大気に触れる時間を短くする。シリコンウェハ（１０）が大気に晒される時間が短いため、自然酸化膜の形成が抑えられ、オン電圧などの素子特性のばらつきを小さくすることができる。

Description

半導体装置の製造方法
　この発明は、半導体装置の製造方法に係わり、特に、ダイオードのライフタイムを制御するための白金の拡散方法に関する。
　ｐｉｎダイオード５００は、インバータ回路のフリーホイーリングダイオードなどに多用され、高周波動作ができるようにライフタイムが制御されている。
　このライフタイムの制御は、金や白金などの重金属の拡散、電子線照射およびプロトン照射などによって行なわれる。このライフタイムが、シリコンウェハ６０内やシリコンウェハ６０間でばらつくと、ｐｉｎダイオード５００のオン電圧や漏れ電流および逆回復特性などの素子特性にバラツキが生じて、良品率を低下させる。
　図１０は、ｐｉｎダイオード５００の断面構造である。ｐｉｎダイオード５００は、ｎ＋層５１と、ｎ＋層５１上に配置されるｎ層５２と、ｎ層５２上に配置されるｐ層５３と、周囲に配置されるガードリングなどの耐圧構造５４と、アノード電極５５およびカソード電極５６からなる。また、表面には耐圧構造５４上とｐ層５３の外周端上を被覆する絶縁膜５７（酸化膜）が形成されている。また、ライフタイムを制御するために、白金６７が拡散されている。
　図１１は、シリコンウェハ６０に白金を拡散するときの工程フロー図である。
　まず、図１２Ａ及び図１２Ｂに示すように、ｐｉｎダイオード５００を構成するアノード層となるｐ層５３、ドリフト層となるｎ層５２、カソード層となるｎ＋層５１およびガードリングなどの耐圧構造５４および絶縁膜５７が形成されたシリコンウェハ６０の表面にレジスト膜６１を塗布・硬化させた後、裏面をフッ化水素酸（ＨＦ）溶液ですでに形成されている自然酸化膜６２を除去する（工程１）。
　つぎに、図１３に示すように、複数のシリコンウェハ６０をカセット６３に収納し、そのカセット６３を水６５の入った水槽６４に浸漬し攪拌してシリコンウェハ６０を洗浄する（工程２）。
　つぎに、シリコンウェハ６０が収納されたカセット６３をスピン乾燥機にセットして、シリコンウェハ６０をスピン乾燥する（工程３）。このスピン乾燥はバッチ式である。
　つぎに、乾燥したシリコンウェハ６０はカセット６３に収納されたまま大気中で保管され次工程に入るまで待機する（工程４）。保管されたカセット６３は複数あり、次工程へ順次送られる。
　つぎに、カセット６３はシリカ源塗布装置へ１個ずつ搬送され（工程５）、図１４Ａ及び図１４Ｂに示すように、白金を含有したシリカ源６６をシリコンウェハ６０の裏面に１枚ずつ塗布する（工程６）。このシリカ源塗布は枚葉式である。１個のカセット６３が終了した後、つぎのカセット６３がシリカ源塗布装置に搬送される。そのため、最後のカセット６３に収納されたシリコンウェハ６０は長時間（１時間程度）大気に晒されることになる。そのため、保管時間（待機時間）が長くなるほど、自然酸化膜は成長して厚くなる。尚、シリカ源６６は白金を０．１重量％～１０重量％含有したペーストである。
　つぎに、シリカ源６６を塗布した後、シリコンウェハ６０を恒温槽に搬送し、シリカ源を硬化させる（工程６）。
　つぎに、図１５Ａ及び図１５Ｂに示すように、シリコンウェハ６０の表面のレジスト膜６１を除去した後、裏面がシリカ源６６で被覆がされたシリコンウェハ６０を拡散炉にセットし、８００℃以上（例えば、９５０℃程度）の温度でシリカ源６６の白金６７をシリコンウェハ６０内に拡散する（工程７）。この拡散により、白金６７はｎ＋層５１およびｎ層５２の全体に分布する。
　つぎに、シリコンウェハ６０を拡散炉から取り出し、シリカ源６６を除去し、シリコンウェハ６０内に形成されたダイオードの電極（アノード電極５５、カソード電極５６）付けをする（工程８）。
　つぎに、ウェハ状態でダイオードのオン電圧、漏れ電流、耐圧などの素子特性を測定する（工程９）。
　つぎに、規定値から外れたチップには印を付け、チップ化した時に不良として選別し、良品のｐｉｎダイオード５００が完成する（工程１０）。
　また、特許文献１には、ｐｉｎダイオードの製法で、シリコン露出地に白金を含む材料を塗布し、高温で熱処理することで白金を拡散させて、ライフタイムを制御する方法が記載されている。また、Ｎ型の半導体基板上に不純物濃度が低いＮ型の半導体層をエピタキシャル成長させ、その表面に所望のパターンの酸化膜を形成し、それをマスクとしてイオン注入により活性領域エッジ部およびガードリング領域を形成する。そして、活性領域を形成する部分を露出させ、その状態で半導体基板の裏面に白金を含有したペーストを塗布して白金を熱拡散させる。それによって、半導体層の活性領域の表面近傍がＰ型に反転し、反転領域が浅く形成される。最後に、表面電極および裏面電極を形成することで、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が製造できることが記載されている。
　また、特許文献２には、ダイオードのライフタイム制御として金を導入するときに、弗酸にて酸化膜を除去し水洗・乾燥すると、極めて薄い酸化膜（自然酸化膜）が形成され金が拡散されず、ライフタイム分布が不均一となり特性にバラツキが生じることが記載されている。この自然酸化膜を除去することでバラツキが軽減される。
　また、特許文献３には、半導体基板の洗浄において、窒素雰囲気にすることで自然酸化膜の形成が抑制されることが記載されている。
　前記の図１１の製造方法において、シリコンウェハ６０を乾燥した後、シリカ源６６を塗布するまでの間、シリコンウェハ６０は大気に晒される。その晒される時間は後で処理されるカセット６３ほど長くなる。
　これは、シリコンウェハ６０の乾燥がバッチ式でありカセット６３で一括処理されるのに対して、シリカ源６６の塗布はウェハを１枚ずつ処理する枚葉式であるため、シリカ源６６が塗布されるまでに待機時間が生ずる。
　そのため、シリカ源塗布が早く行なわれたカセット６３ではシリコンウェハ６０に形成される自然酸化膜は薄く、シリカ源塗布が遅く行なわれたカセット６３ではシリコンウェハ６０に形成される自然酸化膜は厚くなる。
　図１６は、シリコンウェハが大気に晒された時間とオン電圧の関係を示す図である。図１６からオン電圧は大気に晒された時間に対して直線的に低下する。これは、大気に晒された時間が長くなると、自然酸化膜の厚みが厚くなり、シリコンウェハ６０内に拡散される白金６７の量が小さくなるためである。最初のカセット６３のシリコンウェハ６０のオン電圧は高く、最後のカセット６３のシリコンウェハ６０のオン電圧は低くなる。つまり、オン電圧にバラツキが生じることになる。ここでオン電圧とは、ダイオードに一定の純方向電流（例えば定格電流）を流したときの、アノード電極およびカソード電極間の電圧降下の値である。
　図１７は、オン電圧のバラツキを示す図である。縦軸は頻度であり横軸はオン電圧である。図１７から、オン電圧は２．５７Ｖ～２．６９Ｖの範囲にばらつく。
　オン電圧のバラツキが大きいので、規格値から外れるダイオードが発生し、良品率を低下させる。
　また、下記各特許文献において、シリコンウェハに形成された自然酸化膜を除去した後、自然酸化膜が再度成長するのを抑制するために、大量の窒素雰囲気にある保管箱でシリコンウェハを一旦保管した後、ライフタイムキラーとなる重金属を熱拡散する製造方法については記載されていない。
特開２００２－２３１９６８号公報 特開昭５５－４４７７２号公報 特開２００７－８８３９８号公報
　この発明の目的は、前記の課題を解決して、オン電圧などの素子特性のバラツキを小さくできる半導体装置の製造方法を提供することにある。
　前記の目的を達成するために案出された本発明は、半導体ウェハに形成された自然酸化膜を除去した後に前記半導体ウェハを窒素雰囲気で保管し、続いて重金属を含むシリカ源を前記半導体ウェハの上面もしくは下面に塗布してから前記シリカ源を硬化し、続いて前記半導体ウェハを熱処理することを特徴とする半導体装置の製造方法を提供する。
　ここで、前記窒素雰囲気では窒素が３０リットル／分以上で流れていることが好ましく、また、前記半導体ウェハを前記窒素雰囲気にて保管する時間が１０分以上であることが好ましい。
　この発明によれば、シリカ源塗布前にシリコンウェハを３０リットル以上の窒素を流して保管箱（デシケータ）でシリコンウェハを保管することによって、シリカ源塗布前にシリコンウェハが大気に触れる時間を短くすることができ、シリコンウェハが大気に晒される時間が短くなるため、自然酸化膜の形成が抑えられ、オン電圧などの素子特性のバラツキを小さくすることができる。さらに、保管箱における保管時間を１０分以上とすることで、オン電圧などの素子特性のバラツキをさらに小さくすることができる。
　また、前記窒素雰囲気では窒素が１００リットル／分以上で流れており且つ前記導体ウェハを前記窒素雰囲気にて保管する時間が２０分以上であることがより好ましい。
　また、前記シリカ源に含まれる重金属が白金もしくは金であることが好ましく、ここで、前記シリカ源に含有される白金もしくは金の含有濃度が０．１重量％～１０重量％であることが好ましい。
図１は、この発明の一実施例の半導体装置１００の製造方法を示す工程フロー図である。 図２Ａは、シリコンウェハの断面図である。 図２Ｂは、図２Ａの要部を拡大して詳細に表わす断面図である。 図３は、水洗している様子を示す図である。 図４は、カセットを保管した保管箱の図である。 図５Ａは、シリコンウェハにシリカ源を塗布した断面図である。 図５Ｂは、図５Ａの要部を拡大して詳細に表わす断面図である。 図６Ａは、シリコンウェハに白金を拡散した断面図である。 図６Ｂは、図６Ａの要部を拡大して詳細に表わす断面図である。 図７は、図１の製造方法で製造した半導体装置１００（ｐｉｎダイオード）の断面構造である。 図８は、オン電圧のバラツキを示す図である。 図９は、窒素雰囲気での保管時間とオン電圧の関係を示す図である。 図１０は、ｐｉｎダイオード５００の断面構造である。 図１１は、ｐｉｎダイオード５００の従来の製造方法を示す工程フロー図である。 図１２Ａは、シリコンウェハの断面図である。 図１２Ｂは、図１２Ａの要部を拡大して詳細に表わす断面図である。 図１３は、水洗している様子を示す図である。 図１４Ａは、シリコンウェハにシリカ源を塗布した断面図である。 図１４Ｂは、図１４Ａの要部を拡大して詳細に表わす断面図である。 図１５Ａは、シリコンウェハに白金を拡散した断面図である。 図１５Ｂは、図１５Ａの要部を拡大して詳細に表わす断面図である。 図１６は、大気中での保管時間とオン電圧の関係を示す図である。 図１７は、従来のｐｉｎダイオードのオン電圧のバラツキを示す図である。
　実施の形態を以下の実施例で説明する。以下では、半導体ウェハをシリコンウェハとするが、シリコンでなくても構わず、例えばシリコンカーバイド（ＳｉＣ）、あるいは窒化ガリウム（ＧａＮ）などの半導体がある。
　図１は、この発明の一実施例の半導体装置の製造方法を示す工程フロー図である。この半導体装置は、例えば、白金拡散したｐｉｎダイオード１００である。また、従来の工程と異なるのは工程４であり、シリコンウェハを乾燥させた後のシリコンウェハの保管を大気中で行なうのではなく大量の窒素を流した（３０リットル／分以上）窒素雰囲気の保管箱１６で行なう点である。その他の工程は従来の工程と同じである。
　まず、図２Ａ及び図２Ｂに示すように、ｐｉｎダイオード１００を構成するアノード層となるｐ層３、ドリフト層（ｉ層）となるｎ層２、カソード層となるｎ＋層１およびガードリングなどの耐圧構造４が形成され、絶縁膜７（酸化膜）が耐圧構造４上とｐ層３の外周端上を被覆するように形成されたシリコンウェハ１０の表面にレジスト膜１１を塗布・硬化させた後、すでにシリコンウェハ１０の裏面に形成されている自然酸化膜１２をフッ化水素酸（ＨＦ）溶液にて除去する（工程１）。
　つぎに、図３に示すように、複数のシリコンウェハ１０をカセット１３に収納し、そのカセット１３を水１５の入った水槽１４に浸漬し攪拌してシリコンウェハ１０を洗浄する（工程２）。
　つぎに、シリコンウェハ１０が収納されたカセット１３をスピン乾燥機にセットして、シリコンウェハ１０をスピン乾燥する（工程３）。このスピン乾燥はバッチ式である。
　つぎに、スピン乾燥機から図４に示す保管箱（デシケータ）１６にシリコンウェハ１０が収納された複数のカセット１３を移動し、保管箱１６で一緒に保管され次工程に入るまで待機する。保管箱１６の構成は、例えばアクリル樹脂製の蓋１６ａおよび本体１６ｂを、その接合面にＯリング(図示せず)を介して密閉する。保管箱１６の一方の側面（図４の紙面の左側）にはバルブからなる流入口２１と、同じく対面の側面にはバルブからなる吹出口２２が備えられている。保管箱１６には、流入口２１から３０リットル／分以上（好ましくは、１００リットル／分以上）の窒素１７が流れており、吹出口２２から保管箱１６の外部へ流れ出ている。保管箱１６にてシリコンウェハ１０を保管するときには、蓋１６ａと本体１６ｂが密閉されているので、大量の窒素１７を保管箱１６の内部に十分多く流すことができる。このように窒素を流すことで、酸素濃度が十分小さい（例えば１％以下）窒素雰囲気にてシリコンウェハ１０を保管することができる。またシリコンウェハ１０の保管時間（待機時間）は１０分未満でもよいが、好ましくは１０分以上がよい（工程４）。保管されたカセット１３は複数あり、順次工程５へ送られる。
　つぎに、カセット１３はシリカ源塗布装置へ１個ずつ搬送され（工程５）、図５Ａ及び図５Ｂに示すように、白金を含有したシリカ源１８をシリコンウェハ１０の裏面に１枚づつ塗布する（工程６）。このとき裏面は上側にする。このシリカ源塗布は枚葉式である。１個のカセット１３分のシリコンウェハ１０への塗布が終了した後、つぎのカセット１３がシリカ源塗布装置に搬送される。そのため、最後のカセット１３に収納されたシリコンウェハ１０は長時間（例えば、１時間程度）待機状態にあるが、窒素１７が大量に流れている保管箱１６にシリコンウェハ１０は入っているので、大気に晒される時間は保管箱１６からカセット１３を取り出す短い時間である。そのため、自然酸化膜の成長は抑制される。尚、シリカ源１８は白金を０．１重量％～１０重量％含有したペーストである。この白金の含有量が０．１重量％未満になると導入量が少な過ぎて良好なダイオード特性が得られなくなる。また、１０重量％を超えると、結晶欠陥が多発して、やはり良好なダイオード特性が得られなくなる。また、この白金の含有量は略１重量％が好ましい。
　つぎに、シリカ源１８を塗布した後、シリコンウェハ１０を恒温槽に搬送し、シリカ源１８を硬化させる（工程６）。
　つぎに、図６Ａ及び図６Ｂに示すように、シリコンウェハ１０の表面のレジスト膜１１を除去した後、裏面がシリカ源１８で被覆がされたシリコンウェハ１０を拡散炉にセットし、８００℃以上（例えば、９５０℃程度）の高温でシリカ源１８の白金１９をシリコンウェハ１０内に拡散する（工程７）。
　つぎに、シリコンウェハ１０を拡散炉から取り出し、シリカ源１８を除去し、シリコンウェハ１０内に形成されたダイオードに電極（アノード電極５、カソード電極６）付けをする（工程８）。
　つぎに、ウェハ状態でダイオードのオン電圧、漏れ電流、耐圧などの素子特性を測定する（工程９）。
　つぎに、規定値から外れたチップには印を付け、チップ化した時に選別して、本発明の半導体装置１００である、図７に示すような良品のダイオードが完成する（工程１０）。
　工程４において、保管箱１６に流す窒素１７の流量を３０リットル／分以上（好ましくは、１００リットル／分以上）と大量にすることで、保管箱１６の蓋１６ａを開けてカセット１３の出し入れをした場合でも、常に窒素１７の雰囲気でシリコンウェハ１０を待機させることができる。その結果、待機時間（保管時間）に関係なくシリコンウェハ１０に形成される自然酸化膜は薄い厚さに保持される。また、保管時間を１０分以上（好ましくは２０分以上）とすると、自然酸化膜の厚さは薄く一定に保持されるので、オン電圧などの素子特性のバラツキはさらに小さくなる。
　図８は、オン電圧のバラツキを示す図である。この図はオン電圧のヒストグラムであり、横軸はオン電圧であり、縦軸は頻度（個数）である。保管条件は、窒素の流量を１００リットル／分、保管時間を２０分以上とした。オン電圧のバラツキは２．６０Ｖ～２．６３Ｖの範囲であり、従来のバラツキ幅の２５％となるので、オン電圧のバラツキ幅を大幅に小さくできる。これは、窒素の流量を３０リットル／分、保管時間１０分以上とした場合もほぼ同じバラツキである。また、窒素の流量を３０リットル／分、保管時間なしの場合も従来の図１７のオン電圧のバラツキと比べると小さくなる。その結果、良品率は向上する。尚、保管時間は待機時間に相当する。
　図９は、窒素雰囲気での保管時間とオン電圧の関係を示す図である。図１の工程で保管条件を変えて実験したデータである。縦軸はオン電圧、横軸は保管時間である。また、保管箱１６に流す窒素１７の流量は、１０リットル／分、３０リットル／分、１００リットル／分の３種類とした。３０リットル／分および１００リットル／分の場合、保管時間が１０分を超えるとオン電圧の低下は急速に抑えられる。このことは、自然酸化膜の成長が１０分を超えると飽和傾向となるためである。流量が少ない１０リットル／分の場合は、前記の流量の場合と比べてオン電圧の低下の割合が大きく、そのためオン電圧のバラツキは大きくなる。また、オン電圧の低下が抑えられる保管時間の条件は２０分以上となり、３０リットル／分の場合よりも遅くなる。
　前記したように、窒素１７の流量が大きくなると、オン電圧の低下が小さくなる。これは保管箱１６からシリコンウェハ１０を取り出す際に窒素１７と置換される大気（酸素）の量が、窒素１７の流量を増やすにつれて減少するためである。このオン電圧の低下が小さいということは、シリコンウェハ１０間でのダイオードのオン電圧のバラツキが小さくなるということである。
　前記のことから、シリカ源塗布前にシリコンウェハ１０を窒素１７の流量が３０リットル／分以上流入する保管箱１６で保管することで、自然酸化膜の成長が抑制されて、オン電圧のバラツキを小さくすることができる。
　また、保管時間を１０分以上とすることで、自然酸化膜の成長が飽和し（停止され）、オン電圧の保管時間による依存性が極めて小さくなる。その結果、素子特性のバラツキを一層小さくすることができる。
　しかし、量産においては、前記の実験を踏まえ、保管条件のバラツキなどを考慮して、保管条件は窒素１７の流量が１００リットル／分以上、保管時間が２０分以上となるようにするとよい。その結果が、前記の図８に示すように、オン電圧のバラツキを極めて小さくすることができる。また、窒素１７の流量の上限の目安は、例えば１０００リットル／分ではあるが、これより高い流量でも構わない。保管時間の上限については、前述の図９のように保管時間が２０分以上であればオン電圧のバラツキは抑えられるので、特に無いものの、保管時間が１２０分より短ければ、全ての工程のリードタイムの増加の影響は少なくて済む。
　保管箱１６の形状等は、図４に示したものには限らない。要は、蓋１６ａと本体１６ｂが、外気が保管箱１６の内部に入らないように密閉されていて、窒素１７などの置換ガスの流入口２１と吹出口２２が備えられていればよい。この流入口２１または吹出口２２については、バルブの開閉にて置換ガスの流れの方向を制御できることが好ましい。保管箱１６の材質についても、例えば蓋１６ａおよび本体１６ｂが、アクリル等の樹脂の他に、ステンレスを主として構成されていてもよいし、ガラスを主として構成されていてもよい。また、シリコンウェハ１０の入ったカセット１３の出し入れをする部分が、蓋１６ａではなく、保管箱１６の側面に形成された扉であっても勿論構わない。また、蓋もしくは扉の密閉性を高めるために、パチン錠（Draw Latch）などを用いて本体に締め付けても良い。
　さらに置換ガスについては、酸素の含有量が十分小さく、且つ湿度も低いことが重要で、例えば本発明の実施例の窒素１７の他に、ヘリウム、アルゴンといった不活性ガス、あるいはこれらの組み合わせであっても構わない。
　また、保管箱１６の内部の気圧を大気圧よりも減圧しても良い。ただし、ウェハの出し入れの際は、保管箱１６の内部の気圧を大気圧に戻して、埃やパーティクルなどが保管箱１６に流入しないようにする。
　一方、本発明の実施例では、シリコンウェハ１０を窒素雰囲気の保管箱１６にて保管するとしたが、保管箱１６は必ずしも必要ではなく、保管雰囲気が窒素雰囲気であればよい。例えば、シリコンウェハ１０の自然酸化膜１２をフッ化水素酸（ＨＦ）溶液にて除去し、水１５でシリコンウェハ１０を洗浄してからスピン乾燥機にて乾燥後、スピン乾燥機からシリカ源１８を塗布する塗布装置までシリコンウェハ１０を搬送する。このとき、シリコンウェハ１０を載せたカセット１３をベルトコンベアによる搬送装置にて搬送するようにし、この搬送装置の内部に３０リットル／分以上の流量で窒素を流して窒素雰囲気とする。そしてスピン乾燥機と搬送装置の間および搬送装置とシリカ源塗布装置の間の空間も窒素雰囲気とする。そして搬送装置でのシリコンウェハ１０の搬送時間を、１０分以上とする。こうすることで、保管箱１６を用いることなく、シリコンウェハ１０を全て窒素雰囲気にて１０分以上保管することと同様の効果を奏することができる。
　上で説明した実施例はダイオードのライフタイム制御に本発明を適用したものであるが、本発明はさらに、ダイオードではなく多数キャリアデバイスである絶縁ゲート型トランジスタ（ＭＯＳＦＥＴ）、あるいは少数キャリアデバイスである絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、あるいはサイリスタやゲートターンオフサイリスタのライフタイム制御でも同様に適用できる。例えばＭＯＳＦＥＴは良く知られているように、寄生ダイオードを内蔵しており、この寄生ダイオードが逆回復動作することがある。この逆回復動作を高速化するために白金や金などの重金属を導入してライフタイム制御をすることがある。この重金属（例えば白金）をＭＯＳＦＥＴの裏面（ドレイン側）から導入する工程において、本発明の方法を用いれば、ライフタイムのバラつきが小さく、内蔵ダイオードの順電圧降下や逆回復時間などの電気的特性のバラつきが小さいＭＯＳＦＥＴを製造することができる。
　また、上で説明した実施例は、ライフタイムキラーとして白金を使用した例であるが、金の場合にも本発明を適用することで、同様の効果を得ることができる。
　　　１，５１　ｎ＋層
　　　２，５２　ｎ層
　　　３，５３　ｐ層
　　　４，５４　耐圧構造
　　　５，５５　アノード電極
　　　６，５６　カソード電極
　　　７，５７　絶縁膜
　　１０，６０　シリコンウェハ
　　１１，６１　レジスト膜
　　１２，６２　自然酸化膜
　　１３，６３　カセット
　　１４，６４　水槽
　　１５，６５　水
　　１６　　保管箱
　　１６ａ　蓋
　　１６ｂ　本体
　　１７　　窒素
　　１８，６６　シリカ源
　　１９，６７　白金
　　２１　流入口
　　２２　吹出口

Claims (6)

  1. 　半導体ウェハに形成された自然酸化膜を除去した後に前記半導体ウェハを窒素雰囲気で保管し、
    　続いて重金属を含むシリカ源を前記半導体ウェハの上面もしくは下面に塗布してから前記シリカ源を硬化し、
    　続いて前記半導体ウェハを熱処理することを特徴とする半導体装置の製造方法。
  2. 　前記窒素雰囲気では、窒素が３０リットル／分以上で流れていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記半導体ウェハを前記窒素雰囲気にて保管する時間が１０分以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記窒素雰囲気では窒素が１００リットル／分以上で流れており且つ前記半導体ウェハを前記窒素雰囲気にて保管する時間が２０分以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記シリカ源に含まれる重金属が、白金もしくは金であることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 　前記シリカ源に含有される白金もしくは金の含有濃度が０．１重量％～１０重量％であることを特徴とする請求項５に記載の半導体装置の製造方法。
PCT/JP2011/005436 2010-09-28 2011-09-27 半導体装置の製造方法 WO2012042856A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012536204A JP5716750B2 (ja) 2010-09-28 2011-09-27 半導体装置の製造方法
CN201180046536.1A CN103155105B (zh) 2010-09-28 2011-09-27 半导体器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010216969 2010-09-28
JP2010-216969 2010-09-28

Publications (1)

Publication Number Publication Date
WO2012042856A1 true WO2012042856A1 (ja) 2012-04-05

Family

ID=45892345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005436 WO2012042856A1 (ja) 2010-09-28 2011-09-27 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP5716750B2 (ja)
CN (1) CN103155105B (ja)
WO (1) WO2012042856A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179712A (ja) * 2014-03-19 2015-10-08 新電元工業株式会社 メサ型半導体装置の製造方法及びメサ型半導体装置
WO2016010097A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105895707A (zh) * 2015-01-26 2016-08-24 三垦电气株式会社 半导体装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106168A (en) * 1978-02-09 1979-08-20 Toshiba Corp Manufacture of semiconductor device
JPS5544772A (en) * 1978-09-26 1980-03-29 Mitsubishi Electric Corp Manufacture of semiconductor
JPH08186082A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP2002231968A (ja) * 2001-01-31 2002-08-16 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007088398A (ja) * 2004-12-14 2007-04-05 Realize Advanced Technology Ltd 洗浄装置、この洗浄装置を用いた洗浄システム、及び被洗浄基板の洗浄方法
JP2009141015A (ja) * 2007-12-04 2009-06-25 Ulvac Japan Ltd 基板収容容器及び基板処理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106168A (en) * 1978-02-09 1979-08-20 Toshiba Corp Manufacture of semiconductor device
JPS5544772A (en) * 1978-09-26 1980-03-29 Mitsubishi Electric Corp Manufacture of semiconductor
JPH08186082A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP2002231968A (ja) * 2001-01-31 2002-08-16 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007088398A (ja) * 2004-12-14 2007-04-05 Realize Advanced Technology Ltd 洗浄装置、この洗浄装置を用いた洗浄システム、及び被洗浄基板の洗浄方法
JP2009141015A (ja) * 2007-12-04 2009-06-25 Ulvac Japan Ltd 基板収容容器及び基板処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179712A (ja) * 2014-03-19 2015-10-08 新電元工業株式会社 メサ型半導体装置の製造方法及びメサ型半導体装置
WO2016010097A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016010097A1 (ja) * 2014-07-17 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105895707A (zh) * 2015-01-26 2016-08-24 三垦电气株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103155105A (zh) 2013-06-12
JPWO2012042856A1 (ja) 2014-02-06
CN103155105B (zh) 2016-06-22
JP5716750B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
US5616947A (en) Semiconductor device having an MIS structure
JPH11186256A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
JPH05129206A (ja) 多結晶性／単結晶性シリコン界面における界面酸化物のコントロール法及びそれから導かれる装置
WO2016170988A1 (ja) パッシベーション処理方法、半導体構造の形成方法及び半導体構造
JP5716750B2 (ja) 半導体装置の製造方法
CN114093765B (zh) 一种提高碳化硅薄膜少子寿命的方法
US6022813A (en) Method and apparatus for manufacturing semiconductor devices
US20020142500A1 (en) Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
US11201049B2 (en) Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
JP2014136658A (ja) Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法
JP7024761B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2000101081A (ja) ＧａＡｓに基づく半導体上に酸化物層を有する素子の製作方法
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
JP5172426B2 (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法
US5214003A (en) Process for producing a uniform oxide layer on a compound semiconductor substrate
JPH06151304A (ja) 化合物半導体ウェーハ
US20240079478A1 (en) Preparation method of gallium oxide device based on high-temperature annealing technology and gallium oxide device
KR101846443B1 (ko) 태양전지를 위한 산화막 형성 방법
JP7396922B2 (ja) 窒化物半導体装置の製造方法
JP2010034463A (ja) レーザアニール装置
JP2639376B2 (ja) Ｉｉｉ −ｖ族化合物半導体の成長方法
JPS63299164A (ja) ショットキ障壁型半導体装置
CN117373926A (zh) 一种氧化镓纵向mosfet器件的制备方法
JPH02192722A (ja) 半導体デバイス材料の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180046536.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11828422

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012536204

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11828422

Country of ref document: EP

Kind code of ref document: A1