CN103155105A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN103155105A
CN103155105A CN2011800465361A CN201180046536A CN103155105A CN 103155105 A CN103155105 A CN 103155105A CN 2011800465361 A CN2011800465361 A CN 2011800465361A CN 201180046536 A CN201180046536 A CN 201180046536A CN 103155105 A CN103155105 A CN 103155105A
Authority
CN
China
Prior art keywords
silicon wafer
silica source
nitrogen
semiconductor device
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800465361A
Other languages
English (en)
Other versions
CN103155105B (zh
Inventor
栗林秀直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103155105A publication Critical patent/CN103155105A/zh
Application granted granted Critical
Publication of CN103155105B publication Critical patent/CN103155105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法，在对硅晶片（10）涂敷二氧化硅源（18）之前，在氮（17）以30升/分钟以上的速度流动的保管箱（保干器）（16）中保管硅晶片（10），由此缩短在涂敷二氧化硅源18之前硅晶片（10）与大气接触的时间。由于硅晶片（10）暴露在大气中的时间短，所以能够抑制自然氧化膜的形成，减小导通电压等元件特性的偏差。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，尤其涉及用于控制二极管的寿命的铂的扩散方法。
背景技术
pin二极管500多用于反演电路的续流二极管等，控制寿命以能够进行高频动作。
该寿命的控制通过金或铂等重金属的扩散、电子束照射和质子照射等来进行。该寿命在硅晶片60内或在硅晶片60间产生偏差时，在pin二极管500的导通电压、漏电流和反向恢复特性等元件特性中产生偏差，使合格品率降低。
图10为pin二极管500的截面构造。pin二极管500包括：n+层51、配置在n+层51上的n层52、配置在n层52上的p层53、配置在周围的护圈等耐压构造54、阳极电极55和阴极电极56。另外，在表面形成有覆盖耐压构造54上和p层53的外周端上的绝缘膜57（氧化膜）。另外，为了控制寿命而扩散有铂67。
图11是将铂扩散到硅晶片60时的工序流程图。
首先，如图12A及图12B所示，在硅晶片60的表面涂敷抗蚀剂膜61并使其固化后，将背面用氢氟酸（HF）溶液除去已经形成的自然氧化膜62（工序1），其中上述硅晶片60形成有成为构成pin二极管500的阳极层的p层53、成为漂移层的n层52、成为阴极层的n+层51、护圈等耐压构造54和绝缘膜57。
接着，如图13所示，将多个硅晶片60收纳于盒63，将该盒63浸渍于加入了水65的水槽64中进行搅拌来清洗硅晶片60（工序2）。
接着，将收纳有硅晶片60的盒63放入旋转干燥机，对硅晶片60进行旋转干燥（工序3）。该旋转干燥为间歇式（分批式）。
接着，干燥后的硅晶片60在被收纳在盒63内在状态下在大气中保管而待机直至进入下一工序（工序4）。被保管的盒63有多个，依次被送入下一工序。
接着，盒63被一个一个地向二氧化硅源涂敷装置搬送（工序5），如图14A和图14B所示，将含有铂的二氧化硅源66一枚一枚地涂敷在硅晶片60的背面（工序6）。该二氧化硅源涂敷为单片式。一个盒63结束后，下一个盒63被搬送到二氧化硅源涂敷装置。因此，收纳在最后的盒63中的硅晶片60会被长时间（1小时左右）暴露在大气中。因此，保管时间（待机时间）越长，自然氧化膜越生长而变厚。而且，二氧化硅源66为含有0.1重量%～10重量%的铂的糊。
接着，涂敷了二氧化硅源66后，将硅晶片60搬送到恒温槽，使二氧化硅源固化（工序6）。
接着，如图15A和图15B所示，除去硅晶片60的表面的抗蚀剂膜61后，将背面被二氧化硅源66覆盖的硅晶片60放入扩散炉，在800℃以上（例如950℃左右）的温度下使二氧化硅源66的铂67扩散到硅晶片60内（工序7）。通过该扩散，铂67分布在n＋层51和n层52的整体上。
接着，将硅晶片60从扩散炉取出，除去二氧化硅源66，进行形成于硅晶片60内的二极管的电极（阳极电极55、阴极电极56）安装（工序8）。
接着，在晶片状态下测定二极管的导通电压、漏电流、耐圧等元件特性（工序9）。
接着，在偏离规定值的薄片上记上记号，薄片化时作为不合格品进行拣选，完成合格品的pin二极管500（工序10）。
另外，在专利文献1中记载有一种控制寿命的方法，即，用pin二极管的制法，在露出硅的地方涂敷含有铂的材料，通过在高温下进行热处理使铂扩散来控制寿命。另外，还记载有一种制造半导体器件的方法，即，在N型的半导体基板上使杂质浓度低的N型的半导体层外延生长，在其表面形成所期望的图形的氧化膜，将其作为掩膜通过离子注入形成活性区域边缘部和护圈区域。而且，使形成活性区域的部分露出，在该状态下在半导体基板的背面涂敷含有铂的糊并使铂热扩散。由此，半导体层的活性区域的表面附近反转为Ｐ型，形成浅的反转区域。最后，形成表面电极和背面电极，从而能够制造构成高速且具备充分的软恢复特性的二极管的半导体器件。
另外，在专利文献2中有如下记载，在作为二极管的寿命控制导入金时，用氟酸除去氧化膜且进行水洗、干燥时，形成极薄的氧化膜（自然氧化膜）而金不扩散，使得寿命分布不均匀，特性中产生偏差。通过除去该自然氧化膜来减轻偏差。
另外，在专利文献3中，记载有在半导体基板的清洗中，通过形成氮氛围来抑制自然氧化膜的形成的技术。
在所述图11的制造方法中，将硅晶片60进行了干燥后直到涂敷二氧化硅源66期间，硅晶片60一直暴露在大气中。其暴露的时间越是在后面处理的盒63越长。
这是因为，相对硅晶片60的干燥是间歇式且在盒63中统一被处理的情况，二氧化硅源66的涂敷是将晶片一枚一枚地进行处理的单片式，因此在涂敷二氧化硅源66之前产生待机时间。
因此，在先进行了二氧化硅源涂敷的盒63中，在硅晶片60上形成的自然氧化膜薄，在晚进行了二氧化硅源涂敷的盒63中，在硅晶片60上形成的自然氧化膜变厚。
图16是表示硅晶片暴露在大气中的时间与导通电压的关系的图。从图16来看，导通电压相对于暴露在大气中的时间直线下降。这是因为暴露在大气中的时间长时，自然氧化膜的厚度变厚，扩散到硅晶片60内的铂67的量减小。最初的盒63的硅晶片60的导通电压高，最后的盒63的硅晶片60的导通电压低。即，导通电压中产生偏差。此处所说的导通电压是在二极管中流动一定的单一方向电流（例如额定电流）时的、阳极电极和阴极电极间的电压降的值。
图17是表示导通电压的偏差的图。纵轴为频度，横轴为导通电压。从图17来看，导通电压产生2.57V～2.69V范围内的偏差。
由于导通电压的偏差大，因此产生偏离标准值的二极管，使合格品率降低。
另外，在下述各专利文献中没有记载，为了抑制在除去形成于硅晶片上的自然氧化膜后自然氧化膜再次生长的情况，而在处于大量的氮氛围的保管箱中临时保管硅晶片后，使成为寿命控制体的重金属进行热扩散的制造方法。
现有技术文献
专利文献
专利文献1：（日本）特开2002－231968号公报
专利文献2：（日本）特开昭55－44772号公报
专利文献3：（日本）特开2007－88398号公报
发明内容
该发明的目的在于，解决所述课题，提供一种能够减小导通电压等元件特性的偏差的半导体器件的制造方法。
为了实现所述目的而研究出的本发明，提供一种半导体器件的制造方法，其特征在于，在除去形成于半导体晶片的自然氧化膜后，在氮氛围中保管所述半导体晶片，接着将含有重金属的二氧化硅源涂敷在所述半导体晶片的上表面或者下表面后使所述二氧化硅源固化，接着对所述半导体晶片进行热处理。
此处，在所述氮氛围中氮优选以30升/分钟以上的速度流动，并且将所述半导体晶片在所述氮氛围中保管的时间优选为10分钟以上。
根据该发明，通过在二氧化硅源涂敷之前使30升以上的氮在硅晶片上流动并在保管箱（保干器）中保管硅晶片，能够缩短在二氧化硅源涂敷前硅晶片接触大气的时间，由于硅晶片暴露在大气中的时间减短，能够抑制自然氧化膜的形成，减小导通电压等元件特性的偏差。进而，通过将在保管箱中的保管时间设定为10分钟以上，能够进一步减小导通电压等元件特性的偏差。
另外，更优选在所述氮氛围中氮以100升/分钟以上的速度流动，且将所述导体晶片在所述氮氛围中保管的时间优选为20分钟以上。
另外，优选包含于所述二氧化硅源的重金属为铂或金，此处所述二氧化硅源中含有的铂或金的含有浓度为0.1重量%～10重量%。
附图说明
图1是表示该发明一实施例的半导体器件100的制造方法的工序流程图。
图2A是硅晶片的截面图。
图2B是将图2A的主要部分放大详细表示的截面图。
图3是表示进行水洗的情形的图。
图4是保管有盒的保管箱的图。
图5A是在硅晶片上涂敷了二氧化硅源的截面图。
图5B是将图5A的主要部分放大详细表示的截面图。
图6A是在硅晶片上扩散了铂的截面图。
图6B是将图6A的主要部分放大详细表示的截面图。
图7是用图1的制造方法制造的半导体器件100（pin二极管）的截面构造。
图8是表示导通电压的偏差的图。
图9是表示在氮氛围中的保管时间与导通电压的关系的图。
图10是pin二极管500的截面构造。
图11是表示pin二极管500的现有制造方法的工序流程图。
图12A是硅晶片的截面图。
图12B是将图12A的主要部分放大详细表示的截面图。
图13是表示进行水洗的情形的图。
图14A是在硅晶片上涂敷了二氧化硅源的截面图。
图14B是将图14A的主要部分放大详细表示的截面图。
图15A是在硅晶片上扩散了铂的截面图。
图15B是将图15A的主要部分放大详细表示的截面图。
图16是表示在大气中的保管时间与导通电压的关系的图。
图17是表示现有pin二极管的导通电压的偏差的图。
具体实施方式
用下面的实施例说明实施方式。下面，将半导体晶片作为硅晶片，但也可以不是硅，例如有碳化硅（SiC）或淡化镓（GaN）等半导体。
实施例1
图1是表示该发明的一实施例的半导体器件的制造方法的工序流程图。该半导体器件例如为进行了铂扩散的pin二极管100。另外，与现有工序不同的是工序4，不同点在于，不是在大气中进行使硅晶片干燥后的硅晶片的保管，而是在使大量的氮流动的（30升/分钟以上）氮氛围的保管箱16中进行保管。其它工序与现有工序相同。
首先，如图2A和图2B所示，形成有成为构成pin二极管100的阳极层的p层3、成为漂移层（i层）的n层2、成为阴极层的n＋层1和护圈等耐压构造4，在以覆盖耐压构造4上和p层3的外周端上的方式形成有绝缘膜7（氧化膜）的硅晶片10的表面涂敷抗蚀剂膜11并使其固化后，用氢氟酸（HF）溶液将已经在硅晶片10的背面形成的自然氧化膜12除去（工序1）。
接着，如图3所示，将多个硅晶片10收纳于盒13，将该盒13浸渍于加入了水15的水槽14中进行搅拌，对硅晶片10进行清洗（工序2）。
接着，将收纳有硅晶片10的盒13放入旋转干燥机，对硅晶片10进行旋转干燥（工序3）。该旋转干燥为间歇式。
接着，从旋转干燥机将收纳有硅晶片10的多个盒13移动到图4所示的保管箱（保干器）16，在保管箱16中一起保管、待机直到进入下一工序。保管箱16的结构为，将例如丙烯酸树脂制的盖16a和主体16b，在其接合面通过O型圈（未图示）进行密封。在保管箱16的一侧面（图4的纸面的左侧）具备由阀构成的流入口21，同样地在对面的侧面具备由阀构成的排出口22。在保管箱16中，从流入口21流入30升/分钟以上（优选100升/分钟以上的速度）的氮17，并且从排出口22向保管箱16的外部流出。在用保管箱16保管硅晶片10时，由于盖16a和主体16b被密封，所以能够使大量的氮17在保管箱16的内部充分地流动。这样通过使氮流动，能够在氧浓度足够小的（例如1%以下）氮氛围中保管硅晶片10。另外，硅晶片10的保管时间（待机时间）可以未满10分钟，但优选10分钟以上（工序4）。被保管的盒13有多个，依次被送入工序5。
接着，将盒13一个一个地向二氧化硅源涂敷装置搬送（工序5），如图5A和图5B所示，将含有铂的二氧化硅源18一枚一枚地涂敷在硅晶片10的背面（工序6）。这时，背面为上侧。该二氧化硅源涂敷为单片式。向一个盒13的硅晶片10的涂敷结束后，下一个盒13被搬送到二氧化硅源涂敷装置。因此，收纳在最后的盒13中的硅晶片10长时间（例如1小时左右）处于待机状态，但是因为硅晶片10进入流动着大量的氮17的保管箱16中，所以暴露在大气中的时间为从保管箱16取出盒13的短的时间。因此，自然氧化膜的生长得到抑制。另外，二氧化硅源18为含有0.1重量%～10重量%的铂的糊。该铂的含量少于0.1重量%时，导入量过少而得不到良好的二极管特性。另外，超过10重量%时，结晶缺陷多发，仍然得不到良好的二极管特性。另外，该铂的含量优选大致1重量%。
接着，在涂敷二氧化硅源18后将硅晶片10搬送到恒温槽，使二氧化硅源18固化（工序6）。
接着，如图6A和图6B所示，除去硅晶片10的表面的抗蚀剂膜11后，将背面被二氧化硅源18覆盖的硅晶片10放入扩散炉，在800℃以上（例如950℃左右）的高温下使二氧化硅源18的铂19向硅晶片10内扩散（工序7）。
接着，将硅晶片10从扩散炉中取出，除去二氧化硅源18，对形成于硅晶片10内的二极管进行电极（阳极电极5、阴极电极6）安装（工序8）。
接着，在晶片状态下测定二极管的导通电压、漏电流、耐圧等元件特性（工序9）。
接着，在偏离规定值的薄片上记上记号，薄片化后进行拣选，完成本发明的半导体器件100即如图7所示的合格品的二极管（工序10）。
在工序4中，使在保管箱16中流动的氮17的流量大量为30升/分钟以上（优选100升/分钟以上），由此即使在将保管箱16的盖16a打开进行盒13的取出、放入的情况下，也能够使硅晶片10总是在氮17的氛围中待机。其结果是，与待机时间（保管时间）没有关系，将在硅晶片10上形成的自然氧化膜保持为薄的厚度。另外，将保管时间设定为10分钟以上（优选20分钟以上）时，自然氧化膜的厚度薄且被保持一定，因此导通电压等元件特性的偏差进一步减小。
图8是表示导通电压的偏差的图。该图为导通电压的柱状图，横轴为导通电压，纵轴为频度（个数）。保管条件是将氮的流量设定为100升/分钟、将保管时间设定为20分钟以上。导通电压的偏差在2.60V～2.63V的范围内，为现有偏差宽度的25%，因此能够大幅减小导通电压的偏差宽度。这样，在将氮的流量设定为30升/分钟、保管时间设定为10分钟以上的情况下也是大致相同的偏差。另外，在将氮的流量设定为30升/分钟、无保管时间的情况下，与现有的图17的导通电压的偏差相比也变小。其结果是，合格品率提高。而且，保管时间相当于待机时间。
图9是表示在氮氛围中的保管时间与导通电压的关系的图。是在图1的工序中改变保管条件进行了实验的数据。纵轴为导通电压，横轴为保管时间。另外，在保管箱16中流动的氮17的流量分为10升/分钟、30升/分钟、100升/分钟这三种。为30升/分钟和100升/分钟的情况下，保管时间超过10分钟时，导通电压的下降迅速被抑制。这是因为当自然氧化膜的生长超过10分钟时，达到饱和倾向。流量为少的10升/分钟的情况下，与上述流量的情况相比，导通电压降的比例大，因此导通电压的偏差变大。另外，导通电压的下降得以抑制的保管时间的条件为20分钟以上，比30升/分钟的情况更减缓。
如上所述，氮17的流量变大时，导通电压的下降变小。这是因为在从保管箱16取出硅晶片10时，与氮17置换的大气（氧）的量随着使氮17的流量增加而减少。所谓该导通电压的下降是指硅晶片10间的二极管的导通电压的偏差变小。
从上述情况可知，通过在二氧化硅源涂敷前将硅晶片10保管在氮17以30升/分钟以上的流量流入的保管箱16中，能够抑制自然氧化膜的生长，减小导通电压的偏差。
另外，通过将保管时间设定为10分钟以上，自然氧化膜的生长饱和（停止），导通电压的保管时间的依赖性变得极小。其结果是，能够进一步减小元件特性的偏差。
但是，在批量生产中，根据上述实验，考虑保管条件的偏差等，保管条件可以是氮17的流量为100升/分钟以上、保管时间为20分钟以上。其结果如上述图8所示，能够将导通电压的偏差减得极小。另外，氮17的流量的上限目标为例如1000升/分钟，但也可以是与此相比更高的流量。关于保管时间的上限，如上述图9所示，只要保管时间为20分钟以上，即可抑制导通电压的偏差，因此虽然没有特别限制，但是如果保管时间比120分短，那么所有工序的准备时间的增加的影响就解决了。
保管箱16的形状等不限于图4中所示的形状。只要根据需要，将盖16a和主体16b密封，使得空气（外气）不能进入保管箱16的内部，且具备氮17等置换气体的流入口21和排出口22即可。关于该流入口21或排出口22，优选能够利用阀的开关来控制置换气体的流动方向。关于保管箱16的材质，例如盖16a和主体16b除了丙烯酸等树脂以外，还可以以不锈钢为主而构成，也可以以玻璃为主而构成。另外，进行放入了硅晶片10的盒13的取出、放入的部分，也可以不是盖16a而是形成于保管箱16的侧面的门。另外，为了提高盖或门的密封性，也可以用扣锁（Draw Latch）等紧固在主体上。
另外，关于置换气体，氧的含量十分小、且湿度也低是至关重要的，例如除了本发明的实施例的氮17以外，也可以是氦、氩这些惰性气体或者它们的组合。
另外，也可以将保管箱16的内部的气压减压至比大气压更低的气压。但是，在取出、放入晶片时，使保管箱16的内部的气压恢复到大气压，使得尘埃或粒子等不流入保管箱16中。
另一方面，在本发明的实施例中，在氮氛围的保管箱16中保管硅晶片10，但不一定需要保管箱16，只要保管氛围为氮氛围即可。例如用氢氟酸（HF）溶液除去硅晶片10的自然氧化膜12，用水15将硅晶片10洗浄之后在旋转干燥机中进行干燥，之后将硅晶片10从旋转干燥机搬送到涂敷二氧化硅源18的涂敷装置。此时，使载置有硅晶片10的盒13由传送带的搬送装置进行搬送，向该搬送装置的内部以30升/分钟以上的流量流入氮而形成氮氛围。而且在旋转干燥机与搬送装置之间和搬送装置与二氧化硅源涂敷装置之间的空间也形成氮氛围。而且将用搬送装置搬送硅晶片10的搬送时间设定为10分钟以上。通过这样设计，不使用保管箱16也能够获得与将硅晶片10在全是氮氛围中保管10分钟以上的情况同样的效果。
上面进行了说明的实施例在二极管的寿命控制中应用了本发明，但本发明除二极管以外，还能够同样地应用于多数载流子器件即绝缘栅型晶体管（MOSFET）、或少数载流子器件即绝缘栅型双极晶体管（IGBT）、或晶闸管、门控晶闸管的寿命控制。例如，众所周知，MOSFET内装寄生二极管，该寄生二极管有时进行反向恢复动作。有时为了使该反向恢复动作高速化而导入铂或金等重金属，进行寿命控制。在将该重金属（例如铂）从MOSFET的背面（排出侧）导入的工序中，只要使用本发明的方法，就能够制造寿命的偏差小、内蔵二极管的正向电压降或反向恢复时间等电特性的偏差小的MOSFET。
另外，上面进行了说明的实施例是使用铂作为寿命控制体的例子，但在使用金的情况下应用本发明，也能够得到同样的效果。
符号说明
1、51  n＋层
2、52  n层
3、53  p层
4、54  耐压构造
5、55  阳极电极
6、56  阴极电极
7、57绝缘膜
10、60  硅晶片
11、61  抗蚀剂膜
12、62  自然氧化膜
13、63  盒
14、64  水槽
15、65  水
16  保管箱
16a  盖
16b  主体
17  氮
18、66  二氧化硅源
19、67  铂
21  流入口
22  排出口

Claims (6)

1.一种半导体器件的制造方法，其特征在于：
在除去形成于半导体晶片的自然氧化膜后，在氮氛围中保管所述半导体晶片，
接着将含有重金属的二氧化硅源涂敷在所述半导体晶片的上表面或者下表面后使所述二氧化硅源固化，
接着对所述半导体晶片进行热处理。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：
在所述氮氛围中，氮以30升/分钟以上的速度流动。
3.如权利要求1所述的半导体器件的制造方法，其特征在于：
将所述半导体晶片在所述氮氛围中保管的时间为10分钟以上。
4.如权利要求1所述的半导体器件的制造方法，其特征在于：
在所述氮氛围中，氮以100升/分钟以上的速度流动，并且将所述半导体晶片在所述氮氛围中保管的时间为20分钟以上。
5.如权利要求1～4中任一项所述的半导体器件的制造方法，其特征在于：
包含于所述二氧化硅源的重金属为铂或金。
6.如权利要求5所述的半导体器件的制造方法，其特征在于：
包含于所述二氧化硅源的铂或金的含有浓度为0.1重量％～10重量％。
CN201180046536.1A 2010-09-28 2011-09-27 半导体器件的制造方法 Active CN103155105B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010216969 2010-09-28
JP2010-216969 2010-09-28
PCT/JP2011/005436 WO2012042856A1 (ja) 2010-09-28 2011-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103155105A true CN103155105A (zh) 2013-06-12
CN103155105B CN103155105B (zh) 2016-06-22

Family

ID=45892345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180046536.1A Active CN103155105B (zh) 2010-09-28 2011-09-27 半导体器件的制造方法

Country Status (3)

Country Link
JP (1) JP5716750B2 (zh)
CN (1) CN103155105B (zh)
WO (1) WO2012042856A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6215099B2 (ja) * 2014-03-19 2017-10-18 新電元工業株式会社 メサ型半導体装置の製造方法及びメサ型半導体装置
WO2016010097A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105895707B (zh) * 2015-01-26 2020-02-07 三垦电气株式会社 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106168A (en) * 1978-02-09 1979-08-20 Toshiba Corp Manufacture of semiconductor device
CN1902760A (zh) * 2003-12-03 2007-01-24 关西电力株式会社 碳化硅半导体元件及其制造方法
JP2009141015A (ja) * 2007-12-04 2009-06-25 Ulvac Japan Ltd 基板収容容器及び基板処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939898B2 (ja) * 1978-09-26 1984-09-27 三菱電機株式会社 半導体装置の製造方法
JPH08186082A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
JP2007088398A (ja) * 2004-12-14 2007-04-05 Realize Advanced Technology Ltd 洗浄装置、この洗浄装置を用いた洗浄システム、及び被洗浄基板の洗浄方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106168A (en) * 1978-02-09 1979-08-20 Toshiba Corp Manufacture of semiconductor device
CN1902760A (zh) * 2003-12-03 2007-01-24 关西电力株式会社 碳化硅半导体元件及其制造方法
JP2009141015A (ja) * 2007-12-04 2009-06-25 Ulvac Japan Ltd 基板収容容器及び基板処理方法

Also Published As

Publication number Publication date
CN103155105B (zh) 2016-06-22
JP5716750B2 (ja) 2015-05-13
JPWO2012042856A1 (ja) 2014-02-06
WO2012042856A1 (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
JP6519820B2 (ja) トンネル誘電体層を伴う太陽電池の製造方法
US3958266A (en) Deep depletion insulated gate field effect transistors
US10312384B2 (en) Solar cell
WO2016170988A1 (ja) パッシベーション処理方法、半導体構造の形成方法及び半導体構造
JP5694096B2 (ja) 炭化珪素半導体装置の製造方法
CN102376874B (zh) 基于二维电子气材料的半导体磁敏型传感器及其制作方法
CN103155105A (zh) 半导体器件的制造方法
Zhang et al. Enhancement-/depletion-mode TiO 2 thin-film transistors via O 2/N 2 preannealing
KR20160110397A (ko) 반도체 웨이퍼의 세정조 및 접합 웨이퍼의 제조방법
JP2015508569A (ja) ダイヤモンドの基板にｍｏｓ積層体を製造する方法
CN111446166A (zh) 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法
Ida et al. Fabrication technology for an 80-ps normally-off GaAs MESFET logic
US7183151B2 (en) Method for fabricating field effect transistor
KR101846443B1 (ko) 태양전지를 위한 산화막 형성 방법
US3271211A (en) Processing semiconductive material
CN115831968A (zh) 一种氢终端金刚石/氧化镓异质集成互补器件及制备方法
CN118366862A (zh) 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法
CN116435373A (zh) 一种常关型二维氧化镓异质结场效应管场效应管及其制备方法
Pauling et al. mental barrier heights reported for Si and sili
CN118173589A (zh) 一种栅介质层、mosfet器件及其制备方法
Robinson Chemical Coat Helps Semiconductor Prospects: An irksome feature of the surface of gallium arsenide limits the performance of transistors in microcircuits, but new chemical treatments offer hope for relief
KR20010008434A (ko) 반도체장치의 적층구조 게이트 형성방법
JP2004172362A (ja) 半導体ウエハの不純物除去方法、半導体ウエハアセンブリ、半導体ウエハ、及び半導体デバイス
BR102015020974A2 (pt) transistor com formação de fonte e dreno induzida por efeito de campo elétrico e seu método de fabricação
KR19980055948A (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant