JP5716750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5716750B2 JP5716750B2 JP2012536204A JP2012536204A JP5716750B2 JP 5716750 B2 JP5716750 B2 JP 5716750B2 JP 2012536204 A JP2012536204 A JP 2012536204A JP 2012536204 A JP2012536204 A JP 2012536204A JP 5716750 B2 JP5716750 B2 JP 5716750B2
- Authority
- JP
- Japan
- Prior art keywords
- storage box
- nitrogen
- silicon wafer
- semiconductor device
- silica source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 80
- 238000003860 storage Methods 0.000 claims description 72
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 56
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 34
- 229910052697 platinum Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 23
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 229910001385 heavy metal Inorganic materials 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 73
- 229910052710 silicon Inorganic materials 0.000 description 73
- 239000010703 silicon Substances 0.000 description 73
- 238000010586 diagram Methods 0.000 description 15
- QGZKDVFQNNGYKY-AKLPVKDBSA-N Ammonia-N17 Chemical compound [17NH3] QGZKDVFQNNGYKY-AKLPVKDBSA-N 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明は、半導体装置の製造方法に係わり、特に、ダイオードのライフタイムを制御するための白金の拡散方法に関する。
ｐｉｎダイオード５００は、インバータ回路のフリーホイーリングダイオードなどに多用され、高周波動作ができるようにライフタイムが制御されている。
このライフタイムの制御は、金や白金などの重金属の拡散、電子線照射およびプロトン照射などによって行なわれる。このライフタイムが、シリコンウェハ６０内やシリコンウェハ６０間でばらつくと、ｐｉｎダイオード５００のオン電圧や漏れ電流および逆回復特性などの素子特性にバラツキが生じて、良品率を低下させる。
図１０は、ｐｉｎダイオード５００の断面構造である。ｐｉｎダイオード５００は、ｎ＋層５１と、ｎ＋層５１上に配置されるｎ層５２と、ｎ層５２上に配置されるｐ層５３と、周囲に配置されるガードリングなどの耐圧構造５４と、アノード電極５５およびカソード電極５６からなる。また、表面には耐圧構造５４上とｐ層５３の外周端上を被覆する絶縁膜５７（酸化膜）が形成されている。また、ライフタイムを制御するために、白金６７が拡散されている。
図１１は、シリコンウェハ６０に白金を拡散するときの工程フロー図である。
まず、図１２Ａ及び図１２Ｂに示すように、ｐｉｎダイオード５００を構成するアノード層となるｐ層５３、ドリフト層となるｎ層５２、カソード層となるｎ＋層５１およびガードリングなどの耐圧構造５４および絶縁膜５７が形成されたシリコンウェハ６０の表面にレジスト膜６１を塗布・硬化させた後、裏面をフッ化水素酸（ＨＦ）溶液ですでに形成されている自然酸化膜６２を除去する（工程１）。
つぎに、図１３に示すように、複数のシリコンウェハ６０をカセット６３に収納し、そのカセット６３を水６５の入った水槽６４に浸漬し攪拌してシリコンウェハ６０を洗浄する（工程２）。
つぎに、シリコンウェハ６０が収納されたカセット６３をスピン乾燥機にセットして、シリコンウェハ６０をスピン乾燥する（工程３）。このスピン乾燥はバッチ式である。
つぎに、乾燥したシリコンウェハ６０はカセット６３に収納されたまま大気中で保管され次工程に入るまで待機する（工程４）。保管されたカセット６３は複数あり、次工程へ順次送られる。
つぎに、カセット６３はシリカ源塗布装置へ１個ずつ搬送され（工程５）、図１４Ａ及び図１４Ｂに示すように、白金を含有したシリカ源６６をシリコンウェハ６０の裏面に１枚ずつ塗布する（工程６）。このシリカ源塗布は枚葉式である。１個のカセット６３が終了した後、つぎのカセット６３がシリカ源塗布装置に搬送される。そのため、最後のカセット６３に収納されたシリコンウェハ６０は長時間（１時間程度）大気に晒されることになる。そのため、保管時間（待機時間）が長くなるほど、自然酸化膜は成長して厚くなる。尚、シリカ源６６は白金を０．１重量％〜１０重量％含有したペーストである。
つぎに、シリカ源６６を塗布した後、シリコンウェハ６０を恒温槽に搬送し、シリカ源を硬化させる（工程６）。
つぎに、図１５Ａ及び図１５Ｂに示すように、シリコンウェハ６０の表面のレジスト膜６１を除去した後、裏面がシリカ源６６で被覆がされたシリコンウェハ６０を拡散炉にセットし、８００℃以上（例えば、９５０℃程度）の温度でシリカ源６６の白金６７をシリコンウェハ６０内に拡散する（工程７）。この拡散により、白金６７はｎ＋層５１およびｎ層５２の全体に分布する。
つぎに、シリコンウェハ６０を拡散炉から取り出し、シリカ源６６を除去し、シリコンウェハ６０内に形成されたダイオードの電極（アノード電極５５、カソード電極５６）付けをする（工程８）。
つぎに、ウェハ状態でダイオードのオン電圧、漏れ電流、耐圧などの素子特性を測定する（工程９）。
つぎに、規定値から外れたチップには印を付け、チップ化した時に不良として選別し、良品のｐｉｎダイオード５００が完成する（工程１０）。
また、特許文献１には、ｐｉｎダイオードの製法で、シリコン露出地に白金を含む材料を塗布し、高温で熱処理することで白金を拡散させて、ライフタイムを制御する方法が記載されている。また、Ｎ型の半導体基板上に不純物濃度が低いＮ型の半導体層をエピタキシャル成長させ、その表面に所望のパターンの酸化膜を形成し、それをマスクとしてイオン注入により活性領域エッジ部およびガードリング領域を形成する。そして、活性領域を形成する部分を露出させ、その状態で半導体基板の裏面に白金を含有したペーストを塗布して白金を熱拡散させる。それによって、半導体層の活性領域の表面近傍がＰ型に反転し、反転領域が浅く形成される。最後に、表面電極および裏面電極を形成することで、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が製造できることが記載されている。
また、特許文献２には、ダイオードのライフタイム制御として金を導入するときに、弗酸にて酸化膜を除去し水洗・乾燥すると、極めて薄い酸化膜（自然酸化膜）が形成され金が拡散されず、ライフタイム分布が不均一となり特性にバラツキが生じることが記載されている。この自然酸化膜を除去することでバラツキが軽減される。
また、特許文献３には、半導体基板の洗浄において、窒素雰囲気にすることで自然酸化膜の形成が抑制されることが記載されている。
前記の図１１の製造方法において、シリコンウェハ６０を乾燥した後、シリカ源６６を塗布するまでの間、シリコンウェハ６０は大気に晒される。その晒される時間は後で処理されるカセット６３ほど長くなる。
これは、シリコンウェハ６０の乾燥がバッチ式でありカセット６３で一括処理されるのに対して、シリカ源６６の塗布はウェハを１枚ずつ処理する枚葉式であるため、シリカ源６６が塗布されるまでに待機時間が生ずる。
そのため、シリカ源塗布が早く行なわれたカセット６３ではシリコンウェハ６０に形成される自然酸化膜は薄く、シリカ源塗布が遅く行なわれたカセット６３ではシリコンウェハ６０に形成される自然酸化膜は厚くなる。
図１６は、シリコンウェハが大気に晒された時間とオン電圧の関係を示す図である。図１６からオン電圧は大気に晒された時間に対して直線的に低下する。これは、大気に晒された時間が長くなると、自然酸化膜の厚みが厚くなり、シリコンウェハ６０内に拡散される白金６７の量が小さくなるためである。最初のカセット６３のシリコンウェハ６０のオン電圧は高く、最後のカセット６３のシリコンウェハ６０のオン電圧は低くなる。つまり、オン電圧にバラツキが生じることになる。ここでオン電圧とは、ダイオードに一定の純方向電流（例えば定格電流）を流したときの、アノード電極およびカソード電極間の電圧降下の値である。
図１７は、オン電圧のバラツキを示す図である。縦軸は頻度であり横軸はオン電圧である。図１７から、オン電圧は２．５７Ｖ〜２．６９Ｖの範囲にばらつく。
オン電圧のバラツキが大きいので、規格値から外れるダイオードが発生し、良品率を低下させる。
また、下記各特許文献において、シリコンウェハに形成された自然酸化膜を除去した後、自然酸化膜が再度成長するのを抑制するために、大量の窒素雰囲気にある保管箱でシリコンウェハを一旦保管した後、ライフタイムキラーとなる重金属を熱拡散する製造方法については記載されていない。
この発明の目的は、前記の課題を解決して、オン電圧などの素子特性のバラツキを小さくできる半導体装置の製造方法を提供することにある。
本発明は、半導体ウェハに形成された自然酸化膜を除去した後に、前記半導体ウェハを保管雰囲気が窒素を流す窒素雰囲気である保管箱にて保管し、続いて重金属を含むシリカ源を前記半導体ウェハの上面もしくは下面に塗布してから前記シリカ源を硬化し、続いて前記半導体ウェハを熱処理する半導体装置の製造方法において、前記保管することにおいて、前記保管箱の内部の気圧が大気圧であり、前記保管箱は前記窒素の流入口および吹出口をそれぞれ備え、前記窒素雰囲気では、前記窒素が、前記保管箱の前記流入口から該保管箱の内部に３０リットル／分以上で流れているとともに前記吹出口から前記保管箱の外部へ流れ出ており、前記半導体ウェハを前記窒素雰囲気にて保管する時間が１０分以上であることを特徴とする半導体装置の製造方法を提供する。
前記窒素雰囲気では、前記窒素が１００リットル／分以上で流れており且つ前記半導体ウェハを窒素雰囲気にて保管する時間が２０分以上であることが好ましい。
前記流入口および前記吹出口は、前記保管箱の互いに向かい合う面にそれぞれ備えることができ、また、前記流入口および前記吹出口には、前記窒素の流れを制御するバルブを備えることができる。
前記熱処理により、前記シリカ源に含まれる重金属を半導体ウェハの全体に拡散させて、ライフタイムを制御することができる。
また、前記シリカ源に含まれる重金属が白金もしくは金であることが好ましく、ここで、前記シリカ源に含有される白金もしくは金の含有濃度が０．１重量％〜１０重量％であることが好ましい。
実施の形態を以下の実施例で説明する。以下では、半導体ウェハをシリコンウェハとするが、シリコンでなくても構わず、例えばシリコンカーバイド（ＳｉＣ）、あるいは窒化ガリウム（ＧａＮ）などの半導体がある。
図１は、この発明の一実施例の半導体装置の製造方法を示す工程フロー図である。この半導体装置は、例えば、白金拡散したｐｉｎダイオード１００である。また、従来の工程と異なるのは工程４であり、シリコンウェハを乾燥させた後のシリコンウェハの保管を大気中で行なうのではなく大量の窒素を流した（３０リットル／分以上）窒素雰囲気の保管箱１６で行なう点である。その他の工程は従来の工程と同じである。
まず、図２Ａ及び図２Ｂに示すように、ｐｉｎダイオード１００を構成するアノード層となるｐ層３、ドリフト層（ｉ層）となるｎ層２、カソード層となるｎ＋層１およびガードリングなどの耐圧構造４が形成され、絶縁膜７（酸化膜）が耐圧構造４上とｐ層３の外周端上を被覆するように形成されたシリコンウェハ１０の表面にレジスト膜１１を塗布・硬化させた後、すでにシリコンウェハ１０の裏面に形成されている自然酸化膜１２をフッ化水素酸（ＨＦ）溶液にて除去する（工程１）。
つぎに、図３に示すように、複数のシリコンウェハ１０をカセット１３に収納し、そのカセット１３を水１５の入った水槽１４に浸漬し攪拌してシリコンウェハ１０を洗浄する（工程２）。
つぎに、シリコンウェハ１０が収納されたカセット１３をスピン乾燥機にセットして、シリコンウェハ１０をスピン乾燥する（工程３）。このスピン乾燥はバッチ式である。
つぎに、スピン乾燥機から図４に示す保管箱（デシケータ）１６にシリコンウェハ１０が収納された複数のカセット１３を移動し、保管箱１６で一緒に保管され次工程に入るまで待機する。保管箱１６の構成は、例えばアクリル樹脂製の蓋１６ａおよび本体１６ｂを、その接合面にＯリング(図示せず)を介して密閉する。保管箱１６の一方の側面（図４の紙面の左側）にはバルブからなる流入口２１と、同じく対面の側面にはバルブからなる吹出口２２が備えられている。保管箱１６には、流入口２１から３０リットル／分以上（好ましくは、１００リットル／分以上）の窒素１７が流れており、吹出口２２から保管箱１６の外部へ流れ出ている。保管箱１６にてシリコンウェハ１０を保管するときには、蓋１６ａと本体１６ｂが密閉されているので、大量の窒素１７を保管箱１６の内部に十分多く流すことができる。このように窒素を流すことで、酸素濃度が十分小さい（例えば１％以下）窒素雰囲気にてシリコンウェハ１０を保管することができる。またシリコンウェハ１０の保管時間（待機時間）は１０分未満でもよいが、好ましくは１０分以上がよい（工程４）。保管されたカセット１３は複数あり、順次工程５へ送られる。
つぎに、カセット１３はシリカ源塗布装置へ１個ずつ搬送され（工程５）、図５Ａ及び図５Ｂに示すように、白金を含有したシリカ源１８をシリコンウェハ１０の裏面に１枚づつ塗布する（工程６）。このとき裏面は上側にする。このシリカ源塗布は枚葉式である。１個のカセット１３分のシリコンウェハ１０への塗布が終了した後、つぎのカセット１３がシリカ源塗布装置に搬送される。そのため、最後のカセット１３に収納されたシリコンウェハ１０は長時間（例えば、１時間程度）待機状態にあるが、窒素１７が大量に流れている保管箱１６にシリコンウェハ１０は入っているので、大気に晒される時間は保管箱１６からカセット１３を取り出す短い時間である。そのため、自然酸化膜の成長は抑制される。尚、シリカ源１８は白金を０．１重量％〜１０重量％含有したペーストである。この白金の含有量が０．１重量％未満になると導入量が少な過ぎて良好なダイオード特性が得られなくなる。また、１０重量％を超えると、結晶欠陥が多発して、やはり良好なダイオード特性が得られなくなる。また、この白金の含有量は略１重量％が好ましい。
つぎに、シリカ源１８を塗布した後、シリコンウェハ１０を恒温槽に搬送し、シリカ源１８を硬化させる（工程６）。
つぎに、図６Ａ及び図６Ｂに示すように、シリコンウェハ１０の表面のレジスト膜１１を除去した後、裏面がシリカ源１８で被覆がされたシリコンウェハ１０を拡散炉にセットし、８００℃以上（例えば、９５０℃程度）の高温でシリカ源１８の白金１９をシリコンウェハ１０内に拡散する（工程７）。
つぎに、シリコンウェハ１０を拡散炉から取り出し、シリカ源１８を除去し、シリコンウェハ１０内に形成されたダイオードに電極（アノード電極５、カソード電極６）付けをする（工程８）。
つぎに、ウェハ状態でダイオードのオン電圧、漏れ電流、耐圧などの素子特性を測定する（工程９）。
つぎに、規定値から外れたチップには印を付け、チップ化した時に選別して、本発明の半導体装置１００である、図７に示すような良品のダイオードが完成する（工程１０）。
工程４において、保管箱１６に流す窒素１７の流量を３０リットル／分以上（好ましくは、１００リットル／分以上）と大量にすることで、保管箱１６の蓋１６ａを開けてカセット１３の出し入れをした場合でも、常に窒素１７の雰囲気でシリコンウェハ１０を待機させることができる。その結果、待機時間（保管時間）に関係なくシリコンウェハ１０に形成される自然酸化膜は薄い厚さに保持される。また、保管時間を１０分以上（好ましくは２０分以上）とすると、自然酸化膜の厚さは薄く一定に保持されるので、オン電圧などの素子特性のバラツキはさらに小さくなる。
図８は、オン電圧のバラツキを示す図である。この図はオン電圧のヒストグラムであり、横軸はオン電圧であり、縦軸は頻度（個数）である。保管条件は、窒素の流量を１００リットル／分、保管時間を２０分以上とした。オン電圧のバラツキは２．６０Ｖ〜２．６３Ｖの範囲であり、従来のバラツキ幅の２５％となるので、オン電圧のバラツキ幅を大幅に小さくできる。これは、窒素の流量を３０リットル／分、保管時間１０分以上とした場合もほぼ同じバラツキである。また、窒素の流量を３０リットル／分、保管時間なしの場合も従来の図１７のオン電圧のバラツキと比べると小さくなる。その結果、良品率は向上する。尚、保管時間は待機時間に相当する。
図９は、窒素雰囲気での保管時間とオン電圧の関係を示す図である。図１の工程で保管条件を変えて実験したデータである。縦軸はオン電圧、横軸は保管時間である。また、保管箱１６に流す窒素１７の流量は、１０リットル／分、３０リットル／分、１００リットル／分の３種類とした。３０リットル／分および１００リットル／分の場合、保管時間が１０分を超えるとオン電圧の低下は急速に抑えられる。このことは、自然酸化膜の成長が１０分を超えると飽和傾向となるためである。流量が少ない１０リットル／分の場合は、前記の流量の場合と比べてオン電圧の低下の割合が大きく、そのためオン電圧のバラツキは大きくなる。また、オン電圧の低下が抑えられる保管時間の条件は２０分以上となり、３０リットル／分の場合よりも遅くなる。
前記したように、窒素１７の流量が大きくなると、オン電圧の低下が小さくなる。これは保管箱１６からシリコンウェハ１０を取り出す際に窒素１７と置換される大気（酸素）の量が、窒素１７の流量を増やすにつれて減少するためである。このオン電圧の低下が小さいということは、シリコンウェハ１０間でのダイオードのオン電圧のバラツキが小さくなるということである。
前記のことから、シリカ源塗布前にシリコンウェハ１０を窒素１７の流量が３０リットル／分以上流入する保管箱１６で保管することで、自然酸化膜の成長が抑制されて、オン電圧のバラツキを小さくすることができる。
また、保管時間を１０分以上とすることで、自然酸化膜の成長が飽和し（停止され）、オン電圧の保管時間による依存性が極めて小さくなる。その結果、素子特性のバラツキを一層小さくすることができる。
しかし、量産においては、前記の実験を踏まえ、保管条件のバラツキなどを考慮して、保管条件は窒素１７の流量が１００リットル／分以上、保管時間が２０分以上となるようにするとよい。その結果が、前記の図８に示すように、オン電圧のバラツキを極めて小さくすることができる。また、窒素１７の流量の上限の目安は、例えば１０００リットル／分ではあるが、これより高い流量でも構わない。保管時間の上限については、前述の図９のように保管時間が２０分以上であればオン電圧のバラツキは抑えられるので、特に無いものの、保管時間が１２０分より短ければ、全ての工程のリードタイムの増加の影響は少なくて済む。
保管箱１６の形状等は、図４に示したものには限らない。要は、蓋１６ａと本体１６ｂが、外気が保管箱１６の内部に入らないように密閉されていて、窒素１７などの置換ガスの流入口２１と吹出口２２が備えられていればよい。この流入口２１または吹出口２２については、バルブの開閉にて置換ガスの流れの方向を制御できることが好ましい。保管箱１６の材質についても、例えば蓋１６ａおよび本体１６ｂが、アクリル等の樹脂の他に、ステンレスを主として構成されていてもよいし、ガラスを主として構成されていてもよい。また、シリコンウェハ１０の入ったカセット１３の出し入れをする部分が、蓋１６ａではなく、保管箱１６の側面に形成された扉であっても勿論構わない。また、蓋もしくは扉の密閉性を高めるために、パチン錠（Draw Latch）などを用いて本体に締め付けても良い。
さらに置換ガスについては、酸素の含有量が十分小さく、且つ湿度も低いことが重要で、例えば本発明の実施例の窒素１７の他に、ヘリウム、アルゴンといった不活性ガス、あるいはこれらの組み合わせであっても構わない。
また、保管箱１６の内部の気圧を大気圧よりも減圧しても良い。ただし、ウェハの出し入れの際は、保管箱１６の内部の気圧を大気圧に戻して、埃やパーティクルなどが保管箱１６に流入しないようにする。
一方、本発明の実施例では、シリコンウェハ１０を窒素雰囲気の保管箱１６にて保管するとしたが、保管箱１６は必ずしも必要ではなく、保管雰囲気が窒素雰囲気であればよい。例えば、シリコンウェハ１０の自然酸化膜１２をフッ化水素酸（ＨＦ）溶液にて除去し、水１５でシリコンウェハ１０を洗浄してからスピン乾燥機にて乾燥後、スピン乾燥機からシリカ源１８を塗布する塗布装置までシリコンウェハ１０を搬送する。このとき、シリコンウェハ１０を載せたカセット１３をベルトコンベアによる搬送装置にて搬送するようにし、この搬送装置の内部に３０リットル／分以上の流量で窒素を流して窒素雰囲気とする。そしてスピン乾燥機と搬送装置の間および搬送装置とシリカ源塗布装置の間の空間も窒素雰囲気とする。そして搬送装置でのシリコンウェハ１０の搬送時間を、１０分以上とする。こうすることで、保管箱１６を用いることなく、シリコンウェハ１０を全て窒素雰囲気にて１０分以上保管することと同様の効果を奏することができる。
上で説明した実施例はダイオードのライフタイム制御に本発明を適用したものであるが、本発明はさらに、ダイオードではなく多数キャリアデバイスである絶縁ゲート型トランジスタ（ＭＯＳＦＥＴ）、あるいは少数キャリアデバイスである絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、あるいはサイリスタやゲートターンオフサイリスタのライフタイム制御でも同様に適用できる。例えばＭＯＳＦＥＴは良く知られているように、寄生ダイオードを内蔵しており、この寄生ダイオードが逆回復動作することがある。この逆回復動作を高速化するために白金や金などの重金属を導入してライフタイム制御をすることがある。この重金属（例えば白金）をＭＯＳＦＥＴの裏面（ドレイン側）から導入する工程において、本発明の方法を用いれば、ライフタイムのバラつきが小さく、内蔵ダイオードの順電圧降下や逆回復時間などの電気的特性のバラつきが小さいＭＯＳＦＥＴを製造することができる。
また、上で説明した実施例は、ライフタイムキラーとして白金を使用した例であるが、金の場合にも本発明を適用することで、同様の効果を得ることができる。
１，５１ ｎ＋層
２，５２ ｎ層
３，５３ ｐ層
４，５４ 耐圧構造
５，５５ アノード電極
６，５６ カソード電極
７，５７ 絶縁膜
１０，６０ シリコンウェハ
１１，６１ レジスト膜
１２，６２ 自然酸化膜
１３，６３ カセット
１４，６４ 水槽
１５，６５ 水
１６ 保管箱
１６ａ 蓋
１６ｂ 本体
１７ 窒素
１８，６６ シリカ源
１９，６７ 白金
２１ 流入口
２２ 吹出口
２，５２ ｎ層
３，５３ ｐ層
４，５４ 耐圧構造
５，５５ アノード電極
６，５６ カソード電極
７，５７ 絶縁膜
１０，６０ シリコンウェハ
１１，６１ レジスト膜
１２，６２ 自然酸化膜
１３，６３ カセット
１４，６４ 水槽
１５，６５ 水
１６ 保管箱
１６ａ 蓋
１６ｂ 本体
１７ 窒素
１８，６６ シリカ源
１９，６７ 白金
２１ 流入口
２２ 吹出口
Claims (7)
- 半導体ウェハに形成された自然酸化膜を除去した後に、前記半導体ウェハを保管雰囲気が窒素を流す窒素雰囲気である保管箱にて保管し、
続いて重金属を含むシリカ源を前記半導体ウェハの上面もしくは下面に塗布してから前記シリカ源を硬化し、
続いて前記半導体ウェハを熱処理する半導体装置の製造方法において、
前記保管することにおいて、
前記保管箱の内部の気圧が大気圧であり、
前記保管箱は前記窒素の流入口および吹出口をそれぞれ備え、
前記窒素雰囲気では、前記窒素が、前記保管箱の前記流入口から該保管箱の内部に３０リットル／分以上で流れているとともに前記吹出口から前記保管箱の外部へ流れ出ており、
前記半導体ウェハを前記窒素雰囲気にて保管する時間が１０分以上であることを特徴とする半導体装置の製造方法。 - 前記窒素雰囲気では、前記窒素が１００リットル／分以上で流れており且つ前記半導体ウェハを前記窒素雰囲気にて保管する時間が２０分以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記流入口および前記吹出口は、前記保管箱の互いに向かい合う面にそれぞれ備えられていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記流入口および前記吹出口には、前記窒素の流れを制御するバルブを備えることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置の製造方法。
- 前記シリカ源に含まれる重金属が、白金もしくは金であることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
- 前記シリカ源に含有される白金もしくは金の含有濃度が０．１重量％〜１０重量％であることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記熱処理により、前記シリカ源に含まれる重金属を半導体ウェハの全体に拡散させて、ライフタイムを制御することを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012536204A JP5716750B2 (ja) | 2010-09-28 | 2011-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216969 | 2010-09-28 | ||
| JP2010216969 | 2010-09-28 | ||
| JP2012536204A JP5716750B2 (ja) | 2010-09-28 | 2011-09-27 | 半導体装置の製造方法 |
| PCT/JP2011/005436 WO2012042856A1 (ja) | 2010-09-28 | 2011-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012042856A1 JPWO2012042856A1 (ja) | 2014-02-06 |
| JP5716750B2 true JP5716750B2 (ja) | 2015-05-13 |
Family
ID=45892345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012536204A Active JP5716750B2 (ja) | 2010-09-28 | 2011-09-27 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5716750B2 (ja) |
| CN (1) | CN103155105B (ja) |
| WO (1) | WO2012042856A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6215099B2 (ja) * | 2014-03-19 | 2017-10-18 | 新電元工業株式会社 | メサ型半導体装置の製造方法及びメサ型半導体装置 |
| CN105874607B (zh) * | 2014-07-17 | 2019-07-12 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN105895707B (zh) * | 2015-01-26 | 2020-02-07 | 三垦电气株式会社 | 半导体装置及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106168A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5544772A (en) * | 1978-09-26 | 1980-03-29 | Mitsubishi Electric Corp | Manufacture of semiconductor |
| JPH08186082A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JP2002231968A (ja) * | 2001-01-31 | 2002-08-16 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2007088398A (ja) * | 2004-12-14 | 2007-04-05 | Realize Advanced Technology Ltd | 洗浄装置、この洗浄装置を用いた洗浄システム、及び被洗浄基板の洗浄方法 |
| JP2009141015A (ja) * | 2007-12-04 | 2009-06-25 | Ulvac Japan Ltd | 基板収容容器及び基板処理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167035A (ja) * | 2003-12-03 | 2005-06-23 | Kansai Electric Power Co Inc:The | 炭化珪素半導体素子およびその製造方法 |
-
2011
- 2011-09-27 CN CN201180046536.1A patent/CN103155105B/zh active Active
- 2011-09-27 JP JP2012536204A patent/JP5716750B2/ja active Active
- 2011-09-27 WO PCT/JP2011/005436 patent/WO2012042856A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106168A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5544772A (en) * | 1978-09-26 | 1980-03-29 | Mitsubishi Electric Corp | Manufacture of semiconductor |
| JPH08186082A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JP2002231968A (ja) * | 2001-01-31 | 2002-08-16 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2007088398A (ja) * | 2004-12-14 | 2007-04-05 | Realize Advanced Technology Ltd | 洗浄装置、この洗浄装置を用いた洗浄システム、及び被洗浄基板の洗浄方法 |
| JP2009141015A (ja) * | 2007-12-04 | 2009-06-25 | Ulvac Japan Ltd | 基板収容容器及び基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012042856A1 (ja) | 2012-04-05 |
| CN103155105A (zh) | 2013-06-12 |
| JPWO2012042856A1 (ja) | 2014-02-06 |
| CN103155105B (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| JP2011023677A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| JP5716750B2 (ja) | 半導体装置の製造方法 | |
| KR20170127567A (ko) | 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조 | |
| CN111009464B (zh) | 一种SiC功率器件芯片栅氧化层的制造方法及功率器件 | |
| CN106340448A (zh) | SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 | |
| US20020142500A1 (en) | Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure | |
| US11201049B2 (en) | Thiourea organic compound for gallium arsenide based optoelectronics surface passivation | |
| JP7024761B2 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP2014136658A (ja) | Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法 | |
| US10541131B2 (en) | Indium gallium arsenide surface passivation by sulfur vapor treatment | |
| JP2000101081A (ja) | ＧａＡｓに基づく半導体上に酸化物層を有する素子の製作方法 | |
| US20020094699A1 (en) | Method for producing a metal oxide semiconductor field effect transistor | |
| JP5172426B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の結晶成長方法 | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| KR102642227B1 (ko) | 베타-산화갈륨 트랜지스터의 안정성 개선 방법 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| JP7396922B2 (ja) | 窒化物半導体装置の製造方法 | |
| KR101846443B1 (ko) | 태양전지를 위한 산화막 형성 방법 | |
| US20240079478A1 (en) | Preparation method of gallium oxide device based on high-temperature annealing technology and gallium oxide device | |
| JP2010034463A (ja) | レーザアニール装置 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JPS63299164A (ja) | ショットキ障壁型半導体装置 | |
| JPH02192722A (ja) | 半導体デバイス材料の製造方法 | |
| CN117373926A (zh) | 一种氧化镓纵向mosfet器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5716750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |