KR20170127567A - 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조 - Google Patents

패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조 Download PDF

Info

Publication number
KR20170127567A
KR20170127567A KR1020177030094A KR20177030094A KR20170127567A KR 20170127567 A KR20170127567 A KR 20170127567A KR 1020177030094 A KR1020177030094 A KR 1020177030094A KR 20177030094 A KR20177030094 A KR 20177030094A KR 20170127567 A KR20170127567 A KR 20170127567A
Authority
KR
South Korea
Prior art keywords
gas
substrate
treatment
germanium
film
Prior art date
Application number
KR1020177030094A
Other languages
English (en)
Inventor
쥰 린
신이치 가와구치
슈지 모리야
유스케 무라키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170127567A publication Critical patent/KR20170127567A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

(과제) 게르마늄 또는 Ⅲ-V족의 재료의 표면의 결함 밀도를 낮게 하는 것을 목적으로 한다.
(해결수단) 게르마늄(Ge) 또는 Ⅲ-V족의 기판을 처리실 내의 탑재대에 탑재하는 공정과, 황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와, 암모니아(NH3) 가스를 상기 처리실 내에 공급하고, 상기 기판 위에 유황(S) 또는 셀렌(Se)을 함유하는 패시베이션막을 성막하는 공정을 갖는 패시베이션 처리 방법이 제공된다.

Description

패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조
본 발명은 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조에 관한 것이다.
게르마늄(Ge)이나 인듐 갈륨 비소(InGaAs) 등의 Ⅲ-V족의 재료는 실리콘(Si) 재료와 비교해 모빌리티(이동도)가 높다. 그 때문에, 차세대의 집적 회로의 기판으로서 실리콘 대신에 게르마늄 등을 사용하는 것이 기대되고 있다. 그렇지만, 게르마늄 등의 기판과 기판 상에 성막하는 유전체막의 계면의 결함 밀도가 높은 것이, 제조된 반도체 구조의 모빌리티를 저하시키는 요인의 하나로 되고 있다.
그래서, 결함 밀도를 낮게 하기 위해서, 게르마늄 등의 기판 위에 유전체막을 성막하기 전에, 황화 수소(H2S) 가스로 기판 위에 패시베이션막을 형성하는 방법이 제안되고 있다(예를 들면, 특허문헌 1, 2를 참조).
일본 특허 공보 제 5224678호 공보 일본 공개 특허 공보 제2011-091394호
그렇지만, 상기 패시베이션막을 형성하는 방법에서는, 기판의 온도를 300℃~400℃의 고온으로 할 필요가 있고, 또한, 패시베이션막의 성막 시간이 길기 때문에, 생산 효율이 나빠진다고 하는 과제가 있다.
이것에 대해서, 황화 암모늄(NH4)2S를 이용한 습식 에칭에 의해 게르마늄 기판의 표면의 결함 밀도를 낮게 하는 방법이 고려된다.
그러나, 이 방법에서는 습식 에칭 후, 게르마늄 기판이 공기에 노출된다. 이 때문에, 게르마늄 기판의 표면이 재산화되고, 게르마늄 기판의 표면에 결함 밀도가 높은 자연 산화막이 형성되어 버린다.
상기 과제에 대해서, 일 측면에서는, 본 발명은 게르마늄 또는 Ⅲ-V족의 재료의 표면의 결함 밀도를 낮게 하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 일 형태에 따르면, 게르마늄(Ge) 또는 Ⅲ-V족의 기판을 처리실 내의 탑재대에 탑재하는 공정과, 황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와, 암모니아(NH3) 가스를 상기 처리실 내에 공급하고, 상기 기판 위에 유황(S) 또는 셀렌(Se)을 함유하는 패시베이션막을 성막하는 공정을 갖는 패시베이션 처리 방법이 제공된다.
일 측면에 따르면, 게르마늄 또는 Ⅲ-V족의 재료의 표면의 결함 밀도를 낮게 할 수 있다.
도 1은 일 실시형태에 따른 반도체 구조의 일례를 나타내는 도면이다.
도 2는 기판과 산화물 등의 계면의 결함 밀도의 일례를 나타내는 도면이다.
도 3은 일 실시형태에 따른 반도체 구조의 제조 공정의 일례를 나타내는 흐름도이다.
도 4는 공기에 노출되는 시간과 기판 위의 산화물의 두께의 관계의 일례를 나타내는 도면이다.
도 5a는 일 실시형태에 따른 트리트먼트(패시베이션막 형성) 결과를 나타내는 도면이다.
도 5b는 일 실시형태에 따른 트리트먼트(패시베이션막 형성) 결과를 나타내는 도면이다.
도 6a는 일 실시형태에 따른 트리트먼트의 유무와 기판 표면의 조성을 나타내는 도면이다.
도 6b는 일 실시형태에 따른 트리트먼트의 유무와 기판 표면의 조성을 나타내는 도면이다.
도 6c는 일 실시형태에 따른 트리트먼트의 유무와 기판 표면의 조성을 나타내는 도면이다.
도 7a는 일 실시형태에 따른 트리트먼트의 유무와 기판 표면 및 단면 상태를 나타내는 도면이다.
도 7b는 일 실시형태에 따른 트리트먼트의 유무와 기판 표면 및 단면 상태를 나타내는 도면이다.
도 8a는 일 실시형태에 따른 트리트먼트의 온도 및 압력 의존성을 나타내는 도면이다.
도 8b는 일 실시형태에 따른 트리트먼트의 온도 및 압력 의존성을 나타내는 도면이다.
도 8c는 일 실시형태에 따른 트리트먼트의 온도 및 압력 의존성을 나타내는 도면이다.
도 9는 일 실시형태에 따른 트리트먼트의 온도 의존성을 나타내는 도면이다.
도 10은 일 실시형태에 따른 패시베이션막의 온도 의존성을 나타내는 도면이다.
도 11은 일 실시형태에 따른 패시베이션막의 온도 및 압력 의존성을 나타내는 도면이다.
도 12는 일 실시형태에 따른 패시베이션막의 유량 의존성을 나타내는 도면이다.
도 13a는 일 실시형태에 따른 패시베이션막의 유무와 캐패시터의 C-V 특성을 나타내는 도면이다.
도 13b는 일 실시형태에 따른 패시베이션막의 유무와 캐패시터의 C-V 특성을 나타내는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해 도면을 참조해 설명한다. 또한, 본 명세서 및 도면에 있어, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
[반도체 구조예]
우선, 본 발명의 일 실시형태에 따른 반도체 구조의 일례에 대해, 도 1을 참조하면서 설명한다. 도 1은 MOS 트랜지스터의 반도체 구조의 일례를 나타낸다. 본 실시 형태에서는, 기판에 게르마늄(Ge)을 사용한다. 게르마늄 기판이 P형인 경우, n형의 소스 및 드레인층이 형성된다. 또한, 게르마늄 기판이 n형인 경우, p형의 소스 및 드레인층이 형성된다. 소스 및 드레인층 사이에는 게이트층이 형성된다. 게이트층 및 게르마늄 기판 사이에는, High-k막(고유전율 게이트 절연막)이 형성된다. 본 실시 형태에서는, 게르마늄 기판과 High-k막의 계면에 패시베이션막이 형성된다.
게르마늄(Ge) 재료는 실리콘(Si) 재료와 비교해서 모빌리티(이동도)가 높다. 예를 들면, 전자의 모빌리티(단위 : ㎠/V·s)는 실리콘이 1400인 것에 대해, 게르마늄은 3900이다. 갈륨 비소(GaAs), 인듐 갈륨 비소(InGaAs), 인듐 비소(InAs), 안티몬화 갈륨(GaSb), 안티몬화 인듐(InSb) 등의 Ⅲ-V족의 재료도 실리콘 재료와 비교해서 모빌리티가 높다. 예를 들면, 전자의 모빌리티는 갈륨 비소가 8500, 인듐 갈륨 비소가 12000, 인듐 비소가 40000, 안티몬화 갈륨이 3000, 안티몬화 인듐이 77000이다. 또한, Ⅲ-V족의 재료는 주기표 Ⅲ족(13족) 원소와 V족(15족) 원소의 화합물이며, 상기에 나타낸 갈륨 비소 등의 재료에 한정되지 않는다.
차세대의 집적 회로의 기판으로서 실리콘 대신에 게르마늄이나 Ⅲ-V족의 재료를 사용하여, 고성능의 반도체 구조를 제조하는 것이 기대된다. 그렇지만, 게르마늄 기판과 High-k막 등의 유전체막(게이트 절연막)의 계면의 결함 밀도가 높은 것이, 제조된 반도체 구조의 모빌리티를 저하시키는 요인의 하나로 되고 있다.
실리콘 기판의 경우, 예를 들면 게이트 절연막에는 실리콘 산화막(SiO2)이 사용된다. 게르마늄 기판의 경우, 예를 들면 게이트 절연막에는 알루미나(Al2O3)가 사용된다.
도 2의 (a)에 나타내는 실리콘 기판(100)과 실리콘 산화막(200)의 계면(100a)의 결함 밀도는 1010의 오더이다. 이것에 대해서, 도 2의 (b)에 나타내는 게르마늄 기판(10)과 산화 게르마늄막(20)의 계면(10a)의 결함 밀도는 1013의 오더이며, 실리콘 기판의 경우와 비교해서 3자리수가 높아지고 있다.
그래서, 이하에 설명하는 본 실시 형태에서는, 게르마늄 기판(10)의 표면을 황화 수소(H2S) 가스 및 암모니아(NH3) 가스로 트리트먼트하고, 게르마늄 기판(10)의 표면에 황화 게르마늄(GeSx)의 패시베이션막(30)을 형성한다. 이것에 의해, 도 2의 (c)에 나타내는 바와 같이) 게르마늄 기판(10)의 표면의 결함 밀도는 1011의 오더로 된다. 이와 같이 해서, 본 실시 형태에서는 게르마늄의 표면의 결함 밀도를 낮게 함으로써, 제조된 반도체 구조의 모빌리티를 높여, 고성능의 트랜지스터나 그 외의 반도체 구조를 제조할 수 있다.
[반도체 구조예 : 패시베이션 처리 방법]
다음으로, 본 실시 형태에 따른 패시베이션 처리 방법을 이용한 반도체 구조의 제조 공정의 일례에 대해, 도 3의 흐름도를 참조하면서 설명한다. 본 실시 형태에 따른 반도체 구조에서는, 우선, 염산(HCL) 또는 DHF(Diluted Hydrofluoric acid : 희불산(HF와 H2O의 혼합액))의 액체에 의해 게르마늄 기판(10)을 습식 에칭한다(스텝 S10). 이 공정에 의해, 게르마늄 기판(10) 상의 산화 게르마늄(GeO2) 막(20)이 제거된다.
다음으로, 게르마늄 기판(10) 상에 High-k막을 성막하기 위해서, 게르마늄 기판(10)을 성막 장치(1)에 반송한다(스텝 S12). 이 공정에 의해, 게르마늄 기판(10)은 소정의 시간만 공기에 노출된다. 이 방치 시간에 게르마늄 기판(10)의 표면이 재산화되고, 게르마늄 기판(10)에 자연 산화막(GeO)(40)이 형성된다. 자연 산화막(40)에 의해, 게르마늄 기판(10)의 표면은 결함 밀도가 높은 상태로 된다.
그래서, 성막 장치(1)와 동일 또는 상이한 장치에서 게르마늄 기판(10)을 NH3 가스의 분위기에서 에칭한다(스텝 S14). 이 공정에 의해, 게르마늄 기판(10)의 표면의 자연 산화막(40)이 거의 제거된다.
다음으로, 성막 장치(1) 내에 황화 수소(H2S) 가스 및 암모니아(NH3) 가스를 공급하고, 게르마늄 기판(10)의 트리트먼트를 실시한다(스텝 S16). 이 공정에 의해, 게르마늄 기판(10)의 표면에 GeSx의 패시베이션막(30)이 형성된다. 다음으로, High-k막(50)을 성막한다(스텝 S18). High-k막(50)으로서는, 알루미나(Al2O3), 산화 하프늄(HfO2), 하프늄 알루미네이트(HfAlO), 산화 지르코늄(ZrO2), 산화 프라세오디뮴(PrOx), 산화 란탄(LaOx), 산화 가돌리늄(Gd2O3)이 사용되어도 좋다.
마지막으로, 상부 전극으로서 기능하는 금속막(60)을 성막하고(스텝 S20), 본 처리를 종료한다. 금속막(60)으로서는, 탄탈(Ta), 질화 탄탈(TaN), 질화 티탄(TiN)이 사용되어도 좋다.
(자연 산화막)
또한, 스텝 S16 이후의 공정을 in-situ로 실시하는 환경이 바람직하다. ex-situ로 실시하는 환경에서는, 스텝 S16의 패시베이션막을 성막하기 전이나 스텝 S18의 High-k막(50)을 성막하기 전에, 게르마늄 기판(10)의 표면이 공기에 노출되어 버려, 그 동안에 게르마늄 기판(10)의 표면에 자연 산화막(40)이 형성되어 버린다. 예를 들면, 도 4는 공기에 노출되는 시간(즉, 게르마늄 기판의 방치 시간)과 게르마늄 기판 상의 자연 산화물의 두께의 관계의 일례를 나타낸다. 도 4의 가로축은 방치 시간을 나타내고, 세로축은 자연 산화막의 두께를 나타낸다. 또한, 도 4는, 논문 「Native Oxidation Growth on Ge(111) and (100) Surfaces」, Siti Kudnie Sahari, Hideki Murakami, Tomohiro Fujioka, Tatsuya Bando, Akio Ohta, Katsunori Makihara, Seiichiro Higashi, and Seiichi Miyazaki, Japanese Journal of Applied Physics 50 (2011) 04DA12의 Fig.6을 인용한다.
이것에 따르면, 방치 시간이 동일한 경우, n형 게르마늄 기판(n-Ge) 및 p형 게르마늄 기판(p-Ge)의 자연 산화막의 두께는 n형 실리콘 기판(n-Si)의 자연 산화막의 두께에 대해서 4~5배로 되어 있다. 즉, 게르마늄 기판은 실리콘 기판보다 산화하기 쉽다.
따라서, 방치 시간이 길어질수록 게르마늄 기판(10) 상에 GeOx의 결합이 증가하고, GeSx의 결합이 감소하기 때문에, 방치 시간이 길어질수록 게르마늄 기판(10) 상의 S의 농도가 낮아지고, O의 농도가 높아진다.
게르마늄 기판(10) 상의 O의 농도가 높아지면, 게르마늄 기판(10)과 High-k막의 계면에 있어서의 결함 밀도가 높아진다. 즉, 게르마늄 기판(10)은 실리콘 기판보다 자연 산화되기 쉽고, 이것에 의해 표면의 결함 밀도가 높아져서, 모빌리티가 떨어지는 경향이 있다는 것을 알 수 있다.
게르마늄 기판(10) 상의 산화 게르마늄(GeO2) 막(20)은 도 3의 스텝 S10의 습식 에칭으로 거의 제거할 수 있다. 그러나, 게르마늄 기판(10) 상의 자연 산화막은 상기의 습식 에칭으로 모두 제거하는 것은 어렵다. 이 때문에, 스텝 S12의 게르마늄 기판(10)의 방치 시간(반송 시간 등)을 단축함으로써, 자연 산화막(40)이 형성되기 어렵게 하는 것이 바람직하다.
따라서, 상기 방치 시간의 관리는 중요하다. 본 실시 형태에서는, 도 3의 스텝 S16에 있어서, 게르마늄 기판(10)의 트리트먼트를 실시하고, 게르마늄 기판(10)의 표면에 패시베이션막을 형성 및 보호하고, 이것에 의해, 게르마늄 기판(10)의 표면이 산화되는 것을 방지한다. 이 결과, 게르마늄 기판(10)의 표면의 결함 밀도가 높아져, 제조된 반도체 구조의 디바이스 특성이 나빠지는 것을 막을 수 있다. 또한, 이상의 이유로부터 도 3의 스텝 S16 이후의 공정은, 예를 들면 성막 장치(1)에 있어서 in-situ로 실시하는 것이 보다 바람직하다. 다만, 스텝 S16에서 게르마늄 기판(10)의 표면에 패시베이션막이 형성되어 있기 때문에, 스텝 S18 및 스텝 S20는 ex-situ로 실시해도 좋다.
(성막 장치의 구성예)
또한, 성막 장치의 구성예에 대해 간단하게 설명한다. 성막 장치(1)는 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어진 원통형의 처리실(C)을 가지고 있다. 처리실(C)의 내부에는 탑재대(12)가 마련되어 있다. 탑재대(12)는 게르마늄 기판(10)을 탑재한다.
처리실(C)의 천정부에는, 가스 샤워 헤드(11)가 마련되어 있다. 황화 수소 가스 및 암모니아 가스는 가스 샤워 헤드(11)의 가스 도입구(14)로부터 도입되고, 가스 버퍼 공간(11b)을 지나서 다수의 가스 통기 구멍(11a)으로부터 처리실(C) 내에 공급된다. 처리실(C) 내에 공급된 황화 수소 가스 및 암모니아 가스의 작용에 의해 게르마늄 기판(10) 상에 패시베이션막(30)이 성막된다.
(NH3 첨가)
도 3의 스텝 S16에서는, 게르마늄 기판(10)의 트리트먼트를 실시하고, 게르마늄 기판(10)의 표면에 패시베이션막을 형성하기 위해서 황화 수소(H2S) 가스 및 암모니아(NH3) 가스를 이용했다. 다음으로, 5개의 트리트먼트 조건에 대해서 성막된 패시베이션막에 대해, 도 5a 및 도 5b를 참조하면서 설명한다. 도 5a는 5개의 트리트먼트 조건을 나타낸다.
트리트먼트 조건 A는 암모니아/황화 수소 가스의 비가 0/100이다.
트리트먼트 조건 B는 암모니아/황화 수소 가스의 비가 60/140이다.
트리트먼트 조건 C는 암모니아/황화 수소 가스의 비가 100/100이다.
트리트먼트 조건 D는 암모니아/황화 수소 가스의 비가 140/60이다.
트리트먼트 조건 E는 암모니아/황화 수소 가스의 비가 0/100이다.
트리트먼트 조건 F는 암모니아/황화 수소 가스의 비가 100/100이다.
즉, 트리트먼트 조건 A, E는 암모니아 가스가 첨가되어 있지 않다는 점이 다른 조건 B~D, F와 상이하다. 또, 트리트먼트 조건 A~D는 트리트먼트 시간이 2분이며, 트리트먼트 시간이 20분인 트리트먼트 조건 E, F와 상이하다.
트리트먼트 조건 A~F의 공통점은 이하이다.
·염산(HCL)의 습식 에칭(10%의 용액, 10분)이 트리트먼트 전에 실행되고 있다.
·처리실 내의 압력은 100 Torr(13332 Pa), 온도는 100℃로 제어되고 있다.
도 5b는 5개의 트리트먼트 조건하에서 성막된 패시베이션막(즉, 게르마늄 기판의 표면)의 XPS(X선 광전자 분광 : X-ray Photoelectron Spectroscopy) 측정에 의한 S 2p 궤도 전자로서 관측된 유황 S의 비율을 나타낸다. 예를 들면, 트리트먼트 조건 A에서는, 패시베이션막이 형성된 게르마늄 기판(10)의 표면 부근에 4%의 유황이 존재하고 있는 것을 나타낸다.
도 5a 및 도 5b에 의하면, 황화 수소 가스에 암모니아 가스를 첨가해서 트리트먼트를 실시한 조건 B, C, D, F는, 황화 수소 가스에 암모니아 가스를 첨가하지 않고 트리트먼트를 실시한 조건 A, E보다 패시베이션막의 물질에 포함되는 유황 S의 비율이 많은 것을 알 수 있다. 특히, 황화 수소 가스에 암모니아 가스를 첨가하지 않고 20분간 트리트먼트를 실시한 조건 E의 경우, 패시베이션막에 포함되는 유황 S의 비율은 6%이다. 이것에 대해서, 황화 수소 가스에 암모니아 가스를 첨가해서 2분간 트리트먼트를 실시한 조건 B~D의 경우, 패시베이션막에 포함되는 유황 S의 비율은 10% 정도이다. 즉, 황화 수소 가스에 암모니아 가스를 첨가해서 트리트먼트를 실시하면, 트리트먼트 시간을 1/10로 단축해도 패시베이션막에 포함되는 S의 비율은 높아져, 게르마늄 기판(10)의 표면의 결함 밀도를 낮게 할 수 있다는 것을 알 수 있다.
다만, 도 5b에 나타내는 패시베이션막에 포함되는 유황 S에는, 막 중의 게르마늄 Ge와 결합하고 있지 않는 유황 S도 포함된다. 따라서, 다음으로, 게르마늄 기판(10) 중의 Ge와 결합하고 있는 유황 S의 성분에 대해 고찰한다. 도 6a 내지 도 6c는 패시베이션막이 형성된 게르마늄 기판(10)을 표면으로부터 XPS 측정한 결과의 일례를 나타낸다. 가로축은 결합 에너지이며, 세로축은 게르마늄 기판(10) 표면의 조성 상태를 나타낸다. 도 6a는 트리트먼트를 실시하지 않은 경우(패시베이션막이 형성되어 있지 않은 경우)를 나타낸다. 도 6b는 황화 수소 가스에 암모니아 가스를 첨가하지 않고 트리트먼트를 실시한 경우를 나타낸다. 도 6c는 황화 수소 가스에 암모니아 가스를 첨가해서 트리트먼트를 실시한 경우를 나타낸다.
도 6a 내지 도 6c의 측정 결과에 따르면, 도 6c의 암모니아 가스를 첨가한 트리트먼트에서는, 패시베이션막에 포함되는 GeS나 GeS2의 피크가, 도 6b의 암모니아 가스를 첨가하지 않는 트리트먼트를 실시한 경우의 GeS나 GeS2의 피크보다 현저하게 높아지고 있다. 즉, 암모니아 가스를 첨가한 경우의 패시베이션막에는, 암모니아 가스를 첨가하지 않는 경우보다 Ge와 결합한 유황 S의 성분이 많이 포함된다. 이와 같이, 암모니아 가스를 첨가한 황화 수소 가스를 이용해서 트리트먼트를 실시함으로써, GeSx를 형성할 때의 활성화 에너지가 떨어진다고 추측된다.
이상으로부터, 암모니아 가스를 첨가한 황화 수소 가스를 이용해서 트리트먼트를 실시함으로써, 게르마늄과 결합하고 있는 S가 패시베이션막 중에 포함되는 비율이 높아져, 게르마늄 기판(10) 표면의 결함 밀도를 저하시키는 것을 알 수 있다. 이것에 의해, 게르마늄 기판(10)과 High-k막(50)의 계면 상태가 좋아져, 모빌리티가 높아진다고 예상된다.
또한, 도 6a의 트리트먼트를 실시하지 않은 경우, 게르마늄 기판(10) 표면의 GeS나 GeS2의 피크는, 도 6b의 암모니아 가스를 첨가하지 않고 황화 수소 가스를 이용해서 트리트먼트를 실시한 경우보다 더 낮아지고 있다.
이상으로 설명한 바와 같이, 본 실시 형태에 의한 패시베이션 처리 방법에 의해 형성한 패시베이션막에서는, 유황 S의 함유율이 높아져, 게르마늄과 결합한 GeS나 GeS2로서 안정되어 막 중에 존재한다는 것을 알 수 있었다. 이것에 의해, 게르마늄 기판의 표면에 있어서의 결함 밀도를 저하시키고, 제조된 반도체의 모빌리티를 향상시킬 수 있다.
또, 황화 수소 가스에 암모니아 가스를 첨가함으로써 트리트먼트 시간을 단축할 수 있다. 또, 통상 300℃~400℃의 고온에서 H2S 가스를 이용해서 패시베이션막이 성막되는 것에 대해, 본 실시 형태에서는, 황화 수소 가스에 암모니아 가스를 첨가해서, 보다 저온의 100℃에서 패시베이션막을 형성한다. 이 결과, 트리트먼트 시간을 약 1/10로 단축할 수 있고, 또한 저온 처리로 패시베이션막을 형성할 수 있어 생산 효율을 향상시킬 수 있다.
또한, 도 7a의 상단 및 하단의 SEM(주사형 전자 현미경) 화상에는, 트리트먼트를 실시하지 않은 게르마늄 기판의 표면 및 단면을 나타낸다. 도 7b의 상단 및 하단의 SEM 화상에는, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시한 게르마늄 기판의 표면 및 단면을 나타낸다. 도 7a 및 도 7b에 의하면, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시한 게르마늄 기판의 표면 거칠기(roughness)가, 트리트먼트를 실시하지 않은 게르마늄 기판의 표면 거칠기와 동등하다는 것이 증명된다. 즉, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시해도, 트리트먼트 전의 게르마늄 기판의 표면 거칠기보다 표면 상태가 나빠지지 않다는 것을 확인할 수 있다.
[온도 및 압력 의존]
다음으로, 본 실시 형태에 따른 패시베이션 처리 방법을 적용하는 처리실의 온도 및 압력 의존성에 대해, 도 8a~도 11을 참조하면서 설명한다. 도 8a~도 11은 TOF-SIMS(Time-of-Flight Secondary Mass Spectrometry : 2차 이온 질량분석법)에 의해 패시베이션막이 형성된 게르마늄 기판의 표면 상태를 분석한 결과를 나타낸다.
본 실시 형태에서는, 처리실의 온도로서 탑재대의 온도가 표시되어 있다.
여기에서는, 우선, 염산(HCL)을 포함하는 액체로 게르마늄 기판(10)을 10분간 습식 에칭한다. 다음으로, 습식 에칭 후의 게르마늄 기판에, 황화 수소 가스 및 암모니아 가스에 의해 트리트먼트를 실시한 결과의 일례를 나타낸다. 도 8a는 처리실 내의 압력이 3 Torr(400 Pa)인 경우에 있어서, 처리실 내의 온도가 25℃, 50℃, 100℃일 때의 패시베이션막 중의 GeO2의 개수와 GeS의 개수를 나타낸 그래프이다. 도 8c는 가로축이 트리트먼트시의 온도를 나타내고, 세로축이 GeS에 대한 GeO2의 비율을 나타낸다. 이 결과에 의하면, 막 중의 GeS에 대한 GeO2의 비율은 25℃보다 50℃ 및 100℃쪽이 적게 되어 있다.
도 8b는 처리실 내의 압력이 50 Torr(6667 Pa)인 경우에 있어서, 처리실 내의 온도가 25℃, 50℃, 100℃일 때의 패시베이션막 중의 GeO2의 개수와 GeS의 개수를 나타낸 그래프이다. 도 8c에 나타내는 바와 같이, 막 중의 GeS에 대한 GeO2의 비율은 25℃보다 50℃ 및 100℃쪽이 적게 되어 있다.
이와 같이, 처리실 내의 압력이 3 Torr 및 50 Torr의 어느 경우에도 온도가 높아질수록 GeS에 대한 GeO2의 비율은 낮아지고, 이 결과, 결함 밀도가 저하된다. 이상으로부터, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시할 때, 처리실 내를 50℃ 이상으로 제어하는 것이 바람직하다.
또, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시할 때, 처리실 내의 압력은 3 Torr 이상으로 제어하는 것이 바람직하고, 50 Torr 이상의 고압으로 하면 더 바람직하다.
도 9는 처리실 내의 압력을 50 Torr로 제어하고, 처리실 내의 온도를 25℃, 50℃, 100℃, 150℃, 200℃으로 했을 때의 패시베이션막 중의 GeO2의 개수, GeS의 개수, 및 GeS에 대한 GeO2의 비율을 나타낸 그래프이다. 이것에 의하면, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시할 때, 처리실 내의 온도를 50℃ 이상으로 제어하면 게르마늄 기판의 표면의 O의 농도를 저하할 수 있기 때문에 처리실 내의 온도는 50℃ 이상이 바람직하다. 또, 처리실 내의 온도가 100℃~200℃인 범위에서는, 패시베이션막 중의 GeS에 대한 GeO2의 비율이 포화 상태에 있고, 거의 변화하지 않는다.
도 10은 처리실 내의 압력을 50 Torr로 제어하고, 처리실 내의 온도를 25℃, 50℃, 100℃, 150℃, 200℃으로 했을 때의 패시베이션막 중의 GeOx의 개수, GeSx의 개수, 및 GeSx에 대한 GeOx의 비율을 나타낸 그래프이다. 본 예에서는, GeOx의 개수는 GeO와 GeO2의 개수의 합계이며, GeSx의 개수는 GeS와 GeS2의 개수의 합계이다. 도 10에 나타내는 바와 같이, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시할 때, 처리실 내의 온도를 50℃ 이상으로 하면 게르마늄 기판의 표면의 O의 농도를 저하할 수 있기 때문에, 처리실 내의 온도는 50℃ 이상인 것이 바람직하다. 또, 100℃~200℃의 범위에서는 패시베이션막 중의 GeSx에 대한 GeOx의 비율이 포화 상태에 있고, 거의 변화하지 않는다.
도 11의 실험에서는, 처리실 내의 압력을 50 Torr(6667 Pa), 100 Torr(13332 Pa), 300 Torr(39996 Pa), 500 Torr(66670 Pa)로 제어하고, 처리실 내의 온도를 100℃, 200℃, 250℃로 제어한다. 도 11은 처리실 내의 압력 및 온도를 상술한 바와 같이 제어했을 때의 패시베이션막 중의 GeO2의 개수와 GeS의 개수와 GeS에 대한 GeO2의 비율을 나타낸 그래프이다. 도 11에 나타내는 바와 같이, 황화 수소 가스와 암모니아 가스에 의해 트리트먼트를 실시할 때, 처리실 내의 압력을 100 Torr(13332 Pa) 이상으로 제어하고, 온도를 100℃ 이상으로 제어하면, 대체로 게르마늄 기판의 표면의 O의 농도를 저하할 수 있기 때문에, 상술한 바와 같이 제어하는 것이 바람직하다.
또, T로 나타내는 범위 내의 결과에 의하면, 동일 압력에서 온도를 올리면 패시베이션막에 포함되는 O의 수가 증가하고 있다. 또, P로 나타내는 범위 내의 결과에 의하면, 동일 온도로 압력을 올리면 패시베이션막에 포함되는 O의 수가 감소하고 있다. 다만, GeS에 대한 GeO2의 비율을 고려하면, 탑재대의 온도는 50℃~250℃로 제어하면 좋다. 또, 처리실의 압력은 3 Torr 이상으로 제어하면 좋다. 또, 압력의 상한치는 200 Torr(26664 Pa) 정도가 바람직하다. APC(자동 압력 제어기)를 동작시켜 처리실 내의 압력을 조정하는 경우, APC의 실용 범위의 상한치가 200 Torr 정도이기 때문에, 처리실의 압력은 3 Torr~200 Torr로 제어하는 것이 바람직하다. 또, 처리 가스의 사용량을 적게 하여도, 상한치는 200 Torr 정도로 된다고 생각된다.
[인듐 갈륨 비소 기판과 유량 의존]
다음으로, 본 실시 형태에 따른 패시베이션 처리 방법에 있어서의 가스의 유량 의존성에 대해, 도 12를 참조하면서 설명한다. 여기에서는, 게르마늄 기판 대신에 인듐 갈륨 비소(InGaAs)의 기판이 사용된다. 인듐 갈륨 비소의 기판은 본 실시 형태에 따른 패시베이션 처리 방법을 적용하는 Ⅲ-V족의 기판의 일례이다. Ⅲ-V족의 다른 재료로서는, 갈륨 비소(GaAs), 인듐 비소(InAs), 안티몬화 갈륨(GaSb) 및 안티몬화 인듐(InSb) 등을 사용할 수 있다. 또한, 도 12는 TOF-SIMS에 의해 패시베이션막이 형성된 인듐 갈륨 비소의 기판의 표면 상태를 분석한 결과를 나타낸다.
여기에서는, 우선, 희불산(DHF)을 포함하는 액체로 인듐 갈륨 비소의 기판을 10분간 습식 에칭한다. 다음으로, 처리실의 온도를 50℃, 압력을 50 Torr(6666 Pa)로 제어하고, 황화 수소 가스와 암모니아 가스에 의해 2분간의 트리트먼트가 실시된다. 이 공정에 의해, 패시베이션막이 성막된다.
게르마늄 기판의 경우, 게르마늄 기판의 표면의 GeOx 및 GeSx의 개수를 측정함으로써 그들의 비율로부터 패시베이션막의 특성을 고찰했다. 이것에 대해서, 인듐 갈륨 비소(InGaAs)의 기판의 경우, InGaAs의 기판의 표면의 InOx, InSx, GaOx, GaSx, AsOx 및 AsSx의 개수를 측정한다. 그리고, 인듐(In), 갈륨(Ga), 비소(As)의 각각에 대해서, S에 대한 O의 비율을 고찰한다. 도 12에는, 트리트먼트 없음의 경우와 트리트먼트 있음의 경우가 나타나 있다. 여기서 「트리트먼트 있음」이란, 암모니아 가스와 황화 수소 가스의 유량비가 20/180인 경우에 있어서의 암모니아 가스와 황화 수소 가스의 트리트먼트이다. 도 12에는, 이것에 의해 형성된 패시베이션막 중의 AsO 및 AsS의 비율, GaO 및 GaS의 비율, InO 및 InS의 비율이 나타나 있다. 도 12에 의하면, AsO 및 AsS의 비율, GaO 및 GaS의 비율, InO 및 InS의 비율의 모두, 트리트먼트 있음의 경우에는, 트리트먼트 없음의 경우보다 InGaAs의 기판의 표면의 S의 농도가 O의 농도보다 높아지고 있는 것을 알 수 있다. 이 결과, 황화 수소 가스에 대한 암모니아 가스의 유량비를 10%(=20/(20＋180)×100) 이상으로 제어하는 것이 바람직하다. 또한, 도 12의 결과에서는 AsO/AsS＜GaO/GaS＜InO/InS로 되어 있다.
이상으로 설명한 바와 같이, 본 실시 형태의 패시베이션 처리 방법에 의하면, 황화 수소 가스에 암모니아 가스를 첨가한 트리트먼트에 의해 유황 S의 함유율이 높은 패시베이션막이 게르마늄 등의 기판의 표층에 성막된다. 이것에 의해, 게르마늄 등의 기판의 표면(즉, 기판과 High-k막의 계면)에 있어서의 결함 밀도를 저하시킬 수 있다.
또, 본 실시 형태에 의하면, 황화 수소 가스에 암모니아 가스를 첨가함으로써 트리트먼트의 처리 속도를, 암모니아를 첨가하지 않고 황화 수소 가스에 의해서만 트리트먼트를 실시하는 경우와 비교해서 10배 정도 고속으로 할 수 있다. 또, 통상, 트리트먼트가 300℃ 정도의 고온에서 행해지는 것에 대해, 본 실시 형태에 의하면, 100℃ 정도의 저온에서 패시베이션막을 형성할 수 있다. 이 결과, 생산 효율을 향상시킬 수 있다.
또한, 본 실시 형태의 패시베이션 처리 방법에서는, 황화 수소 가스와 암모니아 가스를 사용했다. 그렇지만, 황화 수소 가스 대신에 셀렌화 수소(H2Se) 가스를 사용해도 좋다. 이 경우, 본 실시 형태의 패시베이션 처리 방법에 의하면, 셀렌화 수소 가스에 암모니아 가스를 첨가한 트리트먼트에 의해 셀렌 Se의 함유율이 높은 패시베이션막이 게르마늄이나 Ⅲ-V족의 기판 위에 성막된다. 이것에 의해, 게르마늄이나 Ⅲ-V족의 기판의 계면에 있어서의 결함 밀도를 저하시킬 수 있다.
[캐패시터에의 응용]
상기 실시 형태에 따른 패시베이션 처리 방법은, 트랜지스터의 제조에 적용된다. 그렇지만, 상기 실시 형태에 따른 패시베이션 처리 방법은 게르마늄이나 Ⅲ-V족을 포함하는 캐패시터에도 적용 가능하다. 상기 실시 형태에 따른 패시베이션 처리 방법에 의해, 게르마늄이나 Ⅲ-V족 반도체와 그 위에 형성되는 산화막과의 계면의 결함 밀도를 저하시킬 수 있다.
도 13a 및 도 13b는 본 실시 형태에 따른 트리트먼트(패시베이션막)의 유무와 캐패시터의 C-V 특성을 나타낸다. 도 13a는 본 실시 형태에 따른 게르마늄 기판에 대해서 트리트먼트를 실시하지 않은 경우의 캐패시터의 전압 V에 대한 용량 C의 특성(C-V 특성)을 나타낸다. 도 13b는 본 실시 형태에 따른 트리트먼트를 실시한 경우의 캐패시터의 C-V 특성을 나타낸다. 각 주파수는 IC 칩 내의 캐패시터에 인가하는 전력의 주파수이다.
도 13a 및 도 13b에 의하면, 황화 수소 가스에 암모니아 가스를 첨가해서 패시베이션막을 성막한 경우, 패시베이션막에 의해 캐패시터의 C-V 특성이 양호하게 되어 있다. 특히, 도 13b의 타원 W로 나타내는 바와 같이, 곡선 F1(1 MHz), 곡선 F2(500 kHz), 곡선 F3(200 kHz), 곡선 F4(100 kHz)에 대해 양호한 C-V 특성이 얻어진다. 즉, 캐패시터의 계면의 결함 밀도가 낮은 경우, 주파수가 높아도(예를 들면, 100 kHz, 200 kHz, 500 kHz), 양호한 특성이 얻어진다.
이것에 대해서, 본 실시 형태에 따른 트리트먼트가 실시되지 않은 경우, 도 13a의 타원 U로 나타내는 바와 같이, 캐패시터의 C-V 특성에 불균형이 있다. 즉, 이 경우, 캐패시터의 계면의 결함 밀도가 높고, 양호한 특성을 얻을 수 없다.
이상으로부터, 본 실시 형태의 패시베이션 처리 방법에 의하면, 황화 수소 가스에 암모니아 가스를 첨가한 트리트먼트에 의해 유황 S의 함유율이 높은 패시베이션막이 게르마늄이나 Ⅲ-V족의 기판 위에 성막된다. 이것에 의해, 게르마늄이나 Ⅲ-V족의 기판의 계면에 있어서의 결함 밀도를 저하시켜, 모빌리티를 높일 수 있다.
또, 본 실시 형태의 패시베이션 처리 방법에 의하면, 셀렌화 수소 가스에 암모니아 가스를 첨가한 트리트먼트에 의해 셀렌 Se의 함유율이 높은 패시베이션막이 게르마늄이나 Ⅲ-V족의 기판 위에 성막된다. 이것에 의해, 게르마늄이나 Ⅲ-V족의 기판의 계면에 있어서의 결함 밀도를 저하시켜, 모빌리티를 높일 수 있다.
이상, 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조를 상기 실시 형태에 의해 설명했지만, 본 발명에 따른 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조는 상기 실시 형태로 한정되는 것이 아니고, 본 발명의 범위내에서 여러 변형 및 개량이 가능하다. 또, 상기 복수의 실시 형태에 기재된 사항은 모순되지 않는 범위에서 조합할 수 있다.
예를 들면, 패시베이션막을 성막하는 공정은 황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와 암모니아(NH3) 가스에 더해서 N2 등의 불활성 가스를 더해도 좋다. 다만, 황화 수소 가스 또는 셀렌화 수소 가스의 분압은 다른 가스의 분압보다 높게 제어하는 것이 바람직하다.
또, 본 발명에 의해 처리되는 기판은 웨이퍼에 한정되지 않고, 예를 들면, 플랫 패널 디스플레이(Flat Panel Display)용의 대형 기판, EL 소자 또는 태양 전지용의 기판이어도 좋다. 태양 전지용의 기판인 경우, CIGS(CuInGaSe2), CZTS(Cu2ZnSnS4) 등의 발전층(發電層)의 박막이, 암모니아를 첨가한 황화 수소 가스 또는 암모니아를 첨가한 셀렌화 수소 가스의 분위기에서 또한 100℃~500℃의 온도로 형성된다. 이때 형성되는 발전층은 밴드 갭이 조정된 결정 구조를 갖는다.
본 국제 특허 출원은 2015년 4월 20일에 출원한 일본 특허 출원 제 2015-086251호에 근거해 그 우선권을 주장하는 것이고, 일본 특허 출원 제 2015-086251호의 전체 내용을 본원에 원용한다.
1 : 성막 장치 10 : 게르마늄 기판
11 : 가스 샤워 헤드 12 : 탑재대
20 : 산화 게르마늄막 30 : 패시베이션막
40 : 자연 산화막 50 : High-k막
60 : 금속막 C : 처리실

Claims (7)

  1. 게르마늄(Ge) 또는 Ⅲ-V족의 기판을 처리실 내의 탑재대에 탑재하는 공정과,
    황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와, 암모니아(NH3) 가스를 상기 처리실 내에 공급하고, 상기 기판 위에 유황(S) 또는 셀렌(Se)을 함유하는 패시베이션막을 성막하는 공정
    을 갖는 패시베이션 처리 방법.
  2. 제 1 항에 있어서,
    상기 탑재대의 온도를 50℃~250℃로 제어하는 패시베이션 처리 방법.
  3. 제 1 항에 있어서,
    상기 처리실의 압력을 3 Torr~200 Torr로 제어하는 패시베이션 처리 방법.
  4. 제 1 항에 있어서,
    황화 수소(H2S) 가스에 대한 암모니아(NH3) 가스의 유량비를 10% 이상으로 제어하는 패시베이션 처리 방법.
  5. 제 1 항에 있어서,
    황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와, 암모니아(NH3) 가스와 함께 불활성 가스를 공급하는 패시베이션 처리 방법.
  6. 반도체 구조의 형성 방법으로서,
    게르마늄(Ge) 또는 Ⅲ-V족의 기판을 처리실 내의 탑재대에 탑재하는 공정과,
    황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와 암모니아(NH3) 가스를 상기 처리실 내에 공급하고, 상기 기판 위에 유황(S) 또는 셀렌(Se)을 함유하는 패시베이션막을 성막하는 공정과,
    상기 패시베이션막 위에 유전체막을 형성하는 공정과,
    상기 유전체막 위에 금속막을 형성하는 공정
    을 갖는 반도체 구조의 형성 방법.
  7. 게르마늄(Ge) 또는 Ⅲ-V족의 기판과,
    황화 수소(H2S) 가스 또는 셀렌화 수소(H2Se) 가스와 암모니아(NH3) 가스에 의해, 상기 기판 위에 형성된 유황(S) 또는 셀렌(Se)을 함유하는 패시베이션막과,
    상기 패시베이션막 위에 형성된 유전체막과,
    상기 유전체막 위에 형성된 금속막
    을 갖는 반도체 구조.
KR1020177030094A 2015-04-20 2016-04-06 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조 KR20170127567A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015086251A JP2016207789A (ja) 2015-04-20 2015-04-20 パッシベーション処理方法、半導体構造の形成方法及び半導体構造
JPJP-P-2015-086251 2015-04-20
PCT/JP2016/061322 WO2016170988A1 (ja) 2015-04-20 2016-04-06 パッシベーション処理方法、半導体構造の形成方法及び半導体構造

Publications (1)

Publication Number Publication Date
KR20170127567A true KR20170127567A (ko) 2017-11-21

Family

ID=57143890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030094A KR20170127567A (ko) 2015-04-20 2016-04-06 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조

Country Status (4)

Country Link
JP (1) JP2016207789A (ko)
KR (1) KR20170127567A (ko)
TW (1) TW201642344A (ko)
WO (1) WO2016170988A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090248A (ko) * 2018-12-25 2021-07-19 쇼와 덴코 가부시키가이샤 부착물 제거 방법 및 성막 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法
CN113228235B (zh) * 2018-12-18 2024-03-19 株式会社力森诺科 附着物除去方法和成膜方法
SG11202106864TA (en) * 2018-12-25 2021-07-29 Showa Denko Kk Adhesion removal method and film-forming method
EP4060076A4 (en) * 2019-11-12 2023-01-25 Showa Denko K.K. METHODS FOR REMOVAL OF ADHESIVE SUBSTANCES AND FILM FORMING METHODS
EP4064327A4 (en) * 2019-11-19 2023-01-18 Showa Denko K.K. METHOD OF REMOVING ADHESIVE MATERIAL AND FILM-FORMING PROCESS
US20220246447A1 (en) * 2019-12-17 2022-08-04 Showa Denko K.K. Method of manufacturing passivation film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141576A (ja) * 1982-02-17 1983-08-22 Nec Corp 電界効果型トランジスタ
JP2780501B2 (ja) * 1991-01-18 1998-07-30 日立電線株式会社 絶縁膜付き半導体ウェハ及びその製造方法
US7521376B2 (en) * 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
US7964490B2 (en) * 2008-12-31 2011-06-21 Intel Corporation Methods of forming nickel sulfide film on a semiconductor device
EP2306497B1 (en) * 2009-10-02 2012-06-06 Imec Method for manufacturing a low defect interface between a dielectric and a III/V compound
US9673038B2 (en) * 2014-07-10 2017-06-06 Tokyo Electron Limited Gas phase oxide removal and passivation of germanium-containing semiconductors and compound semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090248A (ko) * 2018-12-25 2021-07-19 쇼와 덴코 가부시키가이샤 부착물 제거 방법 및 성막 방법

Also Published As

Publication number Publication date
JP2016207789A (ja) 2016-12-08
TW201642344A (zh) 2016-12-01
WO2016170988A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
KR20170127567A (ko) 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조
US9911676B2 (en) System and method for gas-phase passivation of a semiconductor surface
US9905492B2 (en) System and method for gas-phase passivation of a semiconductor surface
US11670553B2 (en) Gate stack treatment
US7341960B2 (en) Method for making a metal oxide semiconductor device
Kumar et al. Sulphide passivation of GaN based Schottky diodes
Wang et al. Electrical properties of HfTiON gate-dielectric GaAs metal-oxide-semiconductor capacitor with AlON as interlayer
US20140035001A1 (en) Compound semiconductor structure
Dong et al. GaAs Enhancement-Mode NMOSFETs Enabled by Atomic Layer Epitaxial $\hbox {La} _ {1.8}\hbox {Y} _ {0.2}\hbox {O} _ {3} $ as Dielectric
US9647094B2 (en) Method of manufacturing a semiconductor heteroepitaxy structure
Liu et al. In situ Surface Passivation of Gallium Nitride for Metal–Organic Chemical Vapor Deposition of High-Permittivity Gate Dielectric
TW201417192A (zh) 半導體晶圓的製造方法、半導體晶圓、半導體裝置的製造方法及半導體裝置
Jung et al. Influence of in-situ NH3 plasma passivation on the electrical characteristics of Ga-face n-GaN MOS capacitor with atomic layer deposited HfO2
US9780172B2 (en) Method of removing oxide from substrate and method of manufacturing semiconductor device using the same
WO2017008293A1 (zh) 应用于iii-v族衬底的复合栅介质层及其制作方法
US11201049B2 (en) Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
TWI754684B (zh) 用於半導體表面之氣相鈍化的系統及方法
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
Kar et al. Physics and Technology of High-k Materials 9
Ebrahimzadeh et al. Effects of thermal vacuum nitridation of Si (100) surface via NH3 exposure
US7989363B2 (en) Method for rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of dielectric films
US10157981B1 (en) Structure and formation method of semiconductor device structure with well regions
Misra Interface Treatment Related Defects During Ge Gate Stack Formation
Yang Fabrication and characterization of AlGaN/GaN high electron mobility transistor
US9984870B2 (en) Combined reactive gas species for high-mobility channel passivation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application