CN118366862A - 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 - Google Patents
改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 Download PDFInfo
- Publication number
- CN118366862A CN118366862A CN202410406576.1A CN202410406576A CN118366862A CN 118366862 A CN118366862 A CN 118366862A CN 202410406576 A CN202410406576 A CN 202410406576A CN 118366862 A CN118366862 A CN 118366862A
- Authority
- CN
- China
- Prior art keywords
- sic
- gate oxide
- region
- pmos
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 91
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 72
- 238000000407 epitaxy Methods 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 210000000746 body region Anatomy 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005457 optimization Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及改善4H‑SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，包括：通过H2刻蚀SiC表面的方法以减小界面粗糙度；采用化学气相沉积多晶硅并低温氧化形成氧化硅作为栅极氧化物；并采用Ar气后氧化退火工艺的方法。本发明的有益效果是：本发明不仅降低散射机制当中的粗糙度散射，同时使得化学气相沉积形成的多晶硅更加致密，使得栅极氧化物更加可靠；避免了SiC与O2在高温下发生反应，在界面处形成C簇团；并且在钝化了SiC/SiO2界面的同时，避免了传统的氮氧化物退火工艺时氮氧化物中N元素对PMOS栅氧界面的负优化效果。
Description
技术领域
本发明涉及宽禁带半导体制造工艺领域，更确切地说，它涉及改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法。
背景技术
作为第三代半导体当中的代表性材料，SiC由于其宽禁带以及高临界击穿场强的优点，近年来吸引了众多功率器件研究者。相比于传统的Si基功率器件，SiC功率器件可以工作在更高的电压和更高的频率之下。同时，由于SiC的高热导率，SiC芯片有着更好的热稳定性。
在制造工艺上，相较于其他第三代半导体材料，SiC的优势在于可以通过氧化工艺在外延层表面形成一层致密的绝缘氧化层，作为MOSFET的栅极氧化物。
然而，由于在4H-SiC当中，体空穴迁移率相较于体电子迁移率过低，同时SiC/SiO2界面态密度极高，界面处的库伦散射导致P型MOSFET沟道载流子迁移率通常只有个位数，极大程度上影响SiC CMOS的电学性能。但是体空穴迁移率只由材料特性决定，因此只能想办法改善SiC/SiO2界面。对于SiC/SiO2界面态的来源，目前比较主流的观点认为在SiC与O2高温下发生化学反应的过程当中，一部分C原子并没有和O2发生反应形成气体化合物，反而以C簇团的形式留在SiC/SiO2界面，从而影响了SiC/SiO2界面质量。
为了避免高温氧化工艺形成的C簇团对界面质量的影响，可以采用化学沉积或物理沉积的方式沉积绝缘氧化物作为MOSFET的栅极氧化物。但沉积得到的栅极氧化物往往不够致密，会出现MOSFET栅极可靠性较差的现象。
发明内容
本发明的目的是克服现有技术中的不足，提出了改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法。
第一方面，提供了改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，包括：
S1、提供SiC N+衬底，并在所述SiC N+衬底上形成SiC N-外延；
S2、采用多次Al离子注入形成PMOS的源区和漏区；
S3、采用多次N离子注入形成PMOS的体区；
S4、向PMOS沟道区域注入Al元素，所述沟道区域位于源区和漏区之间；
S5、采用H2对SiC N-外延表面进行刻蚀；
S6、采用化学气相沉积工艺在所述SiC N-外延远离所述SiC N+衬底的一侧淀积多晶硅，并低温氧化所述多晶硅形成氧化硅作为栅极氧化层；
S7、对所述栅极氧化层进行Ar气氛围后氧化退火；
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述SiC N-外延的一侧上；
S9、在源区、漏区以及体区淀积金属形成欧姆接触，并在Ar氛围下进行快速热退火；
S10、通过磁控溅射工艺，沉积作为金属互连层。
作为优选，S2中，PMOS的源区和漏区由多次Al离子注入形成，产生0.3μm-0.5μm的结深。
作为优选，S3中，PMOS的体区由多次N离子注入形成，产生0.3μm-0.5μm的结深。
作为优选，S4中，沟道区域的注入掩膜由SiO2和多晶硅构成，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2；所述沟道区域的离子注入参数依据阈值电压调制的需求进行制定。
作为优选，S5中，刻蚀温度为1200℃-1600℃，并根据刻蚀功率确定刻蚀时间。
作为优选，S6中，化学气相沉积工艺在500-700℃下进行沉积，沉积厚度依据所需击穿电压确定；低温氧化的氧化温度不超过800℃。
作为优选，S7中，后氧化退火的温度在800℃-1000℃之间。
作为优选，S9中，欧姆接触的金属选择Ti和/或Al。
作为优选，S10中，所述金属互连层的金属选择Al。
第二方面，提供了一种碳化硅P型金属氧化物半导体，由第一方面任一所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法制得，自下向上分别包括SiC N+衬底、SiC N-外延、源区、漏区P+区域、体区N+区域、沟道Al离子注入区域、栅极多晶硅、栅极多晶硅低温氧化形成的栅极氧化物SiO2、原位掺杂P元素的多晶硅栅极、欧姆接触区域和金属互连层。
本发明的有益效果是：
1.本发明采用H2刻蚀注入后的SiC外延表面，达到降低SiC表面粗糙度的效果，从而降低散射机制当中的粗糙度散射，同时使得化学气相沉积形成的多晶硅更加致密，使得栅极氧化物更加可靠。
2.本发明采用低温氧化多晶硅形成氧化硅作为栅极氧化物，避免了SiC与O2在高温下发生反应，在界面处形成C簇团，同时氧化硅相较于其他可作为栅极氧化物的高K介质材料具有较好的热稳定性、较低的电子陷阱、与碳化硅外延的界面质量也相对较好，同时氧化硅作为传统的栅极氧化物，相关的工艺流程相对简单、成熟且成本较低。
3.本发明采用Ar气后氧化退火工艺的方法，在钝化了SiC/SiO2界面的同时，避免了传统的氮氧化物退火工艺时氮氧化物中N元素对PMOS栅氧界面的负优化效果。
附图说明
图1为本发明提高MOSFET的沟道迁移率的关键工艺流程图；
图2为本发明应用在SiC PMOS工艺当中的截面示意图；
图3为本发明应用在SiC PMOS工艺当中的工艺流程截面示意图。
具体实施方式
下面结合实施例对本发明做进一步描述。下述实施例的说明只是用于帮助理解本发明。应当指出，对于本技术领域的普通人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
实施例1：
本申请实施例1提供了改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，首先可以通过H2刻蚀SiC表面的方法以减小界面粗糙度，缓解粗糙度散射对于迁移率的影响，同时H2刻蚀后的SiC外延表面使得化学气相沉积形成的多晶硅更加致密，使得栅极氧化物更加可靠；此外，采用化学气相沉积多晶硅并低温氧化形成氧化硅作为栅极氧化物，不仅避免了SiC与O2在高温下发生反应，在界面处形成C簇团，从而改善了界面质量，而且氧化硅相较于其他可作为栅极氧化物的高K介质材料具有较好的热稳定性、较低的电子陷阱、与碳化硅外延的界面质量也相对较好，同时氧化硅作为传统的栅极氧化物，相关的工艺流程相对简单、成熟且成本较低；最后，本方法使用Ar气后氧化退火工艺，作为惰性气体的Ar气可以起到表面清洁、去除杂质的效果，同时可以降低SiC/栅极氧化物的界面态密度，减小库伦散射对于迁移率的影响，从而改善4H-SiC PMOS的沟道迁移率，同时Ar气退火相比于普遍的氮氧化物退火可以防止N原子对PMOS沟道迁移率的负优化。
具体的，如图1和图3所示，改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法包括：
S1、提供SiC N+衬底，并在所述SiC N+衬底上形成SiC N-外延。
参见图3(a)，所使用的SiC N+衬底掺杂浓度为1.0×1019atom/cm3，厚度为350μm。所使用的SiC N-外延掺杂浓度为8.0×1015atom/cm3，厚度为10μm。此外，SiC N-外延在进行工艺之前要进行RCA清洗，去除外延表面有机以及无机的沾污。
S2、采用多次Al离子注入形成PMOS的源区和漏区。
S2中，参见图3(b)，对SiC N-外延进行Al离子注入，以形成源区、漏区P+，视条件不同可产生0.3μm-0.5μm的结深，比如，源区、漏区P+深度为0.3μm，Al离子浓度为1.0×1020atom/cm3，在区域内为均匀掺杂。
进一步地，源区、漏区P+拟通过多次不同剂量及能量的N离子注入形成，注入温度为500℃，注入角度为7°，注入剂量及能量见表1。
表1Al+区域离子注入工艺
| 注入元素 | 注入能量(keV) | 注入剂量(atom/cm2) |
| Al | 20 | 3.5×1014 |
| Al | 50 | 5.0×1014 |
| Al | 90 | 7.0×1014 |
| Al | 150 | 1.1×1015 |
S3、采用多次N离子注入形成PMOS的体区。
参见图3(c)，对SiC N-外延进行N离子注入，以形成体区N+作为PMOS的体区，位置临近PMOS的源区，视条件不同可产生0.3μm-0.5μm的结深，比如，体区N+深度为0.3μm，N离子浓度为1.0×1020atom/cm3，在区域内为均匀掺杂。
进一步地，体区N+拟通过多次不同剂量及能量的N离子注入形成，注入温度为500℃，注入角度为7°，注入剂量及能量见表2。
表2N+区域离子注入工艺
| 注入元素 | 注入能量(keV) | 注入剂量(atom/cm2) |
| N | 20 | 2.0×1014 |
| N | 50 | 4.0×1014 |
| N | 100 | 8.0×1014 |
| N | 200 | 1.6×1015 |
进一步地，源区、漏区P+以及体区N+注入完成之后，需要对注入进行激活退火，退火温度为1700℃，退火时间为30min。
S4、向PMOS沟道区域注入Al元素，所述沟道区域位于源区和漏区之间。
参见图3(d)，对SiC N-外延进行Al离子注入，注入掩膜由120nm SiO2和500nm多晶硅构成，氧化硅的厚度一般在几十到两百纳米之间，多晶硅的厚度一般在几十到几百纳米之间，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2，这种复合结构的注入掩膜确保不会对沟道区域的碳化硅进行刻蚀。
沟道区域的离子注入参数可以依据阈值电压调制的需求进行制定，注入能量一般为几万电子伏特，注入剂量选择较低浓度的注入。
进一步地，对SiC N-外延进行Al离子注入，以形成沟道Al离子注入区域，注入区域位于源区、漏区P+之间，优选的，沟道Al离子注入区域注入能量为20keV，注入剂量为3.6×1012atom/cm2，注入温度为室温，注入角度为0°。
S5、采用H2对SiC N-外延表面进行刻蚀。
参见图3(e)，对SiC N-外延进行刻蚀，去除外延表面SiC薄层，刻蚀气体氛围为H2，刻蚀温度一般为1200-1600℃，刻蚀时间依据具体的刻蚀功率进行确定，以达到刻蚀几十纳米的效果，比如，通过H2在1600℃下对SiC外延进行刻蚀，刻蚀时间为20min，刻蚀厚度为10nm。
S6、采用化学气相沉积工艺在所述SiC N-外延远离所述SiC N+衬底的一侧淀积多晶硅，并低温氧化所述多晶硅形成氧化硅作为栅极氧化层。
参见图3(f)，在去除外延表面SiC薄层之后，在SiC N-外延生长多晶硅，栅极氧化层采用化学气相沉积工艺多晶硅低温氧化，通过化学气相沉积工艺在500-700℃下进行沉积，沉积厚度依据所需击穿电压确定，一般为几十纳米；通过低温氧化工艺形成栅极氧化物，氧化温度可以在几百摄氏度选择，不同的氧化温度具有不同的氧化速率，但是氧化温度不应超过800℃，过高温度会导致与碳化硅的界面质量退化，与本发明的设计初衷相悖。示例的，多晶硅通过化学气相沉积工艺进行生长，生长的厚度为40nm。
进一步地，所述栅极氧化物由化学气相沉积工艺使用氮气稀释后纯度为20％到30％的硅烷，在1.0Torr的低压条件、600℃条件下沉积。
参见图3(g)，在化学气相沉积多晶硅薄膜之后，进行低温氧化多晶硅，比如，氧化温度为200℃，在此反应条件之下，氧化以形成40nm厚的SiO2。
S7、对所述栅极氧化层进行Ar气氛围后氧化退火。
所述栅极氧化物沉积完成之后，需要在Ar氛围当中进行后氧化退火，退火温度可以在800-1000℃，不同的退火温度对应不同的退火时间，其一般在十几到几十分钟之间，但是退火温度不建议更高，这同样会影响氧化硅与碳化硅的界面质量。比如，退火温度为800-1000℃，退火时间为30min。
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述SiC N-外延的一侧上。
参见图3(h)，在栅极氧化物表面，通过低压化学气相沉积工艺，沉积原位掺杂P元素的多晶硅，比如，低压化学气相沉积温度为600℃，沉积多晶硅的厚度为400nm。
进一步地，原位掺杂多晶硅之后，对多晶硅进行刻蚀，形成原位掺杂P元素的多晶硅栅极。
S9、在源区、漏区以及体区淀积金属形成欧姆接触，并在Ar氛围下进行快速热退火。
参见图3(i)，在栅极氧化物表面开孔，开孔位置位于源区、漏区P+以及体区N+之上，优选的，通过磁控溅射工艺，沉积200nm Ti50Al50(指金属Ti和金属Al的比例为1：1)作为形成欧姆接触的金属。
进一步地，对欧姆接触金属在Ar氛围下进行快速热退火，退火温度为1000℃，退火时间为90s。
S10、通过磁控溅射工艺，沉积作为金属互连层。
磁控溅射的厚度一般在几百纳米之间。参见图3(j)，在栅极氧化物表面开孔，开孔位置位于源区、漏区P+以及体区N+之上，此外，通过磁控溅射工艺，沉积600nm Al作为金属互连层。
实施例2：
本申请在实施例1的基础上，提出了一种碳化硅P型金属氧化物半导体，如图2所示，自下向上分别包括SiC N+衬底、SiC N-外延、源区、漏区P+区域、体区N+区域、沟道Al离子注入区域、栅极多晶硅、栅极多晶硅低温氧化形成的栅极氧化物SiO2、原位掺杂P元素的多晶硅栅极、欧姆接触区域和金属互连层。
综上所述，本申请使用H2对SiC外延表面进行刻蚀，首先降低了SiC外延表面的粗糙度，减小了粗糙度散射对于PMOS沟道迁移率的影响；其次，H2刻蚀SiC外延表面之后，会使化学气相沉积得到的多晶硅薄膜更加致密，提高栅极氧化物的质量；同时，采用低温氧化多晶硅薄膜形成栅极氧化物，避免了SiC高温氧化会在界面处形成C簇团，从而改善了界面质量；此外，本发明提出的技术方案当中，采用Ar气后氧化退火工艺的方法，在钝化了SiC/SiO2界面的同时，避免了氮氧化物中N元素对PMOS栅氧界面的负优化效果。
Claims (10)
1.改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，包括：
S1、提供SiC N+衬底，并在所述SiC N+衬底上形成SiC N-外延；
S2、采用多次Al离子注入形成PMOS的源区和漏区；
S3、采用多次N离子注入形成PMOS的体区；
S4、向PMOS沟道区域注入Al元素，所述沟道区域位于源区和漏区之间；
S5、采用H2对SiC N-外延表面进行刻蚀；
S6、采用化学气相沉积工艺在所述SiC N-外延远离所述SiC N+衬底的一侧淀积多晶硅，并低温氧化所述多晶硅形成氧化硅作为栅极氧化层；
S7、对所述栅极氧化层进行Ar气氛围后氧化退火；
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述SiC N-外延的一侧上；
S9、在源区、漏区以及体区淀积金属形成欧姆接触，并在Ar氛围下进行快速热退火；
S10、通过磁控溅射工艺，沉积作为金属互连层。
2.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S2中，PMOS的源区和漏区由多次Al离子注入形成，产生0.3μm-0.5μm的结深。
3.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S3中，PMOS的体区由多次N离子注入形成，产生0.3μm-0.5μm的结深。
4.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S4中，沟道区域的注入掩膜由SiO2和多晶硅构成，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2；所述沟道区域的离子注入参数依据阈值电压调制的需求进行制定。
5.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S5中，刻蚀温度为1200℃-1600℃，并根据刻蚀功率确定刻蚀时间。
6.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S6中，化学气相沉积工艺在500-700℃下进行沉积，沉积厚度依据所需击穿电压确定；低温氧化的氧化温度不超过800℃。
7.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S7中，后氧化退火的温度在800℃-1000℃之间。
8.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S9中，欧姆接触的金属选择Ti和/或Al。
9.根据权利要求1所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法，其特征在于，S10中，所述金属互连层的金属选择Al。
10.一种碳化硅P型金属氧化物半导体，其特征在于，由权利要求1至9任一所述的改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法制得，自下向上分别包括SiC N+衬底、SiC N-外延、源区、漏区P+区域、体区N+区域、沟道Al离子注入区域、栅极多晶硅、栅极多晶硅低温氧化形成的栅极氧化物SiO2、原位掺杂P元素的多晶硅栅极、欧姆接触区域和金属互连层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410406576.1A CN118366862A (zh) | 2024-04-07 | 2024-04-07 | 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410406576.1A CN118366862A (zh) | 2024-04-07 | 2024-04-07 | 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118366862A true CN118366862A (zh) | 2024-07-19 |
Family
ID=91886286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410406576.1A Pending CN118366862A (zh) | 2024-04-07 | 2024-04-07 | 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118366862A (zh) |
-
2024
- 2024-04-07 CN CN202410406576.1A patent/CN118366862A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| US5283456A (en) | Vertical gate transistor with low temperature epitaxial channel | |
| US6656804B2 (en) | Semiconductor device and production method thereof | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN117577688A (zh) | 一种沟槽型碳化硅mosfet器件及其制造方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| CN106684146B (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| CN116153789B (zh) | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| CN118366862A (zh) | 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 | |
| EP0278072A2 (en) | Permeable-base transistor | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN112038394A (zh) | 一种能够提高阈值电压稳定性的mosfet的制备方法 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 | |
| CN109411546A (zh) | SiC沟槽MOS器件及其制作方法 | |
| CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
| CN115631996B (zh) | 一种SiC MOSFET器件的制备方法 | |
| CN108417488B (zh) | 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |