JP5061407B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5061407B2 JP5061407B2 JP2001023985A JP2001023985A JP5061407B2 JP 5061407 B2 JP5061407 B2 JP 5061407B2 JP 2001023985 A JP2001023985 A JP 2001023985A JP 2001023985 A JP2001023985 A JP 2001023985A JP 5061407 B2 JP5061407 B2 JP 5061407B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- platinum
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 185
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 138
- 229910052697 platinum Inorganic materials 0.000 claims description 68
- 239000010410 layer Substances 0.000 claims description 53
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000011084 recovery Methods 0.000 description 34
- 239000000758 substrate Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 platinum ions Chemical class 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にｐｎ接合を利用した整流素子用の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
一般に、高周波スイッチングに用いられる半導体装置として、高速リカバリーダイオードが公知である。このダイオードは、Ｐ型の半導体領域とＮ型の半導体領域とのｐｎ接合を有し、ライフタイムキラーとして白金等の重金属を拡散させることによってキャリアのライフタイムを短くしたものである。
【０００３】
図２１は、従来の高速リカバリーダイオードの構成を示す縦断面図である。このダイオードは、Ｎ型の半導体基板１１、半導体基板１１よりもキャリア濃度が低いＮ型の半導体層１２、Ｐ型の活性領域１３、Ｐ型のガードリング領域１４、酸化膜１５、表面電極１６および裏面電極１７を有する。
【０００４】
半導体層１２は半導体基板１１上にエピタキシャル成長により形成される。活性領域１３およびガードリング領域１４は、半導体層１２上に積層された酸化膜をパターニングし、それをマスクとしてＰ型の不純物をイオン注入することにより形成される。そのイオン注入後の熱処理によって半導体層１２の表面は再び酸化膜１５で被覆されるが、その酸化膜１５の一部を除去して活性領域１３を露出させ、白金の熱拡散後に活性領域１３上に表面電極１６が形成される。裏面電極１７は半導体基板１１の裏面に形成される。
【０００５】
ところで、近時、上述した構成のダイオードは力率改善回路（ＰＦＣ回路）に用いられることがある。一般に、この用途で使用されるダイオードには、逆回復電流が小さく、かつ逆回復時の逆方向電流のピーク値を過ぎてからの電流減衰率が小さいというソフトリカバリー特性が要求される。その理由は、逆回復電流が大きいと力率改善回路にスイッチング素子として設けられるＭＯＳトランジスタ等のターンオン損失の増大や素子温度の上昇を招き、その減衰率が大きいと大きな電圧ノイズが発生し、それが電源電圧に重畳されてダイオード、およびＭＯＳトランジスタ等に印加されることによって、素子の破壊や、回路の誤動作を招くからである。
【０００６】
そこで、図２１に示す従来のｐｎ接合ダイオードでは、白金拡散条件の制御によりキャリアのライフタイムを短くすることによって逆回復電流の低減を図っている。しかし、ダイオードの順方向電圧と逆回復電流とはトレードオフの関係にあり、順方向電圧の上昇を招く。さらに白金拡散条件制御だけでは逆回復時の逆方向電流の減衰率は小さくならないため、十分にソフトリカバリー化が達成されているとはいえない。そこで、白金濃度に加え、半導体層１２の厚さをとアノードキャリア濃度を最適化することがおこなわれているが、半導体層１２の厚さを増すと順方向電圧増加を招き、トレードオフは悪化する。
【０００７】
【発明が解決しようとする課題】
ライフタイムキラーとして白金を拡散させたｐｎ接合ダイオードでは、白金がダイオードの表面近傍の深さ数μｍの領域にパイルアップして存在するため、それよりも深いｐｎ接合近傍においては白金による効果が十分に発揮されない。そのため、上述したトレードオフの改善は不十分であり、ソフトリカバリー特性が余り改善されないという問題点がある。ｐｎ接合近傍において白金による効果を十分に発揮させるため、白金の注入量を増やすことが考えられる。しかし、その場合には、Ｎ型の半導体層が高抵抗化するだけでなく、Ｐ型の活性領域で白金濃度が高くなりすぎて欠陥が増加し、リーク電流が増えるという不具合を引き起こす。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、第１導電型の半導体領域に白金をドープすることにより、その半導体領域の酸化膜で被われていない表面近傍部分を第２導電型に反転させ、その第２導電型の反転領域と第１導電型の半導体領域とでｐｎ接合を形成するようにしたものである。ｐｎ接合の深さは、白金を熱拡散させる際の温度および時間を制御することにより調節する。
【００１０】
この発明によれば、白金のドープによってできた第２導電型の反転領域と第１導電型の半導体領域とによりｐｎ接合部が形成されるため、従来よりもｐｎ接合部が浅くなり、ｐｎ接合部の位置と白金が有効に作用する位置とが一致する。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の説明では、第１導電型をＮ型、第２導電型をＰ型とし、たとえばシリコンでできた半導体とする。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、Ａｓ（ヒ素）ドープのＮ型の半導体基板２１、Ｐ（リン）ドープのＮ型の半導体層２２、Ｐ型の反転領域２３、Ｐ型のガードリング領域２４、酸化膜２５、表面電極２６、裏面電極２７および活性領域エッジ部２８を有する。たとえば半導体基板２１の厚さは３００μｍであり、その不純物濃度は２×１０19ｃｍ-3である。また、たとえば半導体層２２の厚さは６０μｍであり、その不純物濃度は２×１０14ｃｍ-3である。
【００１３】
半導体層２２の表面の一部は酸化膜２５により被覆されている。反転領域２３は、半導体層２２の表面の、酸化膜２５により被われていない領域の下に浅く形成されている。反転領域２３の接合深さｘｊ、すなわちｐｎ接合の深さはたとえば数μｍである。この反転領域２３は、半導体層２２の表面近傍領域にパイルアップした高濃度の白金によってＮ型の半導体層２２がＰ型に反転してできたものである。
【００１４】
なお、図１では、白金の拡散によって導電型が反転した領域の界面を破線で示す（他の図も同じ）。この破線で示す界面は、反転領域２３と半導体層２２とのｐｎ接合部２９に相当する。ｐｎ接合部２９の深さは、白金の熱拡散条件およびその後の熱処理条件によって変化する。つまり、白金の熱拡散条件およびその後の熱処理条件を制御することによって、ｐｎ接合部２９の深さを調節することができる。
【００１５】
活性領域エッジ部２８は、半導体層２２の表面側の領域に、反転領域２３を囲むように形成されている。活性領域エッジ部２８は、反転領域２３に接続しており、反転領域２３とともに活性領域を構成する。活性領域エッジ部２８の接合深さｘｊは約１０μｍであり、反転領域２３（ｘｊ：数μｍ）よりも深い。ここで、ソフトリカバリー化を達成するためには、活性領域の接合深さは浅い方が望ましい。しかし、一般に活性領域が薄くなると、そのエッジ部分での電界増大による耐圧不良が起こり易くなってしまう。本実施の形態では、活性領域のエッジ部に活性領域エッジ部２８を設けたことによって、活性領域の接合深さを従来よりも浅くしながらも、十分な耐圧を確保している。
【００１６】
ガードリング領域２４は、半導体層２２の表面側の領域に、反転領域２３および活性領域エッジ部２８を囲むように、特に限定しないが、たとえば一重のリング状に形成されている。ガードリング領域２４の接合深さｘｊは約１０μｍである。ガードリング領域２４は二重、あるいはそれ以上設けられていてもよい。表面電極２６は、反転領域２３および活性領域エッジ部２８の表面に接するように形成されている。裏面電極２７は、半導体基板２１の裏面に接するように形成されている。
【００１７】
ここで、白金のパイルアップによって半導体層２２の表面近傍領域に反転領域２３ができることについて、図２を参照しながら簡単に説明する。図２は、半導体に熱拡散させた白金の深さ方向のプロファイルを説明するための模式図である。
【００１８】
たとえば、ＡｓドープのＮ型の半導体基板２１（不純物濃度：２×１０19ｃｍ-3、厚さ：３００μｍ）上にＰドープのＮ型の半導体層２２（不純物濃度：２×１０14ｃｍ-3、厚さ：６０μｍ）をエピタキシャル成長させる。そして、半導体基板２１の裏面または半導体層２２の表面に白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。そうすると、白金はパイルアップして半導体基板２１の裏面および半導体層２２の表面に偏在する。その際、白金はアクセプタとして作用し、不純物濃度が低い半導体層２２の表面から数μｍメートルの領域がＰ型に反転する。
【００１９】
Ｎ型の半導体層２２の表面近傍領域において、白金のパイルアップによってＰ型に反転するのは、図３に示すように、半導体層２２の表面が酸化膜２５で被われていない領域である。つまり、Ｎ型の半導体層２２の表面にたとえば厚さ９００ｎｍの酸化膜２５を形成し、その中央部をフォトリソグラフィ技術により除去して半導体層２２を露出させる。そして、半導体基板２１の裏面または半導体層２２の露出面に白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなうと、半導体層２２の、酸化膜２５で被われていない露出領域にのみ白金が高濃度で偏在し、Ｐ型に反転する。これは、半導体層２２の表面近傍に拡散した白金が酸化膜２５中に取り込まれるため、酸化膜２５で被われている領域ではＰ型の反転が起こらないからであると推測される。
【００２０】
つぎに、白金の熱拡散条件およびその後の熱処理条件を制御することによって、ｐｎ接合部２９の深さを調節することが可能であることについて説明する。図４は、白金の熱拡散温度と反転領域２３の略中央を通る縦断面（図３に一点鎖線で示す断面）における表面近傍領域のキャリア濃度分布との関係を示す特性図である。図４において、各プロファイルの谷となっているところがｐｎ接合の深さに相当する。
【００２１】
図４によれば、たとえばある熱拡散時間の場合、拡散温度が９３０℃では接合深さは約１μｍであり、９７０℃では約１０μｍであり、１０００℃では約２５μｍである。また、白金のプロファイルは、拡散時間が長くなると半導体の表面より内部に分布していくことが知られている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．６１，Ｎｏ．３ １０５５）。したがって、接合深さは、同じ温度でも拡散時間が長くなるとより深くなる。
【００２２】
図１に示す構成の半導体装置では、表面電極２６および裏面電極２７を形成する際には、電極の接触抵抗を安定化させるため、たとえば５００℃で１時間の熱処理をおこなうが、この熱処理によってもｐｎ接合部２９の深さが変化する。図５は、９３０℃で白金を熱拡散させた半導体装置について、５００℃で１時間の熱処理をおこなう前とおこなった後でのキャリア濃度分布の変化を示す特性図である。熱処理前の接合深さが１μｍであるのに対して、熱処理後の接合深さは２μｍである。このように、白金の熱拡散条件とその後の熱処理条件によって、Ｎ型の半導体層２２とＰ型の反転領域２３との接合深さを制御することができる。
【００２３】
つぎに、図１に示す半導体装置の製造方法について図６〜図９を参照しながら説明する。まず、半導体基板２１上に半導体層２２をエピタキシャル成長させる。つづいて、半導体層２２の表面上にたとえば厚さ９００ｎｍの熱酸化膜２０を形成する。そして、フォトリソグラフィ技術およびエッチングにより、活性領域エッジ部２８およびガードリング領域２４の形成領域に対応する部分の酸化膜をたとえばリング状に除去する。ここまでの状態が図６に示されている。
【００２４】
つづいて、酸化膜２０の残部をマスクとして半導体層２２にＢ（ボロン）をイオン注入する。このときのドーズ量は１×１０14ｃｍ-2であり、加速電圧は５０ｋＶである。しかる後、１２００℃で７時間の熱処理をおこない、活性領域エッジ部２８およびガードリング領域２４を形成する。このとき、同時にたとえば厚さが４００ｎｍの酸化膜が形成され、ウエハ全面が酸化膜２５で被われる。ここまでの状態が図７に示されている。
【００２５】
つづいて、フォトリソグラフィ技術およびエッチングにより、活性領域を形成する部分の酸化膜２５を除去する。この状態で、半導体基板２１の裏面または活性領域を形成する領域の半導体表面に、白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。これによって、半導体層２２の活性領域の表面近傍がＰ型に反転し、反転領域２３が形成される。ここまでの状態が図８に示されている。
【００２６】
つづいて、たとえばウエハ表面に厚さ３μｍのＡｌＳｉをスパッタリングによって積層する。そして、フォトリソグラフィ技術およびエッチングにより、ＡｌＳｉ層を所望の形状にパターニングする。しかる後、Ｎ2雰囲気中で５００℃、１時間の熱処理をおこない、反転領域２３および活性領域エッジ部２８に接する低抵抗性の表面電極２６を形成する。ここまでの状態が図９に示されている。なお、表面電極２６は、純Ａｌを真空蒸着することにより形成されていてもよい。
【００２７】
最後に、半導体基板２１の裏面にＴｉ、ＮｉおよびＡｕを真空蒸着により積層して裏面電極２７を形成して、半導体装置が完成し、図１に示す状態となる。たとえば、Ｔｉの厚さは０．７μｍであり、Ｎｉの厚さは０．３μｍであり、Ａｕの厚さは０．１μｍである。
【００２８】
つぎに、図１に示す本実施の形態の半導体装置と図２１に示す従来構造の半導体装置とについて、逆回復特性を測定した結果について説明する。図１０は本実施の形態の半導体装置の逆回復電流を示す波形図であり、図１１は従来の半導体装置の逆回復電流を示す波形図である。
【００２９】
本実施の形態の半導体装置では、逆回復電流のピーク値は約２．３Ａである。それに対して従来の半導体装置の逆回復電流のピーク値は約４．６Ａである。したがって、本実施の形態の逆回復電流のピーク値は従来のおおよそ５０％であり、大幅に低減されているのがわかる。また、ピーク後の逆回復電流の減衰は、従来の波形（図１１）に比べて著しくソフト化されているのがわかる。
【００３０】
図１２に、順方向電圧ＶＦと、逆回復電流ピーク値ＩＲＰの結果を示す。図１２において、従来構造でのＰt拡散条件調整によるトレードオフはすべてハードリカバリーであり、ソフト化するにはＶＦを増加、すなわちトレードオフは右へシフトすることになる。したがって、従来構造でのＰt拡散条件調整によるトレードオフに比べ、本発明の実施の形態１の結果は、トレードオフの改善が図られていることがわかる。
【００３１】
上述した実施の形態１によれば、Ｎ型の半導体層２２に白金を熱拡散させることによりその半導体層２２の表面近傍領域がＰ型に反転し、そのＰ型の反転領域２３とＮ型の半導体層２２とにより浅いｐｎ接合部を形成するため、必要以上に白金の濃度を高くしなくても、白金の効果が発揮される位置にｐｎ接合部が形成される。したがって、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られる。
【００３２】
また、活性領域を浅く形成することができるため、ダイオードの順方向電圧と逆回復電流とのトレードオフの関係を改善することができる。また、従来のようにＮ型の半導体層２２にＰ型の不純物を注入してＰ型の半導体領域を形成することによってｐｎ接合を形成する必要がないので、製造プロセスが簡略化される。
【００３３】
なお、上述した実施の形態１では白金の熱拡散につづいて電極２６，２７を形成するとしたが、これに限らない。たとえば、白金の熱拡散後、電極２６，２７の形成前に、半導体装置全体の厚さが３００μｍ程度になるように、半導体基板１の裏面を研磨してもよい。そうすれば、放熱特性が向上する。
【００３４】
また、上述した実施の形態１では反転領域２３と活性領域エッジ部２８とで活性領域を構成したが、これに限らない。それほど高い耐圧が要求されない場合には、たとえば図１３に示すように、活性領域エッジ部２８を設けずに活性領域を反転領域２３のみで構成してもよい。図１３に示す例では、ガードリング領域２４は二重に設けられている。
【００３５】
実施の形態２．
図１４は、本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、Ａｓ（ヒ素）ドープのＮ型の半導体基板４１、Ｐ（リン）ドープのＮ型の半導体層４２、Ｐ型の反転領域４３、Ｐ型のガードリング領域４４、酸化膜４５、表面電極４６および裏面電極４７を有する。たとえば半導体基板４１の厚さは５００μｍであり、その不純物濃度は２×１０19ｃｍ-3である。また、たとえば半導体層４２の厚さは６０μｍであり、その不純物濃度は２×１０14ｃｍ-3である。
【００３６】
半導体層４２の表面の一部は酸化膜４５により被覆されている。反転領域４３は、半導体層４２の表面の、酸化膜４５により被われていない領域の下に浅く形成されている。反転領域４３の接合深さ（ｐｎ接合部４９の深さ）ｘｊはたとえば数μｍである。ガードリング領域４４は、半導体層４２の表面側の領域に、反転領域４３を囲むように、特に限定しないが、たとえば二重のリング状に形成されている。ガードリング領域４４の接合深さｘｊは反転領域４３と同じである。ガードリング領域４４は一重、あるいは三重以上設けられていてもよい。表面電極４６は、反転領域４３の表面に接するように形成されている。裏面電極４７は、半導体基板４１の裏面に接するように形成されている。
【００３７】
ここで、反転領域４３およびガードリング領域４４は、半導体層４２の表面近傍領域にパイルアップした高濃度の白金によってＮ型の半導体層４２がＰ型に反転してできたものである。したがって、実施の形態１と同様に白金の熱拡散条件およびその後の熱処理条件を制御することによって、反転領域４３およびガードリング領域４４の接合深さを制御することができる。
【００３８】
つぎに、図１４に示す半導体装置の製造方法について図１５〜図１７を参照しながら説明する。まず、実施の形態１と同様にして半導体基板４１上に半導体層４２およびたとえば厚さが９００ｎｍの熱酸化膜４５を順次形成する。そして、フォトリソグラフィ技術およびエッチングにより、酸化膜４５の一部を除去して反転領域４３およびガードリング領域４４の形成領域の半導体表面を露出させる。ここまでの状態が図１５に示されている。
【００３９】
つづいて、半導体基板４１の裏面または酸化膜４５の除去により露出させた半導体表面に、白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。これによって、半導体層４２の露出面近傍がＰ型に反転し、反転領域４３およびガードリング領域４４が形成される。ここまでの状態が図１６に示されている。
【００４０】
そして、実施の形態１と同様にして反転領域４３に接する低抵抗性の表面電極４６を形成する。ここまでの状態が図１７に示されている。最後に、半導体基板４１の裏面に裏面電極４７を形成して、半導体装置が完成し、図１４に示す状態となる。
【００４１】
上述した実施の形態２によれば、実施に形態１と同様に、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られるという効果と、Ｐ型不純物の注入工程が不要であるため製造プロセスが簡略化されるという効果が得られる。それに加えて、実施の形態２によれば、ガードリング領域４４も白金の熱拡散によって反転領域４３と同時に形成されるので、実施の形態１に比べてさらに製造プロセスが簡略化されるという効果が得られる。
【００４２】
なお、上述した実施の形態２では活性領域を単一の反転領域４３で構成する単純な構成としたが、これに限らない。たとえば図１８に示すように、活性領域の一部にＰ型の反転領域４３が設けられており、活性領域の残りの部分がＮ型のままとなっている構成でもよい。つまり、活性領域をリング状、ストライプ状またはドット状などの任意の微細パターンの反転領域４３で構成してもよい。この場合には、白金の熱拡散時に、活性領域を形成する領域の半導体表面に前記微細パターンの相補的なパターンをなす酸化膜を残しておけばよい。この構造は実施の形態１の半導体装置にも適用できる。
【００４３】
また、上述した実施の形態２では半導体基板２１上に半導体層２２をエピタキシャル成長させたウエハに素子を形成したが、これに限らない。たとえば図１９に示すように、半導体基板１４１として、上述したエピタキシャル成長させたウエハよりも安価であるため、たとえば不純物濃度が２×１０14ｃｍ-3で厚さが５００μｍのＦＺウエハを用いてもよい。この場合には、ＦＺウエハの表面にたとえば厚さが８００ｎｍの酸化膜４５を形成し、その酸化膜４５の一部を開口した後、半導体基板１４１を裏面側からたとえば６０μｍの厚さとなるように機械研磨する。その後、半導体基板１４１の裏面から白金を熱拡散させて、反転領域４３およびガードリング領域４４を形成する。
【００４４】
そして、必要に応じて、半導体基板１４１の裏面と裏面電極４７とを低抵抗で接触させるため、半導体基板１４１の裏面からＡｓ等のＮ型のドーパントをたとえば表面濃度が１×１０18ｃｍ-3以上となるように注入する。そして、表面電極４６および裏面電極４７を形成する。この構造は実施の形態１の半導体装置にも適用できる。
【００４５】
実施の形態３．
図２０は、本発明にかかる半導体装置を適用した力率改善回路の一例を示す回路図である。この力率改善回路は、本発明にかかる半導体装置、たとえば上述した実施の形態１または実施の形態２の構成のダイオード６１、ダイオード・ブリッジ６２およびスイッチング素子であるＭＯＳトランジスタ６３を備えている。符号６４は交流入力、符号６５はインダクタンス、符号６６はキャパシタをそれぞれ表す。
【００４６】
この力率改善回路において、トランジスタ６３がオン状態からオフ状態に切り替わると、インダクタンス６５に蓄積されたエネルギーを放出するため、ダイオード６１は導通状態となる。この導通状態のダイオード６１は、トランジスタ６３がオフ状態からオン状態に切り替わるときには逆バイアス状態となる。その際、ダイオード６１は、ダイオード６１に蓄積されている電荷がなくなるまで導通するため、その逆回復期間中は、負荷に流れる電流に加えて逆回復電流がダイオード６１に流れる。そのため、トランジスタ６３のターンオン初期には大きな電流が流れることになるが、上述したようにダイオード６１の逆回復電流が従来よりも大幅に小さいので、トランジスタ６３のターンオン初期時に流れる電流は従来よりも小さくなる。
【００４７】
また、逆回復電流が減少するときの時間変化と回路の浮遊インダクタンスにより電圧ノイズが発生し、その電圧ノイズが電源電圧に重畳されてトランジスタ６３およびダイオード６１に印加されることになるが、上述したように逆回復電流のピーク後の減衰率が従来よりも著しく小さいため、発生する電圧ノイズも極めて小さい。したがって、実施の形態３によれば、力率改善回路を構成する半導体素子の破壊や、回路の誤動作を防ぐことができる。
【００４８】
以上において本発明は、種々変更可能である。たとえば、白金はＰ型のシリコン半導体中でドナーとして機能するため、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。この場合には、Ｐ型の半導体層の表面近傍にＮ型の反転領域が形成されることになる。
【００４９】
また、上記実施の形態においては、半導体領域の表面近傍にその内部よりも高濃度に白金をドープする方法として、表面からの白金の熱拡散（手法）を用いて説明したが、本発明はこの手法に限定されるものではない。たとえば、白金のイオンを注入する方法やシリコン結晶作成時におけるドーブ処理などであってもよい。
【００５０】
【発明の効果】
本発明によれば、白金の熱拡散によってできた第２導電型の反転領域と第１導電型の半導体領域とによりｐｎ接合部が形成されるため、従来よりもｐｎ接合部が浅くなり、ｐｎ接合部の位置と白金が有効に作用する位置とが一致する。したがって、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。
【図２】半導体に熱拡散させた白金の深さ方向のプロファイルを説明するための模式図である。
【図３】酸化膜によって特定領域にのみ反転領域を形成した様子を示す半導体装置の縦断面図である。
【図４】白金の熱拡散温度と表面近傍領域のキャリア濃度分布との関係を示す特性図である。
【図５】白金の熱拡散後に熱処理をおこなう前とおこなった後でのキャリア濃度分布の変化を示す特性図である。
【図６】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図７】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図８】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図９】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１０】図１に示す半導体装置の逆回復電流を示す波形図である。
【図１１】従来の半導体装置の逆回復電流を示す波形図である。
【図１２】本発明の実施の形態１にかかる半導体装置のＶＦとＩＲＰトレードオフ改善（従来構造との比較）を示す説明図である。
【図１３】本発明の実施の形態１にかかる半導体装置の他の例を示す縦断面図である。
【図１４】本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。
【図１５】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１６】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１７】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１８】本発明の実施の形態２にかかる半導体装置の他の例を示す縦断面図である。
【図１９】本発明の実施の形態２にかかる半導体装置のさらに他の例を示す縦断面図である。
【図２０】本発明にかかる半導体装置を適用した力率改善回路の一例を示す回路図である。
【図２１】従来の高速リカバリーダイオードの構成を示す縦断面図である。
【符号の説明】
２０，２５，４５ 酸化膜
２１，４１，１４１ 半導体基板（半導体領域）
２２，４２ 半導体層（半導体領域）
２３，４３ 反転領域
２４ ガードリング領域（不純物拡散領域）
２６，４６ 表面電極（第１の電極）
２７，４７ 裏面電極（第２の電極）
２８ 活性領域エッジ部（不純物拡散領域）
２９，４９ ｐｎ接合部
４４ ガードリング領域（第２の反転領域）
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にｐｎ接合を利用した整流素子用の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
一般に、高周波スイッチングに用いられる半導体装置として、高速リカバリーダイオードが公知である。このダイオードは、Ｐ型の半導体領域とＮ型の半導体領域とのｐｎ接合を有し、ライフタイムキラーとして白金等の重金属を拡散させることによってキャリアのライフタイムを短くしたものである。
【０００３】
図２１は、従来の高速リカバリーダイオードの構成を示す縦断面図である。このダイオードは、Ｎ型の半導体基板１１、半導体基板１１よりもキャリア濃度が低いＮ型の半導体層１２、Ｐ型の活性領域１３、Ｐ型のガードリング領域１４、酸化膜１５、表面電極１６および裏面電極１７を有する。
【０００４】
半導体層１２は半導体基板１１上にエピタキシャル成長により形成される。活性領域１３およびガードリング領域１４は、半導体層１２上に積層された酸化膜をパターニングし、それをマスクとしてＰ型の不純物をイオン注入することにより形成される。そのイオン注入後の熱処理によって半導体層１２の表面は再び酸化膜１５で被覆されるが、その酸化膜１５の一部を除去して活性領域１３を露出させ、白金の熱拡散後に活性領域１３上に表面電極１６が形成される。裏面電極１７は半導体基板１１の裏面に形成される。
【０００５】
ところで、近時、上述した構成のダイオードは力率改善回路（ＰＦＣ回路）に用いられることがある。一般に、この用途で使用されるダイオードには、逆回復電流が小さく、かつ逆回復時の逆方向電流のピーク値を過ぎてからの電流減衰率が小さいというソフトリカバリー特性が要求される。その理由は、逆回復電流が大きいと力率改善回路にスイッチング素子として設けられるＭＯＳトランジスタ等のターンオン損失の増大や素子温度の上昇を招き、その減衰率が大きいと大きな電圧ノイズが発生し、それが電源電圧に重畳されてダイオード、およびＭＯＳトランジスタ等に印加されることによって、素子の破壊や、回路の誤動作を招くからである。
【０００６】
そこで、図２１に示す従来のｐｎ接合ダイオードでは、白金拡散条件の制御によりキャリアのライフタイムを短くすることによって逆回復電流の低減を図っている。しかし、ダイオードの順方向電圧と逆回復電流とはトレードオフの関係にあり、順方向電圧の上昇を招く。さらに白金拡散条件制御だけでは逆回復時の逆方向電流の減衰率は小さくならないため、十分にソフトリカバリー化が達成されているとはいえない。そこで、白金濃度に加え、半導体層１２の厚さをとアノードキャリア濃度を最適化することがおこなわれているが、半導体層１２の厚さを増すと順方向電圧増加を招き、トレードオフは悪化する。
【０００７】
【発明が解決しようとする課題】
ライフタイムキラーとして白金を拡散させたｐｎ接合ダイオードでは、白金がダイオードの表面近傍の深さ数μｍの領域にパイルアップして存在するため、それよりも深いｐｎ接合近傍においては白金による効果が十分に発揮されない。そのため、上述したトレードオフの改善は不十分であり、ソフトリカバリー特性が余り改善されないという問題点がある。ｐｎ接合近傍において白金による効果を十分に発揮させるため、白金の注入量を増やすことが考えられる。しかし、その場合には、Ｎ型の半導体層が高抵抗化するだけでなく、Ｐ型の活性領域で白金濃度が高くなりすぎて欠陥が増加し、リーク電流が増えるという不具合を引き起こす。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、第１導電型の半導体領域に白金をドープすることにより、その半導体領域の酸化膜で被われていない表面近傍部分を第２導電型に反転させ、その第２導電型の反転領域と第１導電型の半導体領域とでｐｎ接合を形成するようにしたものである。ｐｎ接合の深さは、白金を熱拡散させる際の温度および時間を制御することにより調節する。
【００１０】
この発明によれば、白金のドープによってできた第２導電型の反転領域と第１導電型の半導体領域とによりｐｎ接合部が形成されるため、従来よりもｐｎ接合部が浅くなり、ｐｎ接合部の位置と白金が有効に作用する位置とが一致する。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の説明では、第１導電型をＮ型、第２導電型をＰ型とし、たとえばシリコンでできた半導体とする。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、Ａｓ（ヒ素）ドープのＮ型の半導体基板２１、Ｐ（リン）ドープのＮ型の半導体層２２、Ｐ型の反転領域２３、Ｐ型のガードリング領域２４、酸化膜２５、表面電極２６、裏面電極２７および活性領域エッジ部２８を有する。たとえば半導体基板２１の厚さは３００μｍであり、その不純物濃度は２×１０19ｃｍ-3である。また、たとえば半導体層２２の厚さは６０μｍであり、その不純物濃度は２×１０14ｃｍ-3である。
【００１３】
半導体層２２の表面の一部は酸化膜２５により被覆されている。反転領域２３は、半導体層２２の表面の、酸化膜２５により被われていない領域の下に浅く形成されている。反転領域２３の接合深さｘｊ、すなわちｐｎ接合の深さはたとえば数μｍである。この反転領域２３は、半導体層２２の表面近傍領域にパイルアップした高濃度の白金によってＮ型の半導体層２２がＰ型に反転してできたものである。
【００１４】
なお、図１では、白金の拡散によって導電型が反転した領域の界面を破線で示す（他の図も同じ）。この破線で示す界面は、反転領域２３と半導体層２２とのｐｎ接合部２９に相当する。ｐｎ接合部２９の深さは、白金の熱拡散条件およびその後の熱処理条件によって変化する。つまり、白金の熱拡散条件およびその後の熱処理条件を制御することによって、ｐｎ接合部２９の深さを調節することができる。
【００１５】
活性領域エッジ部２８は、半導体層２２の表面側の領域に、反転領域２３を囲むように形成されている。活性領域エッジ部２８は、反転領域２３に接続しており、反転領域２３とともに活性領域を構成する。活性領域エッジ部２８の接合深さｘｊは約１０μｍであり、反転領域２３（ｘｊ：数μｍ）よりも深い。ここで、ソフトリカバリー化を達成するためには、活性領域の接合深さは浅い方が望ましい。しかし、一般に活性領域が薄くなると、そのエッジ部分での電界増大による耐圧不良が起こり易くなってしまう。本実施の形態では、活性領域のエッジ部に活性領域エッジ部２８を設けたことによって、活性領域の接合深さを従来よりも浅くしながらも、十分な耐圧を確保している。
【００１６】
ガードリング領域２４は、半導体層２２の表面側の領域に、反転領域２３および活性領域エッジ部２８を囲むように、特に限定しないが、たとえば一重のリング状に形成されている。ガードリング領域２４の接合深さｘｊは約１０μｍである。ガードリング領域２４は二重、あるいはそれ以上設けられていてもよい。表面電極２６は、反転領域２３および活性領域エッジ部２８の表面に接するように形成されている。裏面電極２７は、半導体基板２１の裏面に接するように形成されている。
【００１７】
ここで、白金のパイルアップによって半導体層２２の表面近傍領域に反転領域２３ができることについて、図２を参照しながら簡単に説明する。図２は、半導体に熱拡散させた白金の深さ方向のプロファイルを説明するための模式図である。
【００１８】
たとえば、ＡｓドープのＮ型の半導体基板２１（不純物濃度：２×１０19ｃｍ-3、厚さ：３００μｍ）上にＰドープのＮ型の半導体層２２（不純物濃度：２×１０14ｃｍ-3、厚さ：６０μｍ）をエピタキシャル成長させる。そして、半導体基板２１の裏面または半導体層２２の表面に白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。そうすると、白金はパイルアップして半導体基板２１の裏面および半導体層２２の表面に偏在する。その際、白金はアクセプタとして作用し、不純物濃度が低い半導体層２２の表面から数μｍメートルの領域がＰ型に反転する。
【００１９】
Ｎ型の半導体層２２の表面近傍領域において、白金のパイルアップによってＰ型に反転するのは、図３に示すように、半導体層２２の表面が酸化膜２５で被われていない領域である。つまり、Ｎ型の半導体層２２の表面にたとえば厚さ９００ｎｍの酸化膜２５を形成し、その中央部をフォトリソグラフィ技術により除去して半導体層２２を露出させる。そして、半導体基板２１の裏面または半導体層２２の露出面に白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなうと、半導体層２２の、酸化膜２５で被われていない露出領域にのみ白金が高濃度で偏在し、Ｐ型に反転する。これは、半導体層２２の表面近傍に拡散した白金が酸化膜２５中に取り込まれるため、酸化膜２５で被われている領域ではＰ型の反転が起こらないからであると推測される。
【００２０】
つぎに、白金の熱拡散条件およびその後の熱処理条件を制御することによって、ｐｎ接合部２９の深さを調節することが可能であることについて説明する。図４は、白金の熱拡散温度と反転領域２３の略中央を通る縦断面（図３に一点鎖線で示す断面）における表面近傍領域のキャリア濃度分布との関係を示す特性図である。図４において、各プロファイルの谷となっているところがｐｎ接合の深さに相当する。
【００２１】
図４によれば、たとえばある熱拡散時間の場合、拡散温度が９３０℃では接合深さは約１μｍであり、９７０℃では約１０μｍであり、１０００℃では約２５μｍである。また、白金のプロファイルは、拡散時間が長くなると半導体の表面より内部に分布していくことが知られている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．６１，Ｎｏ．３ １０５５）。したがって、接合深さは、同じ温度でも拡散時間が長くなるとより深くなる。
【００２２】
図１に示す構成の半導体装置では、表面電極２６および裏面電極２７を形成する際には、電極の接触抵抗を安定化させるため、たとえば５００℃で１時間の熱処理をおこなうが、この熱処理によってもｐｎ接合部２９の深さが変化する。図５は、９３０℃で白金を熱拡散させた半導体装置について、５００℃で１時間の熱処理をおこなう前とおこなった後でのキャリア濃度分布の変化を示す特性図である。熱処理前の接合深さが１μｍであるのに対して、熱処理後の接合深さは２μｍである。このように、白金の熱拡散条件とその後の熱処理条件によって、Ｎ型の半導体層２２とＰ型の反転領域２３との接合深さを制御することができる。
【００２３】
つぎに、図１に示す半導体装置の製造方法について図６〜図９を参照しながら説明する。まず、半導体基板２１上に半導体層２２をエピタキシャル成長させる。つづいて、半導体層２２の表面上にたとえば厚さ９００ｎｍの熱酸化膜２０を形成する。そして、フォトリソグラフィ技術およびエッチングにより、活性領域エッジ部２８およびガードリング領域２４の形成領域に対応する部分の酸化膜をたとえばリング状に除去する。ここまでの状態が図６に示されている。
【００２４】
つづいて、酸化膜２０の残部をマスクとして半導体層２２にＢ（ボロン）をイオン注入する。このときのドーズ量は１×１０14ｃｍ-2であり、加速電圧は５０ｋＶである。しかる後、１２００℃で７時間の熱処理をおこない、活性領域エッジ部２８およびガードリング領域２４を形成する。このとき、同時にたとえば厚さが４００ｎｍの酸化膜が形成され、ウエハ全面が酸化膜２５で被われる。ここまでの状態が図７に示されている。
【００２５】
つづいて、フォトリソグラフィ技術およびエッチングにより、活性領域を形成する部分の酸化膜２５を除去する。この状態で、半導体基板２１の裏面または活性領域を形成する領域の半導体表面に、白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。これによって、半導体層２２の活性領域の表面近傍がＰ型に反転し、反転領域２３が形成される。ここまでの状態が図８に示されている。
【００２６】
つづいて、たとえばウエハ表面に厚さ３μｍのＡｌＳｉをスパッタリングによって積層する。そして、フォトリソグラフィ技術およびエッチングにより、ＡｌＳｉ層を所望の形状にパターニングする。しかる後、Ｎ2雰囲気中で５００℃、１時間の熱処理をおこない、反転領域２３および活性領域エッジ部２８に接する低抵抗性の表面電極２６を形成する。ここまでの状態が図９に示されている。なお、表面電極２６は、純Ａｌを真空蒸着することにより形成されていてもよい。
【００２７】
最後に、半導体基板２１の裏面にＴｉ、ＮｉおよびＡｕを真空蒸着により積層して裏面電極２７を形成して、半導体装置が完成し、図１に示す状態となる。たとえば、Ｔｉの厚さは０．７μｍであり、Ｎｉの厚さは０．３μｍであり、Ａｕの厚さは０．１μｍである。
【００２８】
つぎに、図１に示す本実施の形態の半導体装置と図２１に示す従来構造の半導体装置とについて、逆回復特性を測定した結果について説明する。図１０は本実施の形態の半導体装置の逆回復電流を示す波形図であり、図１１は従来の半導体装置の逆回復電流を示す波形図である。
【００２９】
本実施の形態の半導体装置では、逆回復電流のピーク値は約２．３Ａである。それに対して従来の半導体装置の逆回復電流のピーク値は約４．６Ａである。したがって、本実施の形態の逆回復電流のピーク値は従来のおおよそ５０％であり、大幅に低減されているのがわかる。また、ピーク後の逆回復電流の減衰は、従来の波形（図１１）に比べて著しくソフト化されているのがわかる。
【００３０】
図１２に、順方向電圧ＶＦと、逆回復電流ピーク値ＩＲＰの結果を示す。図１２において、従来構造でのＰt拡散条件調整によるトレードオフはすべてハードリカバリーであり、ソフト化するにはＶＦを増加、すなわちトレードオフは右へシフトすることになる。したがって、従来構造でのＰt拡散条件調整によるトレードオフに比べ、本発明の実施の形態１の結果は、トレードオフの改善が図られていることがわかる。
【００３１】
上述した実施の形態１によれば、Ｎ型の半導体層２２に白金を熱拡散させることによりその半導体層２２の表面近傍領域がＰ型に反転し、そのＰ型の反転領域２３とＮ型の半導体層２２とにより浅いｐｎ接合部を形成するため、必要以上に白金の濃度を高くしなくても、白金の効果が発揮される位置にｐｎ接合部が形成される。したがって、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られる。
【００３２】
また、活性領域を浅く形成することができるため、ダイオードの順方向電圧と逆回復電流とのトレードオフの関係を改善することができる。また、従来のようにＮ型の半導体層２２にＰ型の不純物を注入してＰ型の半導体領域を形成することによってｐｎ接合を形成する必要がないので、製造プロセスが簡略化される。
【００３３】
なお、上述した実施の形態１では白金の熱拡散につづいて電極２６，２７を形成するとしたが、これに限らない。たとえば、白金の熱拡散後、電極２６，２７の形成前に、半導体装置全体の厚さが３００μｍ程度になるように、半導体基板１の裏面を研磨してもよい。そうすれば、放熱特性が向上する。
【００３４】
また、上述した実施の形態１では反転領域２３と活性領域エッジ部２８とで活性領域を構成したが、これに限らない。それほど高い耐圧が要求されない場合には、たとえば図１３に示すように、活性領域エッジ部２８を設けずに活性領域を反転領域２３のみで構成してもよい。図１３に示す例では、ガードリング領域２４は二重に設けられている。
【００３５】
実施の形態２．
図１４は、本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、Ａｓ（ヒ素）ドープのＮ型の半導体基板４１、Ｐ（リン）ドープのＮ型の半導体層４２、Ｐ型の反転領域４３、Ｐ型のガードリング領域４４、酸化膜４５、表面電極４６および裏面電極４７を有する。たとえば半導体基板４１の厚さは５００μｍであり、その不純物濃度は２×１０19ｃｍ-3である。また、たとえば半導体層４２の厚さは６０μｍであり、その不純物濃度は２×１０14ｃｍ-3である。
【００３６】
半導体層４２の表面の一部は酸化膜４５により被覆されている。反転領域４３は、半導体層４２の表面の、酸化膜４５により被われていない領域の下に浅く形成されている。反転領域４３の接合深さ（ｐｎ接合部４９の深さ）ｘｊはたとえば数μｍである。ガードリング領域４４は、半導体層４２の表面側の領域に、反転領域４３を囲むように、特に限定しないが、たとえば二重のリング状に形成されている。ガードリング領域４４の接合深さｘｊは反転領域４３と同じである。ガードリング領域４４は一重、あるいは三重以上設けられていてもよい。表面電極４６は、反転領域４３の表面に接するように形成されている。裏面電極４７は、半導体基板４１の裏面に接するように形成されている。
【００３７】
ここで、反転領域４３およびガードリング領域４４は、半導体層４２の表面近傍領域にパイルアップした高濃度の白金によってＮ型の半導体層４２がＰ型に反転してできたものである。したがって、実施の形態１と同様に白金の熱拡散条件およびその後の熱処理条件を制御することによって、反転領域４３およびガードリング領域４４の接合深さを制御することができる。
【００３８】
つぎに、図１４に示す半導体装置の製造方法について図１５〜図１７を参照しながら説明する。まず、実施の形態１と同様にして半導体基板４１上に半導体層４２およびたとえば厚さが９００ｎｍの熱酸化膜４５を順次形成する。そして、フォトリソグラフィ技術およびエッチングにより、酸化膜４５の一部を除去して反転領域４３およびガードリング領域４４の形成領域の半導体表面を露出させる。ここまでの状態が図１５に示されている。
【００３９】
つづいて、半導体基板４１の裏面または酸化膜４５の除去により露出させた半導体表面に、白金を１重量％含有したペーストを塗布し、９２０℃で３時間の熱処理をおこなう。これによって、半導体層４２の露出面近傍がＰ型に反転し、反転領域４３およびガードリング領域４４が形成される。ここまでの状態が図１６に示されている。
【００４０】
そして、実施の形態１と同様にして反転領域４３に接する低抵抗性の表面電極４６を形成する。ここまでの状態が図１７に示されている。最後に、半導体基板４１の裏面に裏面電極４７を形成して、半導体装置が完成し、図１４に示す状態となる。
【００４１】
上述した実施の形態２によれば、実施に形態１と同様に、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られるという効果と、Ｐ型不純物の注入工程が不要であるため製造プロセスが簡略化されるという効果が得られる。それに加えて、実施の形態２によれば、ガードリング領域４４も白金の熱拡散によって反転領域４３と同時に形成されるので、実施の形態１に比べてさらに製造プロセスが簡略化されるという効果が得られる。
【００４２】
なお、上述した実施の形態２では活性領域を単一の反転領域４３で構成する単純な構成としたが、これに限らない。たとえば図１８に示すように、活性領域の一部にＰ型の反転領域４３が設けられており、活性領域の残りの部分がＮ型のままとなっている構成でもよい。つまり、活性領域をリング状、ストライプ状またはドット状などの任意の微細パターンの反転領域４３で構成してもよい。この場合には、白金の熱拡散時に、活性領域を形成する領域の半導体表面に前記微細パターンの相補的なパターンをなす酸化膜を残しておけばよい。この構造は実施の形態１の半導体装置にも適用できる。
【００４３】
また、上述した実施の形態２では半導体基板２１上に半導体層２２をエピタキシャル成長させたウエハに素子を形成したが、これに限らない。たとえば図１９に示すように、半導体基板１４１として、上述したエピタキシャル成長させたウエハよりも安価であるため、たとえば不純物濃度が２×１０14ｃｍ-3で厚さが５００μｍのＦＺウエハを用いてもよい。この場合には、ＦＺウエハの表面にたとえば厚さが８００ｎｍの酸化膜４５を形成し、その酸化膜４５の一部を開口した後、半導体基板１４１を裏面側からたとえば６０μｍの厚さとなるように機械研磨する。その後、半導体基板１４１の裏面から白金を熱拡散させて、反転領域４３およびガードリング領域４４を形成する。
【００４４】
そして、必要に応じて、半導体基板１４１の裏面と裏面電極４７とを低抵抗で接触させるため、半導体基板１４１の裏面からＡｓ等のＮ型のドーパントをたとえば表面濃度が１×１０18ｃｍ-3以上となるように注入する。そして、表面電極４６および裏面電極４７を形成する。この構造は実施の形態１の半導体装置にも適用できる。
【００４５】
実施の形態３．
図２０は、本発明にかかる半導体装置を適用した力率改善回路の一例を示す回路図である。この力率改善回路は、本発明にかかる半導体装置、たとえば上述した実施の形態１または実施の形態２の構成のダイオード６１、ダイオード・ブリッジ６２およびスイッチング素子であるＭＯＳトランジスタ６３を備えている。符号６４は交流入力、符号６５はインダクタンス、符号６６はキャパシタをそれぞれ表す。
【００４６】
この力率改善回路において、トランジスタ６３がオン状態からオフ状態に切り替わると、インダクタンス６５に蓄積されたエネルギーを放出するため、ダイオード６１は導通状態となる。この導通状態のダイオード６１は、トランジスタ６３がオフ状態からオン状態に切り替わるときには逆バイアス状態となる。その際、ダイオード６１は、ダイオード６１に蓄積されている電荷がなくなるまで導通するため、その逆回復期間中は、負荷に流れる電流に加えて逆回復電流がダイオード６１に流れる。そのため、トランジスタ６３のターンオン初期には大きな電流が流れることになるが、上述したようにダイオード６１の逆回復電流が従来よりも大幅に小さいので、トランジスタ６３のターンオン初期時に流れる電流は従来よりも小さくなる。
【００４７】
また、逆回復電流が減少するときの時間変化と回路の浮遊インダクタンスにより電圧ノイズが発生し、その電圧ノイズが電源電圧に重畳されてトランジスタ６３およびダイオード６１に印加されることになるが、上述したように逆回復電流のピーク後の減衰率が従来よりも著しく小さいため、発生する電圧ノイズも極めて小さい。したがって、実施の形態３によれば、力率改善回路を構成する半導体素子の破壊や、回路の誤動作を防ぐことができる。
【００４８】
以上において本発明は、種々変更可能である。たとえば、白金はＰ型のシリコン半導体中でドナーとして機能するため、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。この場合には、Ｐ型の半導体層の表面近傍にＮ型の反転領域が形成されることになる。
【００４９】
また、上記実施の形態においては、半導体領域の表面近傍にその内部よりも高濃度に白金をドープする方法として、表面からの白金の熱拡散（手法）を用いて説明したが、本発明はこの手法に限定されるものではない。たとえば、白金のイオンを注入する方法やシリコン結晶作成時におけるドーブ処理などであってもよい。
【００５０】
【発明の効果】
本発明によれば、白金の熱拡散によってできた第２導電型の反転領域と第１導電型の半導体領域とによりｐｎ接合部が形成されるため、従来よりもｐｎ接合部が浅くなり、ｐｎ接合部の位置と白金が有効に作用する位置とが一致する。したがって、高速でかつ十分なソフトリカバリー特性を具えたダイオードを構成する半導体装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。
【図２】半導体に熱拡散させた白金の深さ方向のプロファイルを説明するための模式図である。
【図３】酸化膜によって特定領域にのみ反転領域を形成した様子を示す半導体装置の縦断面図である。
【図４】白金の熱拡散温度と表面近傍領域のキャリア濃度分布との関係を示す特性図である。
【図５】白金の熱拡散後に熱処理をおこなう前とおこなった後でのキャリア濃度分布の変化を示す特性図である。
【図６】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図７】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図８】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図９】図１に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１０】図１に示す半導体装置の逆回復電流を示す波形図である。
【図１１】従来の半導体装置の逆回復電流を示す波形図である。
【図１２】本発明の実施の形態１にかかる半導体装置のＶＦとＩＲＰトレードオフ改善（従来構造との比較）を示す説明図である。
【図１３】本発明の実施の形態１にかかる半導体装置の他の例を示す縦断面図である。
【図１４】本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。
【図１５】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１６】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１７】図１４に示す半導体装置の製造途中における要部を示す縦断面図である。
【図１８】本発明の実施の形態２にかかる半導体装置の他の例を示す縦断面図である。
【図１９】本発明の実施の形態２にかかる半導体装置のさらに他の例を示す縦断面図である。
【図２０】本発明にかかる半導体装置を適用した力率改善回路の一例を示す回路図である。
【図２１】従来の高速リカバリーダイオードの構成を示す縦断面図である。
【符号の説明】
２０，２５，４５ 酸化膜
２１，４１，１４１ 半導体基板（半導体領域）
２２，４２ 半導体層（半導体領域）
２３，４３ 反転領域
２４ ガードリング領域（不純物拡散領域）
２６，４６ 表面電極（第１の電極）
２７，４７ 裏面電極（第２の電極）
２８ 活性領域エッジ部（不純物拡散領域）
２９，４９ ｐｎ接合部
４４ ガードリング領域（第２の反転領域）
Claims (12)
- シリコン半導体からなる第１導電型の半導体領域と、
前記半導体領域の表面層に形成され主電流が流れる活性領域と、
前記活性領域の外周にて前記半導体領域の表面上に形成され、前記活性領域を露出する開口部を有する酸化膜と、
前記活性領域の、前記酸化膜の開口部に露出された表面近傍にその内部よりも高濃度に白金がドープされてなる第２導電型の反転領域と、
前記半導体領域と前記反転領域とからなるｐｎ接合部と、を具備し、
前記酸化膜の、前記半導体領域に接する側の部分には白金が取り込まれていることを特徴とする半導体装置。 - 前記ｐｎ接合部に順方向バイアスの電圧が印加され順方向電流が流れることを特徴とする請求項１に記載の半導体装置。
- 前記反転領域と接する第１の電極と、
前記半導体領域と接する第２の電極と、
前記反転領域を一重または二重以上に囲み、かつ前記ｐｎ接合部よりも深い位置で前記半導体領域と接合する第２導電型の不純物拡散領域と、
をさらに具備することを特徴とする請求項１または２に記載の半導体装置。 - 前記反転領域を二重以上に囲む前記不純物拡散領域のうち最内周の不純物拡散領域は、前記反転領域に接続するとともに前記第１の電極と接していることを特徴とする請求項３に記載の半導体装置。
- 前記反転領域と接する第１の電極と、
前記半導体領域と接する第２の電極と、
前記反転領域を一重または二重以上に囲み、かつ前記半導体領域の表面近傍にその内部よりも高濃度にドープされた白金により第２導電型に反転してなる第２の反転領域をさらに具備することを特徴とする請求項１または２に記載の半導体装置。 - 前記第１の電極は前記半導体領域とも接していることを特徴とする請求項３〜５のいずれか一つに記載の半導体装置。
- シリコン半導体からなる第１導電型の半導体領域の第１の主面の一部を酸化膜で被覆する工程と、
前記半導体領域の表面近傍にその内部よりも高濃度に白金をドープし、当該白金を前記酸化膜に取り込ませることで前記第１の主面の露出部分の表面近傍領域に選択的に第２導電型の反転領域を形成する工程と、
前記反転領域と接する第１の電極、および前記半導体領域の第２の主面と接する第２の電極をそれぞれ形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記半導体領域の第１の主面の露出部分、または前記半導体領域の第２の主面から白金を熱拡散させ、前記酸化膜の、前記半導体領域に接する部分に前記白金を取り込ませることによって、前記半導体領域の第１の主面の露出部分の表面近傍にその内部よりも高濃度に白金を選択的にドープすることを特徴とする請求項７に記載の半導体装置の製造方法。
- シリコン半導体からなる第１導電型の半導体領域の第１の主面の一部を酸化膜で被覆する工程と、
前記酸化膜をマスクとして前記半導体領域に第２導電型の不純物イオンを注入し、熱処理をおこなって第２導電型の不純物拡散領域を形成するとともに、前記第１の主面を酸化膜で被覆する工程と、
前記不純物拡散領域で囲まれた領域の前記酸化膜の一部を除去する工程と、
前記半導体領域の表面近傍にその内部よりも高濃度に白金をドープし、前記不純物拡散領域で囲まれた領域の前記第１の主面の露出部分の表面近傍領域に、前記白金を前記酸化膜に取り込ませることで前記不純物拡散領域よりも浅い接合の第２導電型の反転領域を選択的に形成する工程と、
前記反転領域と接する第１の電極、および前記半導体領域の第２の主面と接する第２の電極をそれぞれ形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記不純物拡散領域で囲まれた領域の前記第１の主面の露出部分、または前記半導体領域の第２の主面から白金を熱拡散させ、前記酸化膜の、前記半導体領域に接する部分に前記白金を取り込ませることによって、前記半導体領域の第１の主面の露出部分の表面近傍にその内部よりも高濃度の白金を選択的にドープすることを特徴とする請求項９に記載の半導体装置の製造方法。
- 白金の拡散前に、前記不純物拡散領域で囲まれた領域の前記酸化膜の一部を除去する際に、前記不純物拡散領域のうち最内周の不純物拡散領域が露出するように前記酸化膜を除去し、
また、前記第１の電極を最内周の前記不純物拡散領域と接するように形成することを特徴とする請求項１０に記載の半導体装置の製造方法。 - 前記白金を熱拡散させる際の温度および時間を制御して前記反転領域の形成深さを調節することを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023985A JP5061407B2 (ja) | 2001-01-31 | 2001-01-31 | 半導体装置およびその製造方法 |
| US10/060,417 US6707131B2 (en) | 2001-01-31 | 2002-01-30 | Semiconductor device and manufacturing method for the same |
| DE10203820A DE10203820B4 (de) | 2001-01-31 | 2002-01-31 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023985A JP5061407B2 (ja) | 2001-01-31 | 2001-01-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231968A JP2002231968A (ja) | 2002-08-16 |
| JP5061407B2 true JP5061407B2 (ja) | 2012-10-31 |
Family
ID=18889193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001023985A Expired - Lifetime JP5061407B2 (ja) | 2001-01-31 | 2001-01-31 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6707131B2 (ja) |
| JP (1) | JP5061407B2 (ja) |
| DE (1) | DE10203820B4 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10316222B3 (de) * | 2003-04-09 | 2005-01-20 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement |
| DE102004004045B4 (de) * | 2004-01-27 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung |
| US7259440B2 (en) * | 2004-03-30 | 2007-08-21 | Ixys Corporation | Fast switching diode with low leakage current |
| JP2005340528A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP5558901B2 (ja) * | 2010-04-28 | 2014-07-23 | 株式会社東芝 | ダイオード及びその製造方法 |
| JP5671867B2 (ja) * | 2010-08-04 | 2015-02-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN103155105B (zh) * | 2010-09-28 | 2016-06-22 | 富士电机株式会社 | 半导体器件的制造方法 |
| JP6111572B2 (ja) | 2012-09-12 | 2017-04-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN105814694B (zh) | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN113223953B (zh) * | 2021-03-31 | 2022-09-27 | 青岛惠科微电子有限公司 | 一种快恢复芯片的制造方法、制造设备和快恢复芯片 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2528233A1 (fr) * | 1982-06-08 | 1983-12-09 | Thomson Csf | Structure de doigt d'emetteur dans un transistor de commutation |
| US4742017A (en) * | 1986-06-20 | 1988-05-03 | Ford Aerospace Corporation | Implantation method for forming Schottky barrier photodiodes |
| JPS63114218A (ja) * | 1986-10-31 | 1988-05-19 | Mitsubishi Electric Corp | 半導体装置への鉄拡散方法 |
| US4901120A (en) * | 1987-06-10 | 1990-02-13 | Unitrode Corporation | Structure for fast-recovery bipolar devices |
| JP2740208B2 (ja) * | 1988-11-16 | 1998-04-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH04171768A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| IT1244119B (it) * | 1990-11-29 | 1994-07-05 | Cons Ric Microelettronica | Processo di introduzione e diffusione di ioni di platino in una fetta di silicio |
| JPH06177366A (ja) * | 1992-12-04 | 1994-06-24 | Nikon Corp | ショットキーダイオードの製造方法 |
| JP3072753B2 (ja) | 1994-07-29 | 2000-08-07 | オリジン電気株式会社 | 半導体装置及び製造方法 |
| GB2292252A (en) * | 1994-08-05 | 1996-02-14 | Texas Instruments Ltd | Rapid turn off semiconductor devices |
| JP3791854B2 (ja) | 1996-01-26 | 2006-06-28 | オリジン電気株式会社 | 半導体装置及びその製造方法 |
| US5747371A (en) * | 1996-07-22 | 1998-05-05 | Motorola, Inc. | Method of manufacturing vertical MOSFET |
| JP3287269B2 (ja) * | 1997-06-02 | 2002-06-04 | 富士電機株式会社 | ダイオードとその製造方法 |
| JP2000312011A (ja) * | 1999-04-26 | 2000-11-07 | Rohm Co Ltd | 整流用半導体装置 |
| US6358825B1 (en) * | 2000-11-21 | 2002-03-19 | Fairchild Semiconductor Corporation | Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control |
-
2001
- 2001-01-31 JP JP2001023985A patent/JP5061407B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-30 US US10/060,417 patent/US6707131B2/en not_active Expired - Lifetime
- 2002-01-31 DE DE10203820A patent/DE10203820B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10203820B4 (de) | 2008-07-10 |
| US20020158246A1 (en) | 2002-10-31 |
| JP2002231968A (ja) | 2002-08-16 |
| US6707131B2 (en) | 2004-03-16 |
| DE10203820A1 (de) | 2002-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906076B2 (ja) | 半導体装置 | |
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| EP0694960B1 (en) | Process for the localized reduction of the lifetime of charge carriers | |
| JP2002314099A (ja) | ショットキーダイオード及びその製造方法 | |
| KR0134794B1 (ko) | 전도도 변조형 반도체 장치 및 그 제조방법 | |
| JPH07123166B2 (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
| JP2009218496A (ja) | ダイオード | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP5061407B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1050724A (ja) | 半導体装置 | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| JP5316428B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3975844B2 (ja) | Ｉｇｂｔとその製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| CN112397593A (zh) | 半导体器件及制造方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
| JPH10200132A (ja) | 高速ダイオード | |
| JP2004088012A (ja) | ダイオード | |
| JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
| CN112310227A (zh) | 一种高势垒SiC JBS器件及其制备方法 | |
| JP2007184439A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5061407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |