CN112310227A - 一种高势垒SiC JBS器件及其制备方法 - Google Patents

一种高势垒SiC JBS器件及其制备方法 Download PDF

Info

Publication number
CN112310227A
CN112310227A CN201910693031.2A CN201910693031A CN112310227A CN 112310227 A CN112310227 A CN 112310227A CN 201910693031 A CN201910693031 A CN 201910693031A CN 112310227 A CN112310227 A CN 112310227A
Authority
CN
China
Prior art keywords
epitaxial layer
sic
region
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910693031.2A
Other languages
English (en)
Inventor
罗烨辉
周正东
李诚瞻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201910693031.2A priority Critical patent/CN112310227A/zh
Publication of CN112310227A publication Critical patent/CN112310227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高势垒SiC JBS器件及其制备方法，该器件包括由上至下设置的第一电极层、SiC衬底、N‑SiC外延层、第二电极层、介质层和PI层。本发明的SiC器件通过在外延层形成JBS结构和表层低浓度结构，提升了器件势垒高度，同时减小器件漏电特性。

Description

一种高势垒SiC JBS器件及其制备方法
技术领域
本发明涉及一种一种高势垒SiC JBS器件及其制备方法，属于半导体器件制造领域。
背景技术
碳化硅(SiC)作为第三代宽禁带半导体材料，其所具有的高电子饱和速度、高耐压性、抗辐照、耐高温等特点，弥补了传统硅材料在大功率密度、高温、高频应用领域中的不足。使得以SiC为基础的功率半导体器件，特别是大电流密度的SiC SBD器件，成为目前SiC领域前沿的热点研究之一。
SiC JBS(碳化硅结势垒二极管)结构器件因其反向耐压较高的特点，已成为目前SiC SBD器件中主流的设计方案。因为SiC JBS器件的正向电流特性主要取决于有源区面积，当芯片的有源区面积增大时，器件的正向输出特性将会成比例性质增大，但同时其反向耐压时产生的有源区泄漏电流也将成倍增加，且有源区的漏电与面积增加的倍数成平方比，远超终端漏电带来的影响。为了改善大芯片器件反向耐压时，有源区肖特基结泄漏电流过大情况，需提升金属-SiC肖特基接触界面的势垒高度，增大了电子从金属一侧越过势垒进入半导体一侧的难度，减小了电子跃迁的几率，降低了器件反向漏电的可能性。
专利(CN201711395441.6)采用具有更高功函数的金属来提升势垒高度，但是特殊的金属材料引入了金属腐蚀的困难度，同时需要采用特殊退火条件，工艺难以控制；专利(CN201710761830.X)采用为二次退火工艺，只针对于特定的肖特基金属材料，退火次数的增加，不仅增加了工艺时长，还会引入更多的热应力作用；专利(CN201410389537.1)针对于Si基器件，在热氧生长时吸硼排磷特性改变了表面浓度，需进行表面掺杂对浓度再分布，提升表面势垒高度。但杂质离子在Si中的扩散系数非常大，同时有源区缺乏有效JBS结P注入耗尽区扩展，器件反向耐压太低，漏电大。
为了获得SiC JBS器件大电流密度输出同时，降低反向漏电带来的影响，实现SiC器件本身高耐压的特性，提出了一种高势垒SiC JBS器件及其制作方法，采用有源区JBS结构和降低SiC肖特基接触界面浓度相结合的方式，实现了大电流输出能力，同时改善器件反向漏电的影响，优化器件的反向耐压特性。
发明内容
本发明的目的是针对现有技术的问题，提供一种高势垒SiC JBS器件及其制备方法，以解决大电流密度SiC JBS芯片反向漏电大的问题。改善器件耐压特性的同时，不影响器件正向工作时的大电流输出能力。本发明采用SiC JBS结构，通过适当降低金属-SiC肖特基接触界面SiC一侧的表面浓度，提升SiC金-半接触的势垒高度，使得电子难以跃迁势垒进入半导体一侧，削弱了反向漏电的影响。由于器件导通时的主要电阻部分来源与器件漂移区电阻，导通后肖特基电阻降低，不会影响器件本身大电流的输出特性。
根据本发明的一个方面，提供一种高势垒SiC JBS器件，包括：
第一电极层；
位于所述第一电极层之上的SiC衬底；
位于所述SiC衬底之上的第一导电类型的SiC外延层，其中所述SiC外延层包括由所述外延层的上表面延伸进入所述外延层的结势垒区和位于所述结势垒区外围的终端区；
位于所述SiC外延层的结势垒区之上的第二电极层；
位于所述SiC外延层的终端区之上的介质层；
其中，所述结势垒区内包括交替设置的由所述外延层的上表面延伸进入所述外延层的至少一个第一导电类型的掺杂区和至少一个第二导电类型的掺杂区；所述第一导电类型的掺杂区的掺杂浓度小于所述第一导电类型的SiC外延层的掺杂浓度；所述第一导电类型的掺杂区的延伸深度小于所述第二导电类型的掺杂区的延伸深度。
根据本发明的优选实施方式，所述终端区包括由所述外延层的上表面延伸进入所述外延层的至少一个第二导电类型的掺杂区。
根据本发明的一些实施方式，所述第二电极层与所述结势垒区之间肖特基接触，所述第一电极层与所述SiC衬底欧姆接触。
根据本发明的优选实施方式，所述第一导电类型的掺杂区与所述第二导电类型的掺杂区的延伸深度之比为2:5，优选为1:5。
根据本发明的一些实施方式，所述第一导电类型的掺杂区的掺杂浓度小于所述第一导电类型的SiC外延层的掺杂浓度，可降低金属-SiC肖特基接触界面SiC一侧的表面浓度，提升SiC金-半接触的势垒高度，使得电子难以跃迁势垒进入半导体一侧，削弱了反向漏电的影响。
根据本发明的优选实施方式，所述SiC外延层的掺杂浓度1e15cm-3-3e16cm-3；所述第一导电类型的掺杂区的掺杂浓度为2e12cm-3-5e14cm-3；所述第二导电类型的掺杂区的掺杂浓度为1e19cm-3-5e20cm-3。
根据本发明的一些实施方式，所述第一导电类型为N型，所述第二导电类型为P型。则所述SiC外延层为N型SiC外延层，即N-SiC层；所述第一导电类型的掺杂区为N型掺杂区，但其掺杂浓度小于SiC外延层，为N--掺杂区；所述第二导电类型的掺杂区为P型掺杂区，且掺杂浓度较高，为P+掺杂区。
根据本发明的一些实施方式，所述第一导电类型为P型，所述第二导电类型为N型。则所述SiC外延层为P型SiC外延层，即P-SiC层；所述第一导电类型的掺杂区为P型掺杂区，但其掺杂浓度小于SiC外延层，为P--掺杂区；所述第二导电类型的掺杂区为N型掺杂区，且掺杂浓度较高，为N+掺杂区。
根据本发明的优选实施方式，所述第一电极层选用Ni金属层与SiC形成欧姆接触，然后进行Ti/Ni/Ag背面金属层加厚。
根据本发明的优选实施方式，所述第二电极层的材料可选用本领域的常规电极材料，优选包括Ti、Ni、Al、Mo、Au和Pd中的一种或多种。
根据本发明的优选实施方式，所述介质层可选用SiO2层、Si3N4层等。
根据本发明的优选一些方式，所述器件还包括位于所述介质层之上的PI层。
根据本发明的另一个方面，提供了一种上述高势垒SiC JBS器件的制备方法，包括：
S1.提供SiC衬底和位于所述SiC衬底之上的第一导电类型的SiC外延层；
S2.在所述外延层的上表面形成结势垒区和终端区；
S3.在所述结势垒区和终端区的上表面分别形成第二电极层和介质层；
S4.在所述SiC衬底的下表面形成第一电极层。
根据本发明的一些实施方式，所述步骤S2包括：
2A.在所述外延层有源区的上表面形成由所述外延层的上表面延伸进入所述外延层的第一导电类型的掺杂区；
2B.在所述外延层的整个上表面形成间隔设置的至少一个由所述外延层的上表面延伸进入所述外延层的第二导电类型的掺杂区。
根据本发明的一些实施方式，所述步骤S2包括：
2a.在所述外延层的整个上表面形成间隔设置的至少一个由所述外延层的上表面延伸进入所述外延层的第二导电类型的掺杂区；
2b.在所述外延层有源区的非第二导电类型的掺杂区的上表面形成由所述外延层的上表面延伸进入所述外延层的第一导电类型的掺杂区。
根据本发明的优选实施方式，利用第一掩膜版形成所述第一导电类型的掺杂区；利用第二掩膜版形成第二导电类型的掺杂区。
根据本发明的优选实施方式，所述第一掩膜版对应有源区的位置透光，为刻蚀区域，其他区域不透光。所述第二掩膜版的刻蚀区域和不透光区域其余交替设置，通过离子注入，可同时形成有源区JBS结势垒结构和终端区场环结构。
根据本发明的一些实施方式，所述步骤S1中提供的SiC外延层包括N-SiC外延层、N--/N-SiC外延层、P--/N-SiC外延层、P-SiC外延层、P--/P-SiC外延层、N--/P-SiC外延层中的至少一种。
根据本发明的优选实施方式，所述N-SiC外延层为N-型掺杂的SiC层；所述N--/N-SiC外延层为底层N-型掺杂、表层N--型掺杂的SiC层；所述P--/N-SiC外延层为底层N-型掺杂、表层P--型掺杂的SiC层；所述P-SiC外延层为P-型掺杂的SiC层；所述P--/P-SiC外延层为底层P-型掺杂、表层P--型掺杂的SiC层；所述N--/P-SiC外延层为底层P-型掺杂、表层N--型掺杂的SiC层。
当步骤S1提供N-SiC外延层时，所述步骤S2按照如下方法进行：
(1)清洗N-SiC晶圆；
(2)在N-SiC晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P--注入)，形成N--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
上述方法中，步骤(2)通过对刻蚀区域进行表面P型杂质浅层注入，可以削弱N型外延表面原有的掺杂浓度，得到浓度较低的N--掺杂区。但是，该步骤注入的P型杂质浓度不宜过高，防止注入浓度过大形成P型反型层。
根据本发明的优选实施方式，当步骤S1提供N-SiC外延层时，所述步骤S2还可按照如下方法进行：
(1)清洗N-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，形成JBS结构；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)的晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P--注入)，形成N--掺杂区，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供N--/N-SiC外延层时，所述步骤S2可按照如下方法进行：
(1)清洗N--/N-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，在有源区形成结势垒区，同时形成终端区；
(3)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供P--/N-SiC外延层时，所述步骤S2按照如下方法进行：
(1)清洗P--/N-SiC晶圆；
(2)在晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N-注入)，形成N--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供P-SiC外延层时，所述步骤S2可按照如下方法进行：
(1)清洗P-SiC晶圆；
(2)在P-SiC晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N--注入)，形成P--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供P-SiC外延层时，所述步骤S2还可按照如下方法进行：
(1)清洗P-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，形成JBS结构；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)的晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N--注入)，形成P--掺杂区，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供P--/P-SiC外延层时，所述步骤S2可按照如下方法进行：
(1)清洗P--/P-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(3)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的优选实施方式，当步骤S1提供N--/P-SiC外延层时，所述步骤S2按照如下方法进行：
(1)清洗N--/P-SiC晶圆；
(2)在晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P-注入)，形成P--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并在1550℃-2000℃下，进行1min-60min的高温激活退火处理。
根据本发明的一些实施方式，所述步骤S3包括：
3A.在步骤S2得到的晶圆表面沉积生长钝化介质；
3B.对步骤3A的表面介质进行光刻、刻蚀，只保留在终端区上的介质层；
3C.在步骤3B的晶圆表面沉积溅射金属，形成金属层；
3D.对金属层进行光刻、刻蚀，只保留结势垒区的上表面被金属覆盖，形成第二电极层；
3F.对步骤3D得到的晶圆进行退火处理，SiC与金属间形成肖特基接触。
根据本发明的优选实施方式，所述方法还包括：S4-1.对第一电极层和第二电极层进行加厚处理。
根据本发明的优选实施方式，所述方法还包括：S5.在所述介质层的上表面形成PI层。
本发明的优点和有益技术效果如下：
1.相比于传统SiC JBS器件，不用重新制作光刻版，晶圆表层N--掺杂区注入可借用介质层窗口版完成，减小了制作成本；
2.有源区表层浅结注入优势，削弱SiC晶圆表面浓度，增大了SiC与金属接触表面的电子亲和势，提高了界面的势垒高度，益于反向漏电的减小；
3.JBS结构和表层浅结注入相结合，可同时优化器件的正向导通特性。通过减小JBS结构中P+(N+)注入宽度，提高N-(P-)接触势垒高度，可维持导通压降不变的同时，增大器件电流输出密度；
4.对于同样的阳极合金层金属，此结构都能适用，具备同样的势垒提高特性；
本发明SiC SBD器件通过在外延层形成JBS结构和表层低浓度结构，提升了器件势垒高度，同时减小器件漏电特性。相较于传统JBS结构，同样肖特基接触工艺下，此结构得到的势垒高度同比增长最大可以达到0.2eV左右。通过控制有源区表层注入的杂质剂量，肖特基势垒高度可根据表面轻掺杂工艺具备势垒可调节性。优化JBS区的P+(N+)结注入宽度，同时调整有源区表层注入剂量，可有效同时实现正向低导通压降、大电流密度输出、低反向漏电、高耐压等优点。
附图说明
图1a-1f为根据本发明实施例提供的高势垒SiC JBS器件的制备方法示意图。
具体实施方式
下面结合附图和具体实施例来进一步说明本发明。
实施例1
如图1f所示，本实施例提供的高势垒SiC JBS器件包括由上至下设置的第一电极层、SiC衬底、N-SiC外延层、第二电极层、介质层和PI层。
其中，第一电极层采用Ni作为SiC欧姆合金层，并进行Ti/Ni/Ag背面金属层加厚，厚度为1.0um-1.2um；SiC衬底的厚度为250um-350um；N-SiC外延层的厚度为6um-30um，其掺杂有氮离子、磷离子，掺杂浓度为1e15cm-3-3e16cm-3；第二电极层为Ti金属层，厚度为150nm-200nm；介质层为SiO2层，厚度为0.8um-1.0um；PI层的厚度为10um-30um。
N-SiC外延层包括由所述外延层的上表面延伸进入所述外延层的结势垒区和位于所述结势垒区外围的终端区；其中，所述结势垒区内包括交替设置的N--掺杂区和P+掺杂区；终端区包括间隔设置的P+掺杂区。N--掺杂区的延伸深度为0.2um，其掺杂有氮离子，掺杂浓度为2e12cm-3-5e14cm-3；P+掺杂区的延伸深度为1.0um，其掺杂有Al离子，掺杂浓度为1e19cm-3-5e20cm-3。
其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的N-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗N-SiC晶圆；
(2)在N-SiC晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P--注入)，形成注入深度为0.2um，浓度为2e12cm-3-5e14cm-3的N--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，注入的深度为1.0um，注入浓度为1e19cm-3-5e20cm-3，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理；
步骤三：在结势垒区和终端区的上表面分别形成第二电极层和介质层：
3A.在步骤二得到的晶圆表面沉积生长SiO2介质层；
3B.对步骤3A的表面介质进行光刻、刻蚀，只保留在终端区上的介质层；
3C.在步骤3B的晶圆表面沉积溅射金属Ti，形成金属层；
3D.对金属层进行光刻、刻蚀，只保留结势垒区的上表面被金属覆盖，形成第二电极层；
3F.对步骤3D得到的晶圆在400℃-600℃下进行退火处理5min-10min，SiC与金属间形成肖特基接触；
步骤四：在所述SiC衬底的下表面形成第一电极层；
步骤五：对第一电极层和第二电极层进行加厚处理。
步骤六：在介质层的上表面进行PI固化，形成PI层。
实施例2
本实施例提供的高势垒SiC JBS器件结构与实施例1相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的N-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗N-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，注入的深度为1.0um，，注入浓度为1e19cm-3-5e20cm-3，形成JBS结构；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)的晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P--注入)，形成注入深度为0.2um，浓度为2e12cm-3-5e14cm-3的N--掺杂区，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例3
本实施例提供的高势垒SiC JBS器件结构与实施例1相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的N--/N-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗N--/N-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，注入的深度为1.0um，注入浓度为1e19cm-3-5e20cm-3，在有源区形成结势垒区，同时形成终端区；
(3)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例4
本实施例提供的高势垒SiC JBS器件结构与实施例1相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的P--/N-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗P--/N-SiC晶圆；
(2)在晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N-注入)，形成N--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行P型杂质深层注入(P+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例5
本实施例提供的高势垒SiC JBS器件包括由上至下设置的第一电极层、SiC衬底、P-SiC外延层、第二电极层、介质层和PI层。
其中，第一电极层采用Ni作为SiC欧姆合金层，并进行Ti/Ni/Ag背面金属层加厚，厚度为1.0um-1.2um；SiC衬底的厚度为250um-350um；P-SiC外延层的厚度6um-30um，其掺杂有铝离子、硼离子，掺杂浓度为1e15cm-3-3e16cm-3；第二电极层为Ti金属层，厚度为150nm-200nm；介质层为SiO2层，厚度为0.8um-1.0um；PI层的厚度为10um-30um。
P-SiC外延层包括由所述外延层的上表面延伸进入所述外延层的结势垒区和位于所述结势垒区外围的终端区；其中，所述结势垒区内包括交替设置的P--掺杂区和N+掺杂区；终端区包括间隔设置的N+掺杂区。P--掺杂区的延伸深度为0.2um，其掺杂有铝离子、硼离子，掺杂浓度为2e12cm-3-5e14cm-3；N+掺杂区的延伸深度为1.0um，其掺杂有氮离子、磷离子，掺杂浓度为1e19cm-3-5e20cm-3。
其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的P-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗P-SiC晶圆；
(2)在P-SiC晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N--注入)，形成P--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例6
本实施例提供的高势垒SiC JBS器件结构与实施例5相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的P-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗P-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，进行光刻、刻蚀，形成第二掩膜版，对刻蚀区域进行N型杂质深层注入(N+注入)，形成JBS结构；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)的晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面N型杂质浅层注入(N--注入)，形成P--掺杂区，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例7
本实施例提供的高势垒SiC JBS器件结构与实施例5相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的P--/P-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗P--/P-SiC晶圆；
(2)在SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，对进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(3)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
实施例8
本实施例提供的高势垒SiC JBS器件结构与实施例5相同，其制备方法如下：
步骤一：提供SiC衬底和位于所述SiC衬底之上的N--/P-SiC外延层；
步骤二：在外延层的上表面形成结势垒区和终端区：
(1)清洗N--/P-SiC晶圆；
(2)在晶圆表面生长刻蚀掩膜，利用第一掩膜版，对有源区进行光刻、刻蚀，形成第一注入掩膜，对刻蚀区域进行表面P型杂质浅层注入(P-注入)，形成P--掺杂区；
(3)去除掩膜，清洗晶圆；
(4)在步骤(3)得到的SiC晶圆表面生长刻蚀掩膜，利用第二掩膜版，进行光刻、刻蚀，形成第二注入掩膜，对刻蚀区域进行N型杂质深层注入(N+注入)，在有源区形成结势垒区，同时形成终端区；
(5)去除掩膜，清洗晶圆，并进行退火处理。
步骤三-六：同实施例1。
在本发明中的提到的任何数值，如果在任何最低值和任何最高值之间只是有两个单位的间隔，则包括从最低值到最高值的每次增加一个单位的所有值。例如，如果声明一种组分的量，或诸如温度、压力、时间等工艺变量的值为50-90，在本说明书中它的意思是具体列举了51-89、52-88……以及69-71以及70-71等数值。对于非整数的值，可以适当考虑以0.1、0.01、0.001或0.0001为一单位。这仅是一些特殊指明的例子。在本申请中，以相似方式，所列举的最低值和最高值之间的数值的所有可能组合都被认为已经公开。
应当注意的是，以上所述的实施例仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (10)

1.一种高势垒SiC JBS器件，包括：
第一电极层；
位于所述第一电极层之上的SiC衬底；
位于所述SiC衬底之上的第一导电类型的SiC外延层，其中所述SiC外延层包括由所述外延层的上表面延伸进入所述外延层的结势垒区和位于所述结势垒区外围的终端区；
位于所述SiC外延层的结势垒区之上的第二电极层；
位于所述SiC外延层的终端区之上的介质层；
其中，所述结势垒区内包括交替设置的由所述外延层的上表面延伸进入所述外延层的至少一个第一导电类型的掺杂区和至少一个第二导电类型的掺杂区；所述第一导电类型的掺杂区的掺杂浓度小于所述第一导电类型的SiC外延层的掺杂浓度；所述第一导电类型的掺杂区的延伸深度小于所述第二导电类型的掺杂区的延伸深度。
2.根据权利要求1所述的器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
3.根据权利要求1所述的器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
4.根据权利要求1-3中任一项所述的器件，其特征在于，所述终端区包括由所述外延层的上表面延伸进入所述外延层的至少一个第二导电类型的掺杂区。
5.根据权利要求1-4中任一项所述的器件，其特征在于，所述器件还包括位于所述介质层之上的PI层。
6.根据权利要求1-5中任一项所述的高势垒SiC JBS器件的制备方法，包括：
S1.提供SiC衬底和位于所述SiC衬底之上的第一导电类型的SiC外延层；
S2.在所述外延层的上表面形成结势垒区和终端区；
S3.在所述结势垒区和终端区的上表面分别形成第二电极层和介质层；
S4.在所述SiC衬底的下表面形成第一电极层。
7.根据权利要求6所述的方法，其特征在于，所述步骤S2包括：
2A.在所述外延层有源区的上表面形成由所述外延层的上表面延伸进入所述外延层的第一导电类型的掺杂区；
2B.在所述外延层的整个上表面形成间隔设置的至少一个由所述外延层的上表面延伸进入所述外延层的第二导电类型的掺杂区。
8.根据权利要求6所述的方法，其特征在于，所述步骤S2包括：
2a.在所述外延层的整个上表面形成间隔设置的至少一个由所述外延层的上表面延伸进入所述外延层的第二导电类型的掺杂区；
2b.在所述外延层有源区的非第二导电类型的掺杂区的上表面形成由所述外延层的上表面延伸进入所述外延层的第一导电类型的掺杂区。
9.根据权利要求7或8所述的方法，其特征在于，利用第一掩膜形成所述第一导电类型的掺杂区；利用第二掩膜形成第二导电类型的掺杂区。
10.根据权利要求6-9中任一项所述的方法，其特征在于，所述方法还包括：
S5.在所述介质层的上表面形成PI层。
CN201910693031.2A 2019-07-30 2019-07-30 一种高势垒SiC JBS器件及其制备方法 Pending CN112310227A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910693031.2A CN112310227A (zh) 2019-07-30 2019-07-30 一种高势垒SiC JBS器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910693031.2A CN112310227A (zh) 2019-07-30 2019-07-30 一种高势垒SiC JBS器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112310227A true CN112310227A (zh) 2021-02-02

Family

ID=74330207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910693031.2A Pending CN112310227A (zh) 2019-07-30 2019-07-30 一种高势垒SiC JBS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112310227A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993017A (zh) * 2021-02-23 2021-06-18 厦门市三安集成电路有限公司 碳化硅器件外延结构及其制备方法
CN113594265A (zh) * 2021-07-27 2021-11-02 陕西君普新航科技有限公司 变掺杂jbs结构的半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177365A (ja) * 1992-12-01 1994-06-24 Shindengen Electric Mfg Co Ltd ショットキバリアダイオ−ド
US6175143B1 (en) * 1997-06-02 2001-01-16 Fuji Electric Co., Ltd. Schottky barrier
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
CN104134703A (zh) * 2014-08-08 2014-11-05 上海安微电子有限公司 一种低漏电低正向压降肖特基二极管结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177365A (ja) * 1992-12-01 1994-06-24 Shindengen Electric Mfg Co Ltd ショットキバリアダイオ−ド
US6175143B1 (en) * 1997-06-02 2001-01-16 Fuji Electric Co., Ltd. Schottky barrier
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
CN104134703A (zh) * 2014-08-08 2014-11-05 上海安微电子有限公司 一种低漏电低正向压降肖特基二极管结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993017A (zh) * 2021-02-23 2021-06-18 厦门市三安集成电路有限公司 碳化硅器件外延结构及其制备方法
CN112993017B (zh) * 2021-02-23 2022-08-09 厦门市三安集成电路有限公司 碳化硅器件外延结构及其制备方法
CN113594265A (zh) * 2021-07-27 2021-11-02 陕西君普新航科技有限公司 变掺杂jbs结构的半导体器件

Similar Documents

Publication Publication Date Title
JP4892787B2 (ja) ショットキーダイオード及びその製造方法
JP3287269B2 (ja) ダイオードとその製造方法
JP3994443B2 (ja) ダイオード及びその製造方法
CN108682695B (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
JP2009218496A (ja) ダイオード
JP5428435B2 (ja) ショットキーバリアダイオードを備えた半導体装置およびその製造方法
CN112310227A (zh) 一种高势垒SiC JBS器件及其制备方法
JP5061407B2 (ja) 半導体装置およびその製造方法
CN117316983A (zh) 一种提升sic功率器件短路鲁棒性的结构及制造方法
JP5269015B2 (ja) 半導体装置及び半導体装置の製造方法
CN114122150A (zh) 一种碳化硅功率二极管的制备方法及其应用
CN108695396B (zh) 一种二极管及其制作方法
CN111081758A (zh) 降低导通电阻的SiC MPS结构及制备方法
JP4000927B2 (ja) 半導体装置およびその製造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
CN115132824A (zh) 一种使用SiC二极管的IGBT功率模块及其制备方法
JP3067034B2 (ja) ショットキーバリア半導体装置
CN111584618A (zh) 具有阶梯环结构的肖特基两级管及其制造方法
JP7505892B2 (ja) 半導体装置及び半導体装置の製造方法
TWI226709B (en) Two mask Schottky barrier diode with LOCOS structure
CN117727804A (zh) 一种碳化硅二极管器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210202