CN114122150A - 一种碳化硅功率二极管的制备方法及其应用 - Google Patents
一种碳化硅功率二极管的制备方法及其应用 Download PDFInfo
- Publication number
- CN114122150A CN114122150A CN202010864533.XA CN202010864533A CN114122150A CN 114122150 A CN114122150 A CN 114122150A CN 202010864533 A CN202010864533 A CN 202010864533A CN 114122150 A CN114122150 A CN 114122150A
- Authority
- CN
- China
- Prior art keywords
- region
- mask layer
- window
- silicon carbide
- windows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 15
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 28
- 238000002513 implantation Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
涉及碳化硅二极管的制备技术领域，本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤：在衬底上形成碳化硅外延层；在碳化硅外延层上形成第一掩膜层，在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，第一窗口位于有源区，第二窗口位于终端区，第二窗口宽度大于第一窗口宽度；第一离子注入，对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区；第一掩膜层受热变形后形成第二掩膜层，第二掩膜层能够封闭多个第一窗口。与现有技术相比，本申请中第一掩膜层受热形变后形成第二掩膜层，在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭，进而减少刻蚀或掩膜的沉积等工艺步骤，工艺简单、节约制造成本。
Description
技术领域
本申请涉及碳化硅二极管的制备技术领域，具体而言，涉及一种碳化硅功率二极管的制备方法及其应用。
背景技术
碳化硅功率器件终端结构一般有结终端扩展(JTE)、场限环(FLR)和场板(FP)。其中场限环终端是常用的终端结构，其优点是P+场限环的制作可以和SiC JBS二极管有源区的P+区一起制作，工艺简单且成本低。
现有的技术手段往往通过同一离子注入过程使有源区及终端区内P+区的结深相同，而在实际使用过程中往往需要使终端区场限环的结深比有源区内P+区的结深更深。为了实现这一目的，现有技术中需要重新在形成一定结深的终端区上形成新的掩膜层，并对新的掩膜层再次进行光刻刻蚀，之后在新的光刻刻蚀后的终端区场限环内进行第二次离子注入，在外延层上形成新的掩膜层，并对掩膜层进行光刻刻蚀及离子注入，这也就增加了制备工艺的难度及成本。
发明内容
为解决现有技术中增加场限环内的结深工艺复杂、成本高的技术问题，提供一种工艺简单、成本低的一种碳化硅功率二极管的制备方法及其应用。
为实现上述发明目的，本申请采用如下技术方案：
根据本申请的一个方面，提供了一种碳化硅功率二极管的制备方法，包括步骤：
在衬底上形成碳化硅外延层；
在所述碳化硅外延层上形成第一掩膜层；
在所述第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，所述第一窗口位于有源区，所述第二窗口位于终端区，所述第二窗口宽度大于所述第一窗口宽度；
第一离子注入，对应所述第一窗口以及所述第二窗口处分别形成第一P+区以及第二P+区；
第一离子注入进行中，所述第一掩膜层受热变形后形成第二掩膜层，所述第二掩膜层能够封闭多个所述第一窗口。
根据本申请的一实施方式，其中还包括对第二掩膜层上的第二窗口进行第二离子注入，对应所述第二窗口形成第三P+区，所述第三P+区的结深大于所述第二P+区的结深。
根据本申请的一实施方式，其中所述第二离子注入能量大于所述第一离子注入能量。
根据本申请的一实施方式，其中所述第一窗口的宽度可设置为0.5-2um，所述第二窗口的宽度大于或等于3um。
根据本申请的一实施方式，其中所述第一掩膜层的材料为多晶硅或非晶硅。
根据本申请的一实施方式，其中所述第一掩膜层厚度为所述第一窗口宽度的2-3倍。
根据本申请的一实施方式，其中所述第一窗口之间的所述第一掩膜层的宽度为1.5-5um，所述第二窗口之间所述第一掩膜层的宽度为0.5-3um。
根据本申请的另一方面，提供一种碳化硅功率二极管，包括衬底、碳化硅外延层、第一P+区以及第二P+区，所述第一P+区位于有源区，所述第二P+区位于终端区；第一P+区宽度小于第二P+区宽度。
根据本申请的一实施方式，其中还具有第三P+区，所述第三P+区的结深大于所述第二P+区的结深。
根据本申请的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
由上述技术方案可知，本申请的一种碳化硅功率二极管的制备方法及其应用的优点和积极效果在于：
本申请是通过将第一掩膜层在受热变形后形成的第二掩膜层，同时控制所述第二窗口的宽度大于所述第一窗口的宽度，使所述第二掩膜层在受热形变后完全遮蔽所述第一窗口，也就是说控制所述第二掩膜层遮蔽部分所述第二窗口，无需再次经过刻蚀工艺或重新沉积掩膜层即可通过所述第二窗口对第二P+区再次注入离子，进而简化工艺流程，降低制作成本。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第一离子注入后整体结构示意图。
图2是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第一掩膜层受热后一个整体结构示意图。
图3是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第二离子注入后整体结构示意图。
图4是根据一示例性实施方式示出的一种碳化硅功率二极管的部分结构示意图。
其中，附图标记说明如下：
1、衬底；2、碳化硅外延层；3、第一掩膜层；301、第一窗口；302、第二窗口；4、第一P+区；5、第二P+区；6、第二掩膜层；7、第三P+区；8、有源区；9、终端区。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
具体方法为通过多晶硅离子注入掩膜的刻蚀和氧化，分别进行两次离子注入，对于功率器件来说，增加场限环深度提高击穿电压的方法是常见方法，大多应用在硅功率器件中。因为在硅中杂质离子很容易通过热退火实现深结。但对SiC而言，杂质离子在退火温度下基本不会扩散，只保持在离子注入后的位置附近。因此对SiC来说，实现不同结深只能通过多次离子注入，而现有技术中实现不同结深需要经过多次刻蚀掩膜及多次离子注入，每次刻蚀后都需要对前一次的掩膜进行腐蚀或刻蚀，去掉原掩膜层，重新沉积新的掩膜层，或对原掩膜层重新刻蚀，这就增加了制造工艺的难度及成本。而往往有源区8第一P+区4的结深与终端区9场限环的结深是相同的，在实际使用过程中发现，需要使场限环的结深大于有源区8第一P+区4的结深，以提高器件终端击穿电压。本申请中公开的一种碳化硅功率二极管的制备方法，通过控制第一掩膜层3刻蚀的第一窗口301及第二窗口302的宽度比例，在第一离子注入后在有源区8和终端区9对应所述第一窗口301及所述第二窗口302处分别形成第一P+区4和第二P+区5，在第一掩膜层3受热变形后形成第二掩膜层6，而第二掩膜层6刚好能够封闭所述第一窗口301。本申请中第二窗口302的宽度大于所述第一窗口301的宽度，也就是说，使第二掩膜层6不能完全封闭所述第二窗口302，当离子再次注入时，可在终端区9内第二P+区5的基础上形成更深的结深。避免了反复刻蚀或沉积的过程，进而简化工艺流程，降低制作成本。
应当理解的是，所述第一离子注入后，有源区8及终端区9内对应所述第一窗口301及所述第二窗口302形成的结深是相同的，本领域技术人员可将所述第一离子的注入分多次进行注入，每次注入的离子能量可逐渐提高，进而可同步提高所述第二P+区5与所述有源区8内第一P+区4结深，进而提高电子器件终端的击穿电压。
根据本申请的一个方面，提供了一种碳化硅功率二极管的制备方法，包括步骤：
在衬底1上形成碳化硅外延层2；
在所述碳化硅外延层2上形成第一掩膜层3；
在所述第一掩膜层3上刻蚀形成多个第一窗口301以及多个第二窗口302，所述第一窗口301位于有源区8，所述第二窗口302位于终端区9，所述第二窗口302宽度大于所述第一窗口301宽度；
第一离子注入，对应所述第一窗口301以及所述第二窗口302处分别形成第一P+区4以及第二P+区5；
第一离子注入进行中，所述第一掩膜层3受热变形后形成第二掩膜层6，所述第二掩膜层6能够封闭多个所述第一窗口301。
根据本申请的一实施方式，其中还包括对第二掩膜层6上的第二窗口302进行第二离子注入，对应所述第二窗口302形成第三P+区7，所述第三P+区7的结深大于所述第二P+区5的结深。
根据本申请的一实施方式，其中所述第二离子注入能量大于所述第一离子注入能量。
作为示例，所述第一离子与所述第二离子可为Al离子或B离子，且所述第一离子及所述第二离子的注入均可分多次注入的方式进行，为实现在所述第三P+区7内的结深大于所述第二P+区5内的结深，使所述第二离子的注入能量最小值，大于所述第一离子注入能量的最大值，作为示例，可将所述第一离子的注入能量最大值小于360keV,所述第二离子的注入能量的最小值可设置为400keV,优选的，可将所述第二离子的注入能量范围设置在400-550keV,本领域技术人员可根据实际需求控制所述第一离子及所述第二离子的注入能量，进而实现拓展加深所述终端区9P+区结深的要求。
根据本申请的一实施方式，其中所述第一窗口301的宽度可设置为0.5-2um，所述第二窗口302的宽度大于或等于3um。应当理解的是，可控制所述第二掩膜层6将所述第一窗口301的完全封闭，而使所述终端区9场限环内的第二窗口302缩小后还留有一定的缝隙，供能量较高的所述第一离子或所述第二离子继续注入。
根据本申请的一实施方式，其中所述第一掩膜层3的材料为多晶硅或非晶硅。作为示例，所述第二掩膜层6可经过热氧化处理，并根据所述第一掩膜层3内多晶硅或非晶硅的厚度，在热氧化温度为900-1100℃下进行热氧化处理，直至有源区8中第一掩膜层3开口完全被氧化硅屏蔽为止，本领域技术人员可根据所述有源区8内第一掩膜层3内多晶硅或非晶硅之间的间隔宽度设定来控制热氧化时间，本申请对此做具体限定。
根据本申请的一实施方式，其中所述第一掩膜层3厚度为所述第一窗口301宽度的2-3倍。作为示例，可将所述第一掩膜层的厚度设置为2um或3um，所述第一窗口的宽度设置为1um。
根据本申请的一实施方式，其中所述第一窗口301之间的所述第一掩膜层3的宽度为1.5-5um，所述第二窗口302之间所述第一掩膜层3的宽度为0.5-3um。
结合附图1-3所示，在所述衬底1为N型SiC，电阻率为0.01～0.03Ωcm，厚度为320～380μm。所述SiC外延层2厚度为5-100μm，N型掺杂浓度为1e14-5e16cm-3。之后在SiC外延层2上沉积离子注入掩膜形成第一掩膜层3，并可采用现有的干法刻蚀技术刻蚀所述第一掩膜层3，在有源区8形成第一窗口301、在终端区9形成第二窗口302，同时控制所述第二窗口302的宽度大于所述第一窗口301的宽度。
实施例
作为示例，可将所述第一掩膜层3设置为多晶硅材料，且使所述多晶硅的厚度为3um，使有源区8内的多晶硅的宽度设置为2.5um，所述第一窗口301的宽度设置为1.5um，使所述终端区9内的第二P+区5对应的所述第二窗口302的宽度设置为3um。使所述多晶硅受热，作为示例，可对所述多晶硅层进行热氧化处理，使所述多晶硅层能够经热氧化后，其多晶硅的表面形成的氧化硅作为第二掩膜层6，二氧化硅的体积膨胀，进而掩盖所述有源区8内对应的第一窗口301，而终端区9内的所述第二窗口302的宽度缩小至约1.5um，但并未完全被所述氧化硅所封闭，进而可作为第二离子继续注入的窗口，形成第三P+区7，无需重新经过刻蚀，即可单独加深所述终端区9所述第三P+区7的结深，进而能够保持较高的击穿电压和较低漏电，也能降低正向压降。
应当理解的是，所述第一掩膜层3的体积变化只需要使所述第一掩膜层3的体积在一定温度下能够满足物理反应的受热膨胀，直至所述第一窗口301封闭即可实现本申请的目的，也就是说，受热只是时所述第一掩膜层3产生物理性的体积变化，此时所述第一掩膜层与所述第二掩膜层6为相同材质。
作为示例，可在第一离子的注入过程中对所述第一掩膜层进行加热，考虑所述第一掩膜层3材料的热膨胀系数设定、控制加热时间及温度，并直至体积膨胀后的所述第一掩膜层3能够将所述有源区对应的第一窗口301完全闭合即可。作为示例，可在第一离子注入完成后对所述第一掩膜3进行热氧化，使所述第一窗口完全封闭后，即可对未完全封闭的所述终端区9对应的所述第二窗口302进行离子注入，此时为再加深所述第二P+区5的结深，可进一步提高注入离子的能量，进而使形成的第三P+区7的结深大于所述第一P+区4的结深。
参考图4所示，根据本申请的另一方面，提供一种碳化硅功率二极管，包括衬底1、碳化硅外延层2、第一P+区4以及第二P+区5，所述第一P+区4位于有源区8，所述第二P+区5位于终端区9，第一P+区4宽度小于第二P+区5宽度。
根据本申请的一实施方式，其中还具有第三P+区7，所述第三P+区7的结深大于所述第二P+区5的结深。
根据本申请的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
具体的，本申请中将通过多晶硅作为第一掩膜层，通过将注入能量为300keV第一离子注入，在有源区及终端区形成结深相同的P+区，再对多晶硅的掩膜层进行热氧化处理，并控制热氧化温度及时间，使形成的氧化硅作为第二掩膜层，直至形成的氧化硅能够将所述第一窗口完全封闭，由于第二窗口宽度大于所述第一窗口的宽度，进而在第一窗口完全封闭时，第二窗口并未完全封闭，并以缩小后的第二窗口作为第二离子注入终端区的窗口，使第二离子注入能量提高为500keV，就可通过缩小后的第二窗口对应的终端区形成较深的结深，也就是能够使所述终端区的结深大于所述有源区的结深，进而提高电子器件的终端击穿电压和工作的可靠性。因此相比现有技术，本申请公开的技术方案无需在第一离子注入后，重新对第一掩膜层进行光刻或再通过沉积工艺形成新的掩膜层，进而也就简化了工艺步骤，缩减工艺成本。
作为示例，根据本申请的一实施方式，其中还包括完全去除多晶硅离子注入掩膜层及其氧化层，制备碳膜作为高温激活保护层；高温激活注入的P型杂质离子，激活后去除碳膜。
所述碳膜的制备方法为光刻胶碳化或射频溅镀，厚度为0.05-2μm，激活温度为1500-1900℃。
根据本申请的另一方面，提供一种碳化硅功率二极管，由所述的碳化硅功率二极管的制备方法制得。
根据本申请的一实施方式，其中包括衬底1、碳化硅外延层2、第一P+区4以及第三P+区5，所述第一P+区4位于有源区8，所述第二P+区5位于终端区9；第一P+区4宽度小于第二P+区5宽度。
根据本申请的一实施方式，其中还具有第三P+区7，所述第三P+区7的结深大于所述第二P+区5的结深。
参考图4，根据本申请的一实施方式，其中还包括制备阳极金属，所述阳极金属为叠层金属，包括肖特基接触金属及阳极加厚金属。所述肖特基接触金属为可以和N型SiC形成肖特基接触势垒的金属或合金，包括但不限于Ti、Mo、W、Pd、Ni、Au或其组合；所述阳极加厚金属包括但不限于Al、Ti/Al、Ni/Al或Ti/Ni/Al等,总厚度为2-5μm。
根据本申请的一实施方式，其中还包括制备绝缘介质钝化层，所述介质钝化层包括但不限于SiO、SiO2、SiN、SiON或其任意组合，沉积方法包括但不限于PECVD、LPCVD、ALD,厚度为50-2000nm。
根据本申请的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种碳化硅功率二极管的制备方法，其特征在于，包括步骤：
在衬底(1)上形成碳化硅外延层(2)；
在所述碳化硅外延层(2)上形成第一掩膜层(3)；
在所述第一掩膜层(3)上刻蚀形成多个第一窗口(301)以及多个第二窗口(302)，所述第一窗口(301)位于有源区(8)，所述第二窗口(302)位于终端区(9)，所述第二窗口(302)宽度大于所述第一窗口(301)宽度；
第一离子注入，对应所述第一窗口(301)以及所述第二窗口(302)处分别形成第一P+区(4)以及第二P+区(5)；
所述第一掩膜层(2)受热变形后形成第二掩膜层(6)，所述第二掩膜层(6)能够封闭多个所述第一窗口(301)。
2.如权利要求1所述的一种碳化硅功率二极管的制备方法，其特征在于，还包括对第二掩膜层(6)上的第二窗口(302)进行第二离子注入，对应所述第二窗口(302)形成第三P+区(7)，所述第三P+区(7)的结深大于所述第二P+区(5)的结深。
3.如权利要求2所述的一种碳化硅功率二极管的制备方法，其特征在于，所述第二离子注入能量大于所述第一离子注入能量。
4.如权利要求1所述的一种碳化硅功率二极管的制备方法，其特征在于，所述第一窗口(301)的宽度可设置为0.5-2um，所述第二窗口(302)的宽度大于或等于3um。
5.如权利要求1所述的一种碳化硅功率二极管的制备方法，其特征在于，所述第一掩膜层的材料为多晶硅或非晶硅。
6.如权利要求1所述的一种碳化硅功率二极管的制备方法，其特征在于，所述第一掩膜层厚度为所述第一窗口(301)宽度的2-3倍。
7.如权利要求1所述的一种碳化硅功率二极管的制备方法，其特征在于，所述第一窗口(301)之间的所述第一掩膜层(3)的宽度为1.5-5um，所述第二窗口(302)之间所述第一掩膜层(3)的宽度为0.5-3um。
8.一种碳化硅功率二极管，包括衬底(1)、碳化硅外延层(2)、第一P+区(4)以及第二P+区(5)：其特征在于，所述第一P+区(4)位于有源区，所述第二P+区(5)位于终端区；第一P+区(4)宽度小于第二P+区(5)宽度。
9.如权利要求8所述的碳化硅功率二极管，其特征在于，还具有第三P+区(7)，所述第三P+区(7)的结深大于所述第二P+区(5)的结深。
10.一种电子器件，其特征在于，包括权利要求8或9任一项所述的一种碳化硅功率二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010864533.XA CN114122150B (zh) | 2020-08-25 | 2020-08-25 | 一种碳化硅功率二极管的制备方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010864533.XA CN114122150B (zh) | 2020-08-25 | 2020-08-25 | 一种碳化硅功率二极管的制备方法及其应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114122150A true CN114122150A (zh) | 2022-03-01 |
| CN114122150B CN114122150B (zh) | 2024-04-05 |
Family
ID=80373668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010864533.XA Active CN114122150B (zh) | 2020-08-25 | 2020-08-25 | 一种碳化硅功率二极管的制备方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122150B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361015A (zh) * | 2022-03-17 | 2022-04-15 | 成都功成半导体有限公司 | 一种基于浅源极区注入制备碳化硅功率器件的方法 |
| CN117476447A (zh) * | 2023-12-28 | 2024-01-30 | 深圳腾睿微电子科技有限公司 | 碳化硅mos器件及其终端缓变结的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095975A (ja) * | 1983-10-31 | 1985-05-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6442817A (en) * | 1987-08-10 | 1989-02-15 | Sumitomo Electric Industries | Formation of mask pattern |
| US20080277669A1 (en) * | 2007-05-10 | 2008-11-13 | Denso Corporation | SiC semiconductor having junction barrier Schottky device |
| CN102938421A (zh) * | 2012-11-14 | 2013-02-20 | 东南大学 | 一种梯形终端的碳化硅结势垒肖特基二极管器件 |
| CN104576361A (zh) * | 2013-10-23 | 2015-04-29 | 无锡华润上华半导体有限公司 | 功率二极管的制备方法 |
| CN109560142A (zh) * | 2018-10-29 | 2019-04-02 | 厦门市三安集成电路有限公司 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
-
2020
- 2020-08-25 CN CN202010864533.XA patent/CN114122150B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095975A (ja) * | 1983-10-31 | 1985-05-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6442817A (en) * | 1987-08-10 | 1989-02-15 | Sumitomo Electric Industries | Formation of mask pattern |
| US20080277669A1 (en) * | 2007-05-10 | 2008-11-13 | Denso Corporation | SiC semiconductor having junction barrier Schottky device |
| CN102938421A (zh) * | 2012-11-14 | 2013-02-20 | 东南大学 | 一种梯形终端的碳化硅结势垒肖特基二极管器件 |
| CN104576361A (zh) * | 2013-10-23 | 2015-04-29 | 无锡华润上华半导体有限公司 | 功率二极管的制备方法 |
| CN109560142A (zh) * | 2018-10-29 | 2019-04-02 | 厦门市三安集成电路有限公司 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361015A (zh) * | 2022-03-17 | 2022-04-15 | 成都功成半导体有限公司 | 一种基于浅源极区注入制备碳化硅功率器件的方法 |
| CN117476447A (zh) * | 2023-12-28 | 2024-01-30 | 深圳腾睿微电子科技有限公司 | 碳化硅mos器件及其终端缓变结的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114122150B (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4115275B2 (ja) | 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 | |
| US5612232A (en) | Method of fabricating semiconductor devices and the devices | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| JP2000516767A (ja) | 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置 | |
| US11222782B2 (en) | Self-aligned implants for silicon carbide (SiC) technologies and fabrication method | |
| CN114122150B (zh) | 一种碳化硅功率二极管的制备方法及其应用 | |
| CN113140639A (zh) | 一种碳化硅功率二极管及其制作方法 | |
| TWI440096B (zh) | 尚特基二極體及製造方法 | |
| CN109888024B (zh) | Mps二极管器件及其制备方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110854180A (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| CN114975594A (zh) | 一种绝缘栅肖特基势垒二极管igsbd及制备方法 | |
| US6790753B2 (en) | Field plated schottky diode and method of fabrication therefor | |
| CN111463120B (zh) | 一种碳化硅mosfet的沟道倾斜注入制备方法 | |
| JP3673334B2 (ja) | 半導体ダイオード | |
| CN114864704B (zh) | 具有终端保护装置的碳化硅jbs及其制备方法 | |
| WO2017137291A2 (en) | Method for manufacturing a semiconductor device including a self-aligned contact to doped well region | |
| JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| CN211828777U (zh) | 一种碳化硅功率二极管 | |
| CN115224105A (zh) | 一种快恢复二极管及其制作方法和应用 | |
| US20220231148A1 (en) | Method for manufacturing a power transistor, and power transistor | |
| CN113851528A (zh) | 一种碳化硅肖特基二极管及其制作方法 | |
| CN113437132A (zh) | 一种碳化硅功率二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |