JP4115275B2 - 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 - Google Patents
炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 Download PDFInfo
- Publication number
- JP4115275B2 JP4115275B2 JP2002547239A JP2002547239A JP4115275B2 JP 4115275 B2 JP4115275 B2 JP 4115275B2 JP 2002547239 A JP2002547239 A JP 2002547239A JP 2002547239 A JP2002547239 A JP 2002547239A JP 4115275 B2 JP4115275 B2 JP 4115275B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- type
- layer
- schottky
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 152
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 151
- 238000004519 manufacturing process Methods 0.000 title description 7
- 230000000903 blocking effect Effects 0.000 claims description 72
- 230000015556 catabolic process Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 170
- 239000000758 substrate Substances 0.000 description 47
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 18
- 238000000137 annealing Methods 0.000 description 14
- 238000002513 implantation Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Ceramic Products (AREA)
Description
【０００１】
（発明の分野）
本発明はマイクロエレクトロニクスデバイスに関し、より詳細には炭化ケイ素ショットキーデバイスのためのエッジ終端に関する。
【０００２】
（発明の背景）
６００Ｖから２．５ｋＶの電圧を扱うことができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の電圧定格で製造されるシリコンＰＩＮダイオードに競合することが予想される。このようなダイオードは、その活性領域に応じて、１００アンペアという高い電流を扱うことができる。高電圧ショットキーダイオードは、特に電力の調整、分配、および制御の分野においていくつかの重要な応用例を有する。
【０００３】
このような応用例におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンをベースとするＰＩＮデバイスは通常、比較的不十分なスイッチング速度を示す。シリコンＰＩＮダイオードは、その電圧定格に応じて、最大スイッチング速度約２０ｋＨｚを有することがある。対照的に、炭化ケイ素をベースとするデバイスは、理論的にはるかに速いスイッチング速度、たとえばシリコンよりも１００倍以上速い速度が可能である。加えて、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を扱うことができる可能性がある。
【０００４】
しかし炭化ケイ素ベースのショットキーデバイスを信頼性良く製造することは困難である可能性がある。ＳｉＣショットキーデバイスにおける典型的なエッジ終端（edge termination）には、結晶中へのｐ型ドーパントのイオン注入が必要である。このような注入はかなりのダメージを結晶格子に引き起こす可能性があり、このような欠陥を修復するには高温アニーリングを必要とする場合がある。この高温アニールステップ（＞１５００℃）アニールは、多くの理由により、好ましくない可能性がある。たとえば、シリコンはこのような高温アニール下で結晶の露出表面から解離する傾向があるため、高温アニールは、ショットキーコンタクトが形成されるＳｉＣ表面を劣化させる傾向がある。このようにシリコンが失われると、金属と半導体表面との間のショットキーコンタクトの特性が低下する可能性がある。高温アニールには他の欠点もある。すなわちこのようなアニールは、時間および費用がかかる。またｐ型（Ａｌ）ドーパントの注入はかなりの格子ダメージを引き起こす可能性があり、一方で他の種（Ｂ）では活性化率が劣る。
【０００５】
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この基板上に、ドリフト領域として機能するｎ-エピタキシャル層が形成される。デバイスは通常、ｎ-層上に直接形成されるショットキーコンタクトを含む。ショットキーコンタクトの周囲を、通常はイオン注入で形成されるｐ型ＪＴＥ（接合終端エクステンション：junction termination extension）領域が囲む。注入は、アルミニウム、ボロン、または他の何らかの好適なｐ型ドーパントであり得る。ＪＴＥ領域の目的は、エッジで電界が集中することの防止、および空乏領域がデバイス表面と相互作用することの防止である。表面効果によって空乏領域が不均一に広がる可能性があり、その結果デバイスの絶縁破壊電圧に悪影響が出る可能性がある。他の終端技術には、ガードリング（guard rings）およびフローティングフィールドリング（floating field rings）などがあるが、これらは表面効果の影響をより強く受ける。空乏領域がデバイスのエッジまで延びることを防ぐために、チャネルストップ領域が、窒素またはリンなどのｎ型ドーパントの注入によって形成されることもある。
【０００６】
ＳｉＣショットキーダイオードの従来の他の終端が、「Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields」（Singhら、ISPSD’97、ページ157〜160）に記載されている。ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシガードリング終端が、「The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes」（Uenoら、IEEE Electron Device Letters、第16巻、第7号、1995年7月、ページ331〜332）に記載されている。また他の終端技術が、公開されたＰＣＴ出願ＷＯ９７／０８７５４、発明の名称「SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge」に記載されている。米国特許第５，７８９，３１１号明細書には、Ａｌ−Ｔｉ合金を用いるかまたはＡｌ膜とＴｉ膜とを交互に重ねることによる、ｎ型ＳｉＣベース部材上に形成されたショットキー電極が記載され、結果として生じる構造に６００℃から１２００℃の熱処理が施されている。ｐ型ＳｉＣ層をショットキー接合の周囲に形成して、ｎ型ＳｉＣベース部材を有するｐ−ｎ接合を形成することができる。米国特許第５，９１４，５００号明細書には、ショットキー接合を有するダイオード構造が記載されている。ここでは、金属コンタクトと第１導電型の炭化ケイ素半導体層とが接合を形成し、接合の縁は、徐々に増加する全電荷または有効シート電荷密度を有する、金属コンタクトに近接する遷移帯と、遷移帯の外側の接合終端エクステンション（ＪＴＥ）とに分割された接合終端を示している。ＪＴＥは、電荷プロファイルが、ＪＴＥの中心部分から終端の最外縁に向かう径方向に沿って、初期値から終端の最外縁におけるゼロまたは殆どゼロの全電荷まで段階的にまたは一様に減少する全電荷または有効シート電荷密度を有する。米国特許第５，７１２，５０２号明細書には、ｎまたはｐ型にドープされた半導体領域であって、印加されたブロッキング電圧に依存する垂直方向のエクステンションを有する半導体コンポーネントの活性領域の空乏域を収容する、半導体領域が記載されている。ＥＰ出願第ＥＰ１１１１６８８Ａ１明細書には、炭化ケイ素基板上のショットキーダイオードが記載されている。
【０００７】
発明の概要
本発明の実施形態によって、所定の表面ドーピングレベルを有する炭化ケイ素電圧ブロッキング（voltage blocking）層と、炭化ケイ素電圧ブロッキング層上のショットキーコンタクトとを有する炭化ケイ素ショットキー整流器を提供することができる。また炭化ケイ素エピタキシャル領域が、炭化ケイ素電圧ブロッキング層上に、ショットキーコンタクトに隣接して設けられている。炭化ケイ素エピタキシャル領域は、炭化ケイ素エピタキシャル領域内の単位面積あたりの選択された電荷を与えるようにデザインされた厚みおよびドーピングレベルを有する。炭化ケイ素エピタキシャル領域内の単位面積あたりの電荷（接合終端エクステンション（ＪＴＥ）電荷とも言われる）は、ブロッキング層の表面ドーピングに基づいて選択される。特定の実施形態においては、ＪＴＥ電荷は、ブロッキング層の表面ドーピングによって決まる最適なＪＴＥ電荷の５０％を上回る。またＪＴＥ電荷は、最適な電荷値以下であることが好ましい。
【０００８】
本発明のさらなる実施形態においては、炭化ケイ素電圧ブロッキング層と、炭化ケイ素電圧ブロッキング層上のショットキーコンタクトとを有する炭化ケイ素ショットキー整流器が提供される。炭化ケイ素エピタキシャル終端領域が、電圧ブロッキング層上に、ショットキーコンタクトに隣接して設けられている。炭化ケイ素エピタキシャル領域の厚みとドーピング濃度との積は、
【０００９】
【数６】
【００１０】
の約５０％を上回る。
ここで、
εrはＳｉＣの比誘電率であり、
ε0は空気の誘電率であり、
ＥcはＳｉＣの臨界電界であり、
ｑは電子電荷である。
【００１１】
さらなる実施形態においては、厚みとドーピング濃度との積が、
【００１２】
【数７】
【００１３】
の約１００％以下である。さらなる実施形態においては、厚みおよびドーピング濃度が、
【００１４】
【数８】
【００１５】
の約７５％以上である。
【００１６】
本発明のさらなる実施形態においては、炭化ケイ素エピタキシャル領域が、ショットキーコンタクトから、ブロッキング層の厚みの約１．５から約５倍だけ延在される。また非オーミックコンタクトが、炭化ケイ素エピタキシャル終端領域とショットキーコンタクトとの間に設けられていてもよい。
【００１７】
炭化ケイ素エピタキシャル領域が第１導電型を有し、電圧ブロッキング層が第１導電型とは逆の第２導電型を有する本発明の実施形態においては、エッジ終端は、電圧ブロッキング層内に、キャリア濃度が電圧ブロッキング層のそれよりも高く、ショットキーコンタクトの反対側で炭化ケイ素エピタキシャル領域の外縁に隣接する、第１導電型炭化ケイ素の領域を備えていてもよい。
【００１８】
本発明のさらなる実施形態においては、ショットキー整流器は、ブロッキング層の導電型と同じ第１導電型であって、ブロッキング層と炭化ケイ素基板との間に配置された第１の炭化ケイ素層を備えていてもよい。第１の炭化ケイ素層は、キャリア濃度がブロッキング層より高くてもよい。第１導電型の第２の炭化ケイ素層を、第１の炭化ケイ素層と反対側の基板上に設けて、キャリア濃度が基板のキャリア濃度よりも高い炭化ケイ素層を備えるようにしてもよい。オーミックコンタクトを第２の炭化ケイ素層上に設けてもよい。このような実施形態においては、第２の層は第１導電型炭化ケイ素の注入層であってもよい。また炭化ケイ素エピタキシャル領域は、第１導電型のそれと逆の第２導電型であってもよい。特に、第１導電型はｎ型であっても良く、第２導電型はｐ型であってもよい。
【００１９】
本発明の他の実施形態においては、ｎ型炭化ケイ素基板と、炭化ケイ素基板上のｎ型炭化ケイ素ブロッキング層と、炭化ケイ素ブロッキング層上のショットキーコンタクトと、炭化ケイ素ブロッキング層上にあってショットキーコンタクトに隣接するｐ型炭化ケイ素のエピタキシャル領域であって、ｐ型エピタキシャル領域とショットキーコンタクトとの間に非オーミックコンタクトを形成するｐ型炭化ケイ素のエピタキシャル領域と、ブロッキング層と反対側の基板上のオーミックコンタクトと、を備えているショットキー整流器が提供される。
【００２０】
本発明のさらなる実施形態においては、ブロッキング層上の複数のｐ型炭化ケイ素アイランドを設けてもよい。このような実施形態においては、ショットキーコンタクトが、複数のｐ型アイランドに重なる。
【００２１】
本発明のさらに他の実施形態においては、ｎ型炭化ケイ素基板と、炭化ケイ素基板上のｎ型炭化ケイ素ブロッキング層と、炭化ケイ素ブロッキング層上のショットキーコンタクトと、炭化ケイ素ブロッキング層上にあってショットキーコンタクトに隣接するｐ型炭化ケイ素のエピタキシャル領域であって、ｐ型エピタキシャル領域とショットキーコンタクトとの間に非オーミックコンタクトを形成するｐ型炭化ケイ素のエピタキシャル領域と、ブロッキング層と反対側の基板上のオーミックコンタクトと、を備えているショットキー整流器が提供される。ｐ型炭化ケイ素エピタキシャル領域は、ショットキーコンタクトから、ブロッキング層の厚みの約２から約３倍だけ延在される。このような実施形態は、ブロッキング層上の複数のｐ型炭化ケイ素アイランドを含んでいてもよい。その場合、ショットキーコンタクトは複数のｐ型アイランドに重なる。
【００２２】
本発明の方法の実施形態においては、炭化ケイ素ショットキー整流器の終端領域を作製する方法は、ｐ型炭化ケイ素のエピタキシャル層であって、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素領域内の電荷を、ショットキー整流器の炭化ケイ素ブロッキング層の表面ドーピングに比例して与えるように選択された厚みおよびドーピングレベルを有するｐ型炭化ケイ素のエピタキシャル層を形成すること、および、ｐ型炭化ケイ素のエピタキシャル層をパターニングしてショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素の領域を与えること、を含む。
【００２３】
このような方法の実施形態においては、ｐ型炭化ケイ素のエピタキシャル層のパターニングは、炭化ケイ素のｐ型エピタキシャル層上に酸化物層を形成すること、酸化物層をパターニングしてショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させること、ｐ型エピタキシャル層の露出部分をｐ型エピタキシャル層の露出部分を全て消費するのに充分な温度および時間で熱酸化すること、ｐ型エピタキシャル層の熱酸化部分をエッチングしてショットキーコンタクトが形成されるブロッキング層部分を露出させること、によって与えられる。また、ｐ型エピタキシャル層を熱酸化することを、乾燥周囲環境中で行なってもよい。さらに、ｐ型エピタキシャル層を熱酸化することを、ｐ型エピタキシャル層を約１３００℃を下回る温度で酸化することで行なってもよい。
【００２４】
さらなる実施形態においては、ｐ型エピタキシャル層の熱酸化部分をエッチングする前に、ブロッキング層と反対側の炭化ケイ素基板の表面上にオーミック金属を形成すること、オーミック金属をアニーリングして炭化ケイ素基板に対するオーミックコンタクトを形成すること、を行なってもよい。オーミック金属のこのような堆積の前に、基板にｎ型ドーパントを注入して、キャリア濃度が基板のキャリア濃度よりも高いｎ型炭化ケイ素の領域を形成してもよい。このような実施形態においては、基板の注入領域上にオーミック金属を堆積してもよい。さらに、ｎ型ドーパントの注入を、ｐ型エピタキシャル層の露出部分を熱酸化する前に行なって、ｐ型エピタキシャル層の露出部分の熱酸化がｎ型ドーパントの活性化も行なうようにしてもよい。
【００２５】
本発明のさらに他の実施形態においては、ｐ型エピタキシャル層の熱酸化部分をエッチングした後に、ブロッキング層の露出部分上にショットキー金属を堆積する。
【００２６】
本発明のさらに他の実施形態においては、良質の保護酸化物層をパターニングして、ｐ型エピタキシャル層の露出部分からなる複数の領域を含む、ショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させる。複数の領域を含むｐ型エピタキシャル層の露出部分を、ｐ型エピタキシャル層の露出部分を全て消費するのに充分な温度および時間で熱酸化する。ｐ型エピタキシャル層の熱酸化部分をエッチングして、ショットキーコンタクトが形成されるブロッキング層部分を露出させることによって、ｐ型炭化ケイ素のアイランドによって間隔を開けられたブロッキング層の複数の露出部分を与える。
【００２７】
本発明のさらなる実施形態においては、酸化物層をパターニングしてショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させる前に、酸化物層とｐ型エピタキシャル層とをパターニングしてショットキー整流器の外縁のブロッキング層部分を露出させ、ｎ型ブロッキング層の露出部分にｎ型ドーパントを注入してｐ型エピタキシャル層の外縁に隣接する注入されたｎ型ドーパントの領域を与える。
【００２８】
特定の実施形態においては、炭化ケイ素エピタキシャル領域の厚みおよびドーピングレベルを、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素の領域内の電荷が、
【００２９】
【数９】
【００３０】
の約５０％から約１００％となるように選択する。
ここで、
ＱJTE,optは最適なＪＴＥ電荷であり、
εrはＳｉＣの比誘電率であり、
ε0は空気の誘電率であり、
ＥcはＳｉＣの臨界電界であり、
ｑは電子電荷である。
また厚みおよびドーピングレベルが、
【００３１】
【数１０】
【００３２】
の約７５％であってもよい。
【００３３】
本発明のさらなる方法の実施形態においては、ｎ型炭化ケイ素基板上に第１のｎ型炭化ケイ素エピタキシャル層を形成することにより、炭化ケイ素ショットキー整流器の製造方法が提供される。ここで、第１のｎ型炭化ケイ素エピタキシャル層は、炭化ケイ素基板のキャリア濃度を下回るキャリア濃度を有する。第１のｎ型エピタキシャル層上にｐ型炭化ケイ素エピタキシャル層を形成する。ｐ型炭化ケイ素エピタキシャル層上に保護酸化物を堆積し、保護酸化物をパターニングして、ショットキー整流器のショットキーコンタクトに対応するｐ型炭化ケイ素部分を露出させる。ｐ型炭化ケイ素の露出部分を熱酸化して、ｐ型炭化ケイ素を、第１のｎ型エピタキシャル層まで酸化する。次に、第１のｎ型エピタキシャル層と反対側の基板上にオーミックコンタクト金属を堆積してアニーリングし、基板に対するオーミックコンタクトを形成する。次に、酸化したｐ型炭化ケイ素を除去して、ショットキーコンタクトに対応する第１のｎ型エピタキシャル層部分を露出させ、第１のｎ型エピタキシャル層の露出部分上にショットキー金属を堆積して、第１のｎ型エピタキシャル層に対するショットキーコンタクトを与える。
【００３４】
本発明のさらなる実施形態においては、ｐ型炭化ケイ素エピタキシャル層は、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素領域内の電荷を、第１のｎ型エピタキシャル層の表面ドーピングに比例して与えるように選択された厚みおよびドーピングレベルを有する。
【００３５】
他の実施形態においては、本方法はさらに、第２のｎ型炭化ケイ素層を形成することを含む。ここで、第２のｎ型炭化ケイ素層は、炭化ケイ素基板と第１のｎ型エピタキシャル層との間に配置され、炭化ケイ素基板のキャリア濃度よりも高いキャリア濃度を有する。
【００３６】
さらに他の実施形態においては、本方法は、ｐ型エピタキシャル層をパターニングして、ショットキー整流器の外縁に隣接する第１のｎ型エピタキシャル層部分を露出させること、第１のｎ型エピタキシャル層の露出部分にｎ型ドーパントを注入すること、注入ドーパントを熱アニールしてｎ型ドーパントを活性化すること、を含んでいてもよい。このような実施形態においては、保護酸化物の堆積は、ｐ型エピタキシャル層と第１のｎ型エピタキシャル層の注入領域との上に保護酸化物を堆積することを含んでいてもよい。特定の実施形態においては、注入ドーパントの熱アニールを、約１３００℃を下回る温度で行なう。
【００３７】
また、さらなる方法の実施形態は、第１のｎ型エピタキシャル層と反対側の炭化ケイ素基板にｎ型ドーパントを注入して、キャリア濃度が炭化ケイ素基板のキャリア濃度よりも高いｎ型炭化ケイ素の領域を与えることを含んでいてもよい。このような実施形態においては、ｎ型ドーパントを注入した後に、炭化ケイ素基板の注入領域上に酸化物を堆積しても良く、熱酸化ステップの後に、炭化ケイ素基板の注入領域から熱酸化物を除去してもよい。
【００３８】
本発明の利点および特徴ならびに本発明を行なう方法は、好ましくかつ典型的な実施形態を例示する添付の図面とともに以下の本発明の詳細な説明を考慮することで、より容易に明らかになる。
【００３９】
（詳細な説明）
本発明を、本発明の種々の実施形態を示す図を参照しながら説明する。図に示したように、層または領域のサイズは説明のために誇張してあり、すなわち本発明の概略的な構造を説明するために与えられている。また、本発明の種々の態様を、基板または他の層の上に形成されている層を参照して説明している。当業者であれば分かるように、他の層または基板の上に形成されている層に言及する場合、追加の層が介在する場合があることが意図されている。介在する層なしで他の層または基板の上に形成されている層に言及する場合、本明細書では、層または基板の上に「直接」形成されていると記載される。全体を通して、同様の番号は同様の要素を指す。
【００４０】
以下により詳細に示すように、本発明の実施形態においては、ｐ型注入を必要とすることなくｐ型エッジ終端を与えることによって、改善されたショットキー整流器が提供される。ｐ型注入を回避することで、デバイスの特性に悪影響を与える可能性がある高温アニールに対する必要性も回避できる。本明細書のある実施形態では、ｎ型注入のみ、たとえばリン（１３００℃未満、たとえば１２００℃でアニールできる）、または窒素（約１５００℃でアニールできる）を用いているため、ｐ型注入の活性化に必要なより高い温度を回避することができる。
【００４１】
また、以下により詳細に示すように、ｐ型終端領域をエピタキシャルプロセスで形成するため、そのドーピングおよび厚みを精密に制御することができる。したがって、エピタキシャルｐ型エッジ終端を用いることで、たとえば、相対的に未制御のエピタキシャルエッジ終端または注入されたエッジ終端の技術と比べて改善されたエッジ終端性能をもたらすことができるエッジ終端内の電荷を、電圧ブロッキング層の表面電荷に基づいて選択することができる。
【００４２】
本発明の実施形態においては、高温（たとえば＞１５００℃）アニールを行なったときに、周囲に露出していないＳｉＣの領域上のショットキーコンタクトを形成することもできるため、アニール中のＳｉの欠損を低減または回避することができる。その結果、より特性の高いショットキーコンタクトが得られる。
【００４３】
図１に、本発明によるエピタキシャルエッジ終端を有するショットキー整流器の第１の実施形態を示す。ｎ型導電性の第１の（随意的な）エピタキシャル層１２が、ｎ型導電性の単結晶バルク炭化ケイ素基板１０の上に成長しており、バッファ層として機能し得る。炭化ケイ素の第１のエピタキシャル層１２は、基板１０と、電圧ブロッキング層をもたらし得るｎ型エピタキシャル層１４との間に配置されている。炭化ケイ素基板１０はｎ+ＳｉＣ基板であっても良く、第１のエピタキシャル層１２は高濃度にドープされたｎ型ＳｉＣエピタキシャル層であっても良く、ｎ型エピタキシャル層１４は低濃度にドープされたｎ型ＳｉＣエピタキシャル層であってもよい。したがって、第１のエピタキシャル層１２は、キャリア濃度が炭化ケイ素基板１０に匹敵するものであってもよいし、ｎ型エピタキシャル層１４はキャリア濃度が炭化ケイ素基板１０より低くてもよい。またショットキーコンタクト１８が、ｎ型エピタキシャル層１４の上に設けられている。
【００４４】
また、ｐ型炭化ケイ素エピタキシャル終端領域１６が設けられている。ｐ型エピタキシャル終端領域１６は、ｎ型エピタキシャル層１４の上に設けられ、ショットキーコンタクト１８に隣接している。保護酸化物２０を設けてもよい。保護酸化物２０は、ショットキーコンタクト１８以外の、ショットキー整流器の露出領域を覆っていてもよい。また、オーミックコンタクト２２を、ショットキーコンタクト１８と反対側の基板１０上に設けてもよい。オーミックコンタクト２２は、基板１０への注入によって与えられおよび／または基板１０上に形成したエピタキシャル層として与えられる、炭化ケイ素の随意的なｎ+領域２６上に設けてもよい。好ましくは、ｐ型エピタキシャル終端領域１６は、ショットキーコンタクト１８から、ｎ型エピタキシャル層１４の厚みの約２から約３倍の距離だけ延在している。炭化ケイ素基板およびエピタキシャル層は、４ＨＳｉＣであってもよい。
【００４５】
また図１には、ｐ型エピタキシャル終端領域１６の外縁にある、ｎ型電圧ブロッキング層１４内の随意的な炭化ケイ素のｎ+領域２４も示す。炭化ケイ素のｎ+領域２４は、ショットキー整流器のための「チャネルストップ領域」をもたらすことができる。また図１には、ショットキー金属１８上の付加的な金属被覆層（metal overlayer）２８も示す。
【００４６】
本発明の特定の実施形態においては、ｐ型エピタキシャル終端領域１６は、ｎ型電圧ブロッキング層１４の表面ドーピングに基づく所定の電荷をｐ型エピタキシャル終端領域１６内に与えるように制御されたドーピングおよび厚みを有する。好ましくは、ｐ型エピタキシャル終端領域１６内の電荷は、この構造を作製するために用いるエピタキシャル層の表面ドーピング濃度が与えられたとして、理論的に最適な接合終端エクステンション（ＪＴＥ）電荷に基づいて選択される。
【００４７】
ＱJTE,act＝αＱJTE,optであり、ここで、
【００４８】
【数１１】
【００４９】
である。なお、
αは０．５と１．０との間の比例値であり、
ＱJTE,optは理論的に最適なＪＴＥ電荷であり、
εrはＳｉＣの比誘電率（約９．７）であり、
ε0は空気の誘電率であって８．８５４×１０-14Ｃ−ｃｍ／Ｖであり、
ＥcはＳｉＣの臨界電界であって、以下に与える式に従ってドーピングに依存し、
ｑは電子電荷であって１．６０２×１０-19Ｃであり、
ＱJTE,actは実際に選択されたＪＴＥ電荷である。
【００５０】
ＳｉＣの臨界電界は、以下の式によって与えられる。
【００５１】
【数１２】
【００５２】
ここでＮはｎ型ブロッキング層のドーピングである。「Ionization rates and critical fields in 4H-SiC」（A. O Konstantinov、Q. Wahab、N. NordellおよびU. Lindefelt、Applied Physics Letters、第72巻、第1号、1997年7月1日）を参照されたい。
【００５３】
図３Ａに、表面ドーピングに対するＪＴＥ電荷の関係の例図を示す。「理論」によって識別される線は１．０のαに対応し、「７５％理論」の線は０．７５のαに対応する。図３Ｂに、電圧ブロッキング層１４内の表面ドーピングＮDに対する「理論的な」ブロッキング電圧ＶBの典型的な図を、電圧ブロッキング層１４の与えられた厚みＷDの範囲に対して示す。この文脈において「理論的な」は、与えられた層厚およびドーピングに対して、表面または他の効果を考慮しないで得られる最良のブロッキング電圧を指す。図３Ｂは、電圧ブロッキング層１４内の表面ドーピングＮDが増加すると、理論的なブロッキング電圧は概ね下がることを示している。一般に、理論的なブロッキング電圧ＶBは、以下の式を用いて計算することができる。
【００５４】
【数１３】
【００５５】
ここで、０．７５≦β≦１．０であり、Ｅcは上記の式によって与えられる。デバイスをパンチスルー状態に維持する一方で、ドーピングをできるだけ高くなるように選択したならば、１×１０15から２×１０16の範囲のドーピングレベルによって、ブロッキング電圧はだいたい、ＷD＝３０μｍで２．５ｋＶからＷD＝４μｍで４００Ｖとなる。
【００５６】
当業者であれば分かるように、絶縁破壊電圧が主に電圧ブロッキング層のエピタキシャル厚みの関数である場合には、ダイオードエピタキシャルのデザインはパンチスルー状態にあると言われている。対照的に、ノンパンチスルー状態では、絶縁破壊電圧は主にドーピングの関数である。与えられたエピタキシャル厚みにおいて、ダイオードのデザインがパンチスルー状態にあるのかまたはノンパンチスルー状態にあるのかは、電圧ブロッキング層のドーピングに依存する。一般的に、パンチスルー状態とノンパンチスルー状態との間の境界を記述する経験的な関係は、
ＢＶ＝５．７３×１０14ＮD -0.73
であり得る。
【００５７】
図３Ｃに、ＪＴＥ電荷（ＱJTE）に対するブロッキング電圧の典型的な図を示す。図３Ｃに示すように、ブロッキング層の与えられた表面ドーピングに対してＪＴＥ内の電荷が増加すると、デバイスの絶縁破壊電圧は概ね増加する。しかし、ブロッキング層の表面ドーピングが一定のままで、電荷が閾値（図３ＣにおいてＱJTE、optと特定されている）を越えて増加すると、デバイスのブロッキング電圧は低下する。また、ブロッキング電圧対ＪＴＥ電荷の曲線の傾きの絶対値は、閾値を上回るところの方が閾値を下回るところよりもかなり大きい。ブロッキング電圧対ＪＴＥ電荷曲線におけるこの最大点が、「理論的に最適な」電荷である。と言うのは、これが、与えられた電圧ブロッキング層表面ドーピングに対して、デバイスの最大の絶縁破壊電圧を理論的に与える電荷であるからである。傾きは、理論的な最適値を上回るところの方が急であるので、理論的な最適値を超えることは避けた方が好ましいかも知れない。したがって、α値は実質的に１．０を超えない方が好ましい。また、αが小さすぎると、デバイスの性能に対するＪＴＥの効果は限定される可能性がある。したがって、αは約０．５よりも大きい方が好ましい。また、最適な電荷値を超えるとデバイスのブロッキング電圧がかなり低下する可能性があるので、ＪＴＥに対する電荷を規定する際には製造プロセスの変動を考慮に入れることが好ましい。したがって、α値としては約０．７５または約０．７５から約１．０を用いることが好ましいかも知れない。しかし、当業者であれば本開示を考慮して分かるように、α値の選択は、最終的な製品におけるばらつきの程度、許容できる欠陥率または他の製造上の関心事に依存し得る。
【００５８】
図２Ａないし２Ｉに、本発明の種々の実施形態によるエッジ終端を有するショットキー整流器を製造する際に利用できるプロセシングステップを例示する。図２Ａに示すように、ｎ+炭化ケイ素層１２を随意に、単結晶炭化ケイ素基板１０上に、エピタキシャル成長、イオン注入、または当業者に知られる他のこのような技術によって形成してもよい。炭化ケイ素のｎ-エピタキシャル層１４を、ｎ+炭化ケイ素層１２（存在する場合）または基板１０上に形成する。ｎ-エピタキシャル層１４も、当業者に知られる技術を用いて形成してもよい。
【００５９】
図２Ｂに示したように、ｐ型エピタキシャル層をｎ-エピタキシャル層１４上に形成し、そのドーピングおよび深さを、前述したようにｎ-エピタキシャル層１４の表面電荷に比例する所定の電荷を与えるように制御する。またこのようなドーピングおよび深さには、その後のプロセシング中のｐ型エピタキシャル層におけるわずかな欠損も考慮に入れて、最終的なｐ型終端領域が適切な最終の全電荷を有するようにしてもよい。
【００６０】
図２Ｃおよび２Ｄに、チャネルストップ注入を与える随意のプロセシングステップを示す。図２Ｃに示すように、マスキング酸化物４２を、ｐ型エピタキシャル層４０上に形成する。このようなマスキング酸化物は、たとえばＳｉＯ2のプラズマ化学気相成長法（ＰＥＣＶＤ）を用いて形成してもよい。次にｐ型エピタキシャル層４０およびマスキング４２をパターニングして、酸化物マスク４２’およびパターニングされたｐ型層４０’を形成し、チャネルストップ２４を注入する。さらに基板１０の反対側の表面にもｎ型ドーパントを注入して、随意的なｎ+層２６’を形成してもよい。好適なｎ型ドーパントには、窒素およびリンが含まれ得る。次に図２Ｄの構造をアニールしてｎ型注入を活性化してもよい。随意的に、このようなアニールを遅らせて、後述するようにｐ型層４０’の熱酸化と同時に行なってもよい。ＳｉＣへのｎ型ドーパントの注入および活性化の技術は、当業者に知られている。１つまたは複数のｎ型注入をデバイスに取り込まない場合には、注入および／またはアニーリングステップを省略してもよい。しかしそれでもｐ型層４０のパターニングを行なって、ｐ型エピタキシャル終端領域１６の外縁を規定することが好ましい。
【００６１】
図２Ｅに示すように、酸化物マスク４２’を取り除いた後に、少なくとも、パターニングされたｐ型エピタキシャル層４０’、ｎ型注入領域２４（もしあれば）および／またはｎ型電圧ブロッキング層１４の露出表面に、保護酸化物層４４を形成する。基板の反対面にもｎ型注入を行なう場合には、酸化物層５０を、基板１０の反対側で注入領域２６’上に堆積させてもよい。このような酸化物層によって、その後の熱酸化ステップ中におけるイオン注入領域の欠損の防止が促進され得る。好ましくは、酸化物層４４および５０は堆積された酸化物層であり、より好ましくは、ＳｉＯ2の減圧化学気相成長法（ＬＰＣＶＤ）層であるが、高品質プラズマ化学気相成長法（ＰＥＣＶＤ）を用いてもよい。
【００６２】
図２Ｆに示すように、酸化物保護層４４をパターニングしてｐ型層４０’を露出させてもよい。このようなパターニングは、フォトリソグラフィおよび反応性イオンエッチング、選択成長または当業者に知られる他のこのような技術によって行なってもよい。酸化物保護層４４を、好ましくは、ショットキーコンタクトを形成するための窓が得られるようにパターニングして、最終デバイスの、ショットキーコンタクト１８以外の露出部分上に保護層２０を形成する。図２Ｆの構造を、ｐ型層４０’の露出部分を完全に酸化するのに充分な時間熱酸化して、図２Ｇに示すように、ショットキーコンタクト位置および終端領域１６に対応する酸化したｐ型ＳｉＣの領域４６を得る。このような熱酸化は、好ましくは約１５００℃未満、より好ましくは約１３００℃以下の乾燥周囲の中で、ｐ型エピタキシャル層４０’を完全に酸化するのに充分な時間行なうことが好ましい。このような熱酸化の継続時間は、使用温度およびｐ型エピタキシャル層４０’の厚みに依存して変わり得る。前述したように、このような熱酸化ステップを用いてｎ型注入を活性化してもよい。
【００６３】
熱酸化が完了した後に、たとえば反応性イオンエッチングによって基板の反対側から酸化物層５０を取り除き、オーミックコンタクト２２を与えるために金属層を堆積する。このようなオーミックコンタクトに適した材料には、ニッケルまたは当業者に知られる他のこのような材料が含まれる。金属層もアニールしてオーミックコンタクト２２を形成する。アニールは、ラピッドサーマルアニールプロセスによって行なってもよい。このような工程を図２Ｈによって示す。オーミックコンタクト２２を形成した後に、ショットキーコンタクト１８作製用の窓を形成するためにフォトレジストパターンを堆積し、熱酸化物をｎ型エピタキシャル層１４まで貫通してエッチングして、ショットキーコンタクト１８作製用の窓を形成する。酸化物４６のこのようなエッチングは、バッファード酸化物エッチングによって行なってもよい。図２Ｉに示すように、酸化物領域４６のエッチングによって形成した窓内にショットキー金属を堆積し、ショットキー金属はｐ型終端領域１６にわずかに重なってもよい。ショットキー金属は、好適であればどんなショットキー金属であっても良く、たとえばニッケル、クロム、チタンまたは白金である。また、随意の金属被覆層２８（たとえば金）を、ショットキーコンタクト１８上に形成してもよい。
【００６４】
図２Ｉに示したように、ショットキーコンタクト１８とｐ型エッジ終端領域１６とは、非オーミックコンタクトを形成する。このような非オーミックコンタクトの特徴は、コンタクトの非線形な電圧／電流関係であり得る。特にコンタクトは、有限のターンオン電圧と、定格のオン状態電流よりも少なくとも１０3倍小さい逆リーク電流とを有する。エピタキシャル層（１４）の特性によって主に決まる逆ブロッキング電圧も示される。加えて、この接合は、室温において熱電子電流輸送物理に厳密に従う。
【００６５】
図４に、接合障壁ショットキー（ＪＢＳ）／マージド（Merged）Ｐ−Ｉ−Ｎショットキー（ＭＰＳ）グリッド１７がショットキーゲート領域に設けられた本発明のさらなる実施形態を示す。ショットキーコンタクト１８’および金属被覆層２８’を、ＪＢＳ／ＭＰＳグリッド１７上に設けてもよい。このようなグリッドは、保護層４４のパターニングを変更して、図４に示したＪＢＳ／ＭＰＳゲート構造の「バンプ」または「アイランド」を与えるｐ型エピタキシャル層４０’の酸化用マスクを形成することで、作製できる。グリッド１７上の酸化物は、マスクおよび反応性イオンエッチングによって取り除いてもよい。またグリッド１７は、熱酸化領域をエッチング除去してショットキーコンタクト窓を形成するときに、マスクしてもよい。
【００６６】
図面および明細書において、本発明の典型的な好ましい実施形態を開示してきた。特定の用語を用いているが、それらは一般的で説明的な意味のみで用いており、限定を目的とするためではない。本発明の範囲は添付の特許請求の範囲に記載されている。
【図面の簡単な説明】
【図１】 本発明の実施形態によるエッジ終端を有するショットキー整流器の１つの実施形態を示す断面図である。
【図２Ａ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｂ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｃ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｄ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｅ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｆ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｇ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｈ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｉ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図３Ａ】 エピタキシャルエッジ終端内の電荷と、エピタキシャルエッジ終端が形成される電圧ブロッキング層の表面ドーピングとの間の関係を示すグラフである。
【図３Ｂ】 電圧ブロッキング層内の表面ドーピングＮDに対する「理論的な」ブロッキング電圧ＶBの典型的な関係を、電圧ブロッキング層の与えられた厚みＷDの範囲に対して示すグラフである。
【図３Ｃ】 ＪＴＥ電荷（ＱJTE）に対するブロッキング電圧を示すグラフである。
【図４】 本発明の代替的な実施形態によるショットキー整流器を示す断面図である。
（発明の分野）
本発明はマイクロエレクトロニクスデバイスに関し、より詳細には炭化ケイ素ショットキーデバイスのためのエッジ終端に関する。
【０００２】
（発明の背景）
６００Ｖから２．５ｋＶの電圧を扱うことができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の電圧定格で製造されるシリコンＰＩＮダイオードに競合することが予想される。このようなダイオードは、その活性領域に応じて、１００アンペアという高い電流を扱うことができる。高電圧ショットキーダイオードは、特に電力の調整、分配、および制御の分野においていくつかの重要な応用例を有する。
【０００３】
このような応用例におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンをベースとするＰＩＮデバイスは通常、比較的不十分なスイッチング速度を示す。シリコンＰＩＮダイオードは、その電圧定格に応じて、最大スイッチング速度約２０ｋＨｚを有することがある。対照的に、炭化ケイ素をベースとするデバイスは、理論的にはるかに速いスイッチング速度、たとえばシリコンよりも１００倍以上速い速度が可能である。加えて、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を扱うことができる可能性がある。
【０００４】
しかし炭化ケイ素ベースのショットキーデバイスを信頼性良く製造することは困難である可能性がある。ＳｉＣショットキーデバイスにおける典型的なエッジ終端（edge termination）には、結晶中へのｐ型ドーパントのイオン注入が必要である。このような注入はかなりのダメージを結晶格子に引き起こす可能性があり、このような欠陥を修復するには高温アニーリングを必要とする場合がある。この高温アニールステップ（＞１５００℃）アニールは、多くの理由により、好ましくない可能性がある。たとえば、シリコンはこのような高温アニール下で結晶の露出表面から解離する傾向があるため、高温アニールは、ショットキーコンタクトが形成されるＳｉＣ表面を劣化させる傾向がある。このようにシリコンが失われると、金属と半導体表面との間のショットキーコンタクトの特性が低下する可能性がある。高温アニールには他の欠点もある。すなわちこのようなアニールは、時間および費用がかかる。またｐ型（Ａｌ）ドーパントの注入はかなりの格子ダメージを引き起こす可能性があり、一方で他の種（Ｂ）では活性化率が劣る。
【０００５】
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この基板上に、ドリフト領域として機能するｎ-エピタキシャル層が形成される。デバイスは通常、ｎ-層上に直接形成されるショットキーコンタクトを含む。ショットキーコンタクトの周囲を、通常はイオン注入で形成されるｐ型ＪＴＥ（接合終端エクステンション：junction termination extension）領域が囲む。注入は、アルミニウム、ボロン、または他の何らかの好適なｐ型ドーパントであり得る。ＪＴＥ領域の目的は、エッジで電界が集中することの防止、および空乏領域がデバイス表面と相互作用することの防止である。表面効果によって空乏領域が不均一に広がる可能性があり、その結果デバイスの絶縁破壊電圧に悪影響が出る可能性がある。他の終端技術には、ガードリング（guard rings）およびフローティングフィールドリング（floating field rings）などがあるが、これらは表面効果の影響をより強く受ける。空乏領域がデバイスのエッジまで延びることを防ぐために、チャネルストップ領域が、窒素またはリンなどのｎ型ドーパントの注入によって形成されることもある。
【０００６】
ＳｉＣショットキーダイオードの従来の他の終端が、「Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields」（Singhら、ISPSD’97、ページ157〜160）に記載されている。ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシガードリング終端が、「The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes」（Uenoら、IEEE Electron Device Letters、第16巻、第7号、1995年7月、ページ331〜332）に記載されている。また他の終端技術が、公開されたＰＣＴ出願ＷＯ９７／０８７５４、発明の名称「SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge」に記載されている。米国特許第５，７８９，３１１号明細書には、Ａｌ−Ｔｉ合金を用いるかまたはＡｌ膜とＴｉ膜とを交互に重ねることによる、ｎ型ＳｉＣベース部材上に形成されたショットキー電極が記載され、結果として生じる構造に６００℃から１２００℃の熱処理が施されている。ｐ型ＳｉＣ層をショットキー接合の周囲に形成して、ｎ型ＳｉＣベース部材を有するｐ−ｎ接合を形成することができる。米国特許第５，９１４，５００号明細書には、ショットキー接合を有するダイオード構造が記載されている。ここでは、金属コンタクトと第１導電型の炭化ケイ素半導体層とが接合を形成し、接合の縁は、徐々に増加する全電荷または有効シート電荷密度を有する、金属コンタクトに近接する遷移帯と、遷移帯の外側の接合終端エクステンション（ＪＴＥ）とに分割された接合終端を示している。ＪＴＥは、電荷プロファイルが、ＪＴＥの中心部分から終端の最外縁に向かう径方向に沿って、初期値から終端の最外縁におけるゼロまたは殆どゼロの全電荷まで段階的にまたは一様に減少する全電荷または有効シート電荷密度を有する。米国特許第５，７１２，５０２号明細書には、ｎまたはｐ型にドープされた半導体領域であって、印加されたブロッキング電圧に依存する垂直方向のエクステンションを有する半導体コンポーネントの活性領域の空乏域を収容する、半導体領域が記載されている。ＥＰ出願第ＥＰ１１１１６８８Ａ１明細書には、炭化ケイ素基板上のショットキーダイオードが記載されている。
【０００７】
発明の概要
本発明の実施形態によって、所定の表面ドーピングレベルを有する炭化ケイ素電圧ブロッキング（voltage blocking）層と、炭化ケイ素電圧ブロッキング層上のショットキーコンタクトとを有する炭化ケイ素ショットキー整流器を提供することができる。また炭化ケイ素エピタキシャル領域が、炭化ケイ素電圧ブロッキング層上に、ショットキーコンタクトに隣接して設けられている。炭化ケイ素エピタキシャル領域は、炭化ケイ素エピタキシャル領域内の単位面積あたりの選択された電荷を与えるようにデザインされた厚みおよびドーピングレベルを有する。炭化ケイ素エピタキシャル領域内の単位面積あたりの電荷（接合終端エクステンション（ＪＴＥ）電荷とも言われる）は、ブロッキング層の表面ドーピングに基づいて選択される。特定の実施形態においては、ＪＴＥ電荷は、ブロッキング層の表面ドーピングによって決まる最適なＪＴＥ電荷の５０％を上回る。またＪＴＥ電荷は、最適な電荷値以下であることが好ましい。
【０００８】
本発明のさらなる実施形態においては、炭化ケイ素電圧ブロッキング層と、炭化ケイ素電圧ブロッキング層上のショットキーコンタクトとを有する炭化ケイ素ショットキー整流器が提供される。炭化ケイ素エピタキシャル終端領域が、電圧ブロッキング層上に、ショットキーコンタクトに隣接して設けられている。炭化ケイ素エピタキシャル領域の厚みとドーピング濃度との積は、
【０００９】
【数６】
の約５０％を上回る。
ここで、
εrはＳｉＣの比誘電率であり、
ε0は空気の誘電率であり、
ＥcはＳｉＣの臨界電界であり、
ｑは電子電荷である。
【００１１】
さらなる実施形態においては、厚みとドーピング濃度との積が、
【００１２】
【数７】
の約１００％以下である。さらなる実施形態においては、厚みおよびドーピング濃度が、
【００１４】
【数８】
の約７５％以上である。
【００１６】
本発明のさらなる実施形態においては、炭化ケイ素エピタキシャル領域が、ショットキーコンタクトから、ブロッキング層の厚みの約１．５から約５倍だけ延在される。また非オーミックコンタクトが、炭化ケイ素エピタキシャル終端領域とショットキーコンタクトとの間に設けられていてもよい。
【００１７】
炭化ケイ素エピタキシャル領域が第１導電型を有し、電圧ブロッキング層が第１導電型とは逆の第２導電型を有する本発明の実施形態においては、エッジ終端は、電圧ブロッキング層内に、キャリア濃度が電圧ブロッキング層のそれよりも高く、ショットキーコンタクトの反対側で炭化ケイ素エピタキシャル領域の外縁に隣接する、第１導電型炭化ケイ素の領域を備えていてもよい。
【００１８】
本発明のさらなる実施形態においては、ショットキー整流器は、ブロッキング層の導電型と同じ第１導電型であって、ブロッキング層と炭化ケイ素基板との間に配置された第１の炭化ケイ素層を備えていてもよい。第１の炭化ケイ素層は、キャリア濃度がブロッキング層より高くてもよい。第１導電型の第２の炭化ケイ素層を、第１の炭化ケイ素層と反対側の基板上に設けて、キャリア濃度が基板のキャリア濃度よりも高い炭化ケイ素層を備えるようにしてもよい。オーミックコンタクトを第２の炭化ケイ素層上に設けてもよい。このような実施形態においては、第２の層は第１導電型炭化ケイ素の注入層であってもよい。また炭化ケイ素エピタキシャル領域は、第１導電型のそれと逆の第２導電型であってもよい。特に、第１導電型はｎ型であっても良く、第２導電型はｐ型であってもよい。
【００１９】
本発明の他の実施形態においては、ｎ型炭化ケイ素基板と、炭化ケイ素基板上のｎ型炭化ケイ素ブロッキング層と、炭化ケイ素ブロッキング層上のショットキーコンタクトと、炭化ケイ素ブロッキング層上にあってショットキーコンタクトに隣接するｐ型炭化ケイ素のエピタキシャル領域であって、ｐ型エピタキシャル領域とショットキーコンタクトとの間に非オーミックコンタクトを形成するｐ型炭化ケイ素のエピタキシャル領域と、ブロッキング層と反対側の基板上のオーミックコンタクトと、を備えているショットキー整流器が提供される。
【００２０】
本発明のさらなる実施形態においては、ブロッキング層上の複数のｐ型炭化ケイ素アイランドを設けてもよい。このような実施形態においては、ショットキーコンタクトが、複数のｐ型アイランドに重なる。
【００２１】
本発明のさらに他の実施形態においては、ｎ型炭化ケイ素基板と、炭化ケイ素基板上のｎ型炭化ケイ素ブロッキング層と、炭化ケイ素ブロッキング層上のショットキーコンタクトと、炭化ケイ素ブロッキング層上にあってショットキーコンタクトに隣接するｐ型炭化ケイ素のエピタキシャル領域であって、ｐ型エピタキシャル領域とショットキーコンタクトとの間に非オーミックコンタクトを形成するｐ型炭化ケイ素のエピタキシャル領域と、ブロッキング層と反対側の基板上のオーミックコンタクトと、を備えているショットキー整流器が提供される。ｐ型炭化ケイ素エピタキシャル領域は、ショットキーコンタクトから、ブロッキング層の厚みの約２から約３倍だけ延在される。このような実施形態は、ブロッキング層上の複数のｐ型炭化ケイ素アイランドを含んでいてもよい。その場合、ショットキーコンタクトは複数のｐ型アイランドに重なる。
【００２２】
本発明の方法の実施形態においては、炭化ケイ素ショットキー整流器の終端領域を作製する方法は、ｐ型炭化ケイ素のエピタキシャル層であって、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素領域内の電荷を、ショットキー整流器の炭化ケイ素ブロッキング層の表面ドーピングに比例して与えるように選択された厚みおよびドーピングレベルを有するｐ型炭化ケイ素のエピタキシャル層を形成すること、および、ｐ型炭化ケイ素のエピタキシャル層をパターニングしてショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素の領域を与えること、を含む。
【００２３】
このような方法の実施形態においては、ｐ型炭化ケイ素のエピタキシャル層のパターニングは、炭化ケイ素のｐ型エピタキシャル層上に酸化物層を形成すること、酸化物層をパターニングしてショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させること、ｐ型エピタキシャル層の露出部分をｐ型エピタキシャル層の露出部分を全て消費するのに充分な温度および時間で熱酸化すること、ｐ型エピタキシャル層の熱酸化部分をエッチングしてショットキーコンタクトが形成されるブロッキング層部分を露出させること、によって与えられる。また、ｐ型エピタキシャル層を熱酸化することを、乾燥周囲環境中で行なってもよい。さらに、ｐ型エピタキシャル層を熱酸化することを、ｐ型エピタキシャル層を約１３００℃を下回る温度で酸化することで行なってもよい。
【００２４】
さらなる実施形態においては、ｐ型エピタキシャル層の熱酸化部分をエッチングする前に、ブロッキング層と反対側の炭化ケイ素基板の表面上にオーミック金属を形成すること、オーミック金属をアニーリングして炭化ケイ素基板に対するオーミックコンタクトを形成すること、を行なってもよい。オーミック金属のこのような堆積の前に、基板にｎ型ドーパントを注入して、キャリア濃度が基板のキャリア濃度よりも高いｎ型炭化ケイ素の領域を形成してもよい。このような実施形態においては、基板の注入領域上にオーミック金属を堆積してもよい。さらに、ｎ型ドーパントの注入を、ｐ型エピタキシャル層の露出部分を熱酸化する前に行なって、ｐ型エピタキシャル層の露出部分の熱酸化がｎ型ドーパントの活性化も行なうようにしてもよい。
【００２５】
本発明のさらに他の実施形態においては、ｐ型エピタキシャル層の熱酸化部分をエッチングした後に、ブロッキング層の露出部分上にショットキー金属を堆積する。
【００２６】
本発明のさらに他の実施形態においては、良質の保護酸化物層をパターニングして、ｐ型エピタキシャル層の露出部分からなる複数の領域を含む、ショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させる。複数の領域を含むｐ型エピタキシャル層の露出部分を、ｐ型エピタキシャル層の露出部分を全て消費するのに充分な温度および時間で熱酸化する。ｐ型エピタキシャル層の熱酸化部分をエッチングして、ショットキーコンタクトが形成されるブロッキング層部分を露出させることによって、ｐ型炭化ケイ素のアイランドによって間隔を開けられたブロッキング層の複数の露出部分を与える。
【００２７】
本発明のさらなる実施形態においては、酸化物層をパターニングしてショットキーコンタクトに対応するｐ型エピタキシャル層部分を露出させる前に、酸化物層とｐ型エピタキシャル層とをパターニングしてショットキー整流器の外縁のブロッキング層部分を露出させ、ｎ型ブロッキング層の露出部分にｎ型ドーパントを注入してｐ型エピタキシャル層の外縁に隣接する注入されたｎ型ドーパントの領域を与える。
【００２８】
特定の実施形態においては、炭化ケイ素エピタキシャル領域の厚みおよびドーピングレベルを、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素の領域内の電荷が、
【００２９】
【数９】
の約５０％から約１００％となるように選択する。
ここで、
ＱJTE,optは最適なＪＴＥ電荷であり、
εrはＳｉＣの比誘電率であり、
ε0は空気の誘電率であり、
ＥcはＳｉＣの臨界電界であり、
ｑは電子電荷である。
また厚みおよびドーピングレベルが、
【００３１】
【数１０】
の約７５％であってもよい。
【００３３】
本発明のさらなる方法の実施形態においては、ｎ型炭化ケイ素基板上に第１のｎ型炭化ケイ素エピタキシャル層を形成することにより、炭化ケイ素ショットキー整流器の製造方法が提供される。ここで、第１のｎ型炭化ケイ素エピタキシャル層は、炭化ケイ素基板のキャリア濃度を下回るキャリア濃度を有する。第１のｎ型エピタキシャル層上にｐ型炭化ケイ素エピタキシャル層を形成する。ｐ型炭化ケイ素エピタキシャル層上に保護酸化物を堆積し、保護酸化物をパターニングして、ショットキー整流器のショットキーコンタクトに対応するｐ型炭化ケイ素部分を露出させる。ｐ型炭化ケイ素の露出部分を熱酸化して、ｐ型炭化ケイ素を、第１のｎ型エピタキシャル層まで酸化する。次に、第１のｎ型エピタキシャル層と反対側の基板上にオーミックコンタクト金属を堆積してアニーリングし、基板に対するオーミックコンタクトを形成する。次に、酸化したｐ型炭化ケイ素を除去して、ショットキーコンタクトに対応する第１のｎ型エピタキシャル層部分を露出させ、第１のｎ型エピタキシャル層の露出部分上にショットキー金属を堆積して、第１のｎ型エピタキシャル層に対するショットキーコンタクトを与える。
【００３４】
本発明のさらなる実施形態においては、ｐ型炭化ケイ素エピタキシャル層は、ショットキー整流器のショットキーコンタクトに隣接するｐ型炭化ケイ素領域内の電荷を、第１のｎ型エピタキシャル層の表面ドーピングに比例して与えるように選択された厚みおよびドーピングレベルを有する。
【００３５】
他の実施形態においては、本方法はさらに、第２のｎ型炭化ケイ素層を形成することを含む。ここで、第２のｎ型炭化ケイ素層は、炭化ケイ素基板と第１のｎ型エピタキシャル層との間に配置され、炭化ケイ素基板のキャリア濃度よりも高いキャリア濃度を有する。
【００３６】
さらに他の実施形態においては、本方法は、ｐ型エピタキシャル層をパターニングして、ショットキー整流器の外縁に隣接する第１のｎ型エピタキシャル層部分を露出させること、第１のｎ型エピタキシャル層の露出部分にｎ型ドーパントを注入すること、注入ドーパントを熱アニールしてｎ型ドーパントを活性化すること、を含んでいてもよい。このような実施形態においては、保護酸化物の堆積は、ｐ型エピタキシャル層と第１のｎ型エピタキシャル層の注入領域との上に保護酸化物を堆積することを含んでいてもよい。特定の実施形態においては、注入ドーパントの熱アニールを、約１３００℃を下回る温度で行なう。
【００３７】
また、さらなる方法の実施形態は、第１のｎ型エピタキシャル層と反対側の炭化ケイ素基板にｎ型ドーパントを注入して、キャリア濃度が炭化ケイ素基板のキャリア濃度よりも高いｎ型炭化ケイ素の領域を与えることを含んでいてもよい。このような実施形態においては、ｎ型ドーパントを注入した後に、炭化ケイ素基板の注入領域上に酸化物を堆積しても良く、熱酸化ステップの後に、炭化ケイ素基板の注入領域から熱酸化物を除去してもよい。
【００３８】
本発明の利点および特徴ならびに本発明を行なう方法は、好ましくかつ典型的な実施形態を例示する添付の図面とともに以下の本発明の詳細な説明を考慮することで、より容易に明らかになる。
【００３９】
（詳細な説明）
本発明を、本発明の種々の実施形態を示す図を参照しながら説明する。図に示したように、層または領域のサイズは説明のために誇張してあり、すなわち本発明の概略的な構造を説明するために与えられている。また、本発明の種々の態様を、基板または他の層の上に形成されている層を参照して説明している。当業者であれば分かるように、他の層または基板の上に形成されている層に言及する場合、追加の層が介在する場合があることが意図されている。介在する層なしで他の層または基板の上に形成されている層に言及する場合、本明細書では、層または基板の上に「直接」形成されていると記載される。全体を通して、同様の番号は同様の要素を指す。
【００４０】
以下により詳細に示すように、本発明の実施形態においては、ｐ型注入を必要とすることなくｐ型エッジ終端を与えることによって、改善されたショットキー整流器が提供される。ｐ型注入を回避することで、デバイスの特性に悪影響を与える可能性がある高温アニールに対する必要性も回避できる。本明細書のある実施形態では、ｎ型注入のみ、たとえばリン（１３００℃未満、たとえば１２００℃でアニールできる）、または窒素（約１５００℃でアニールできる）を用いているため、ｐ型注入の活性化に必要なより高い温度を回避することができる。
【００４１】
また、以下により詳細に示すように、ｐ型終端領域をエピタキシャルプロセスで形成するため、そのドーピングおよび厚みを精密に制御することができる。したがって、エピタキシャルｐ型エッジ終端を用いることで、たとえば、相対的に未制御のエピタキシャルエッジ終端または注入されたエッジ終端の技術と比べて改善されたエッジ終端性能をもたらすことができるエッジ終端内の電荷を、電圧ブロッキング層の表面電荷に基づいて選択することができる。
【００４２】
本発明の実施形態においては、高温（たとえば＞１５００℃）アニールを行なったときに、周囲に露出していないＳｉＣの領域上のショットキーコンタクトを形成することもできるため、アニール中のＳｉの欠損を低減または回避することができる。その結果、より特性の高いショットキーコンタクトが得られる。
【００４３】
図１に、本発明によるエピタキシャルエッジ終端を有するショットキー整流器の第１の実施形態を示す。ｎ型導電性の第１の（随意的な）エピタキシャル層１２が、ｎ型導電性の単結晶バルク炭化ケイ素基板１０の上に成長しており、バッファ層として機能し得る。炭化ケイ素の第１のエピタキシャル層１２は、基板１０と、電圧ブロッキング層をもたらし得るｎ型エピタキシャル層１４との間に配置されている。炭化ケイ素基板１０はｎ+ＳｉＣ基板であっても良く、第１のエピタキシャル層１２は高濃度にドープされたｎ型ＳｉＣエピタキシャル層であっても良く、ｎ型エピタキシャル層１４は低濃度にドープされたｎ型ＳｉＣエピタキシャル層であってもよい。したがって、第１のエピタキシャル層１２は、キャリア濃度が炭化ケイ素基板１０に匹敵するものであってもよいし、ｎ型エピタキシャル層１４はキャリア濃度が炭化ケイ素基板１０より低くてもよい。またショットキーコンタクト１８が、ｎ型エピタキシャル層１４の上に設けられている。
【００４４】
また、ｐ型炭化ケイ素エピタキシャル終端領域１６が設けられている。ｐ型エピタキシャル終端領域１６は、ｎ型エピタキシャル層１４の上に設けられ、ショットキーコンタクト１８に隣接している。保護酸化物２０を設けてもよい。保護酸化物２０は、ショットキーコンタクト１８以外の、ショットキー整流器の露出領域を覆っていてもよい。また、オーミックコンタクト２２を、ショットキーコンタクト１８と反対側の基板１０上に設けてもよい。オーミックコンタクト２２は、基板１０への注入によって与えられおよび／または基板１０上に形成したエピタキシャル層として与えられる、炭化ケイ素の随意的なｎ+領域２６上に設けてもよい。好ましくは、ｐ型エピタキシャル終端領域１６は、ショットキーコンタクト１８から、ｎ型エピタキシャル層１４の厚みの約２から約３倍の距離だけ延在している。炭化ケイ素基板およびエピタキシャル層は、４ＨＳｉＣであってもよい。
【００４５】
また図１には、ｐ型エピタキシャル終端領域１６の外縁にある、ｎ型電圧ブロッキング層１４内の随意的な炭化ケイ素のｎ+領域２４も示す。炭化ケイ素のｎ+領域２４は、ショットキー整流器のための「チャネルストップ領域」をもたらすことができる。また図１には、ショットキー金属１８上の付加的な金属被覆層（metal overlayer）２８も示す。
【００４６】
本発明の特定の実施形態においては、ｐ型エピタキシャル終端領域１６は、ｎ型電圧ブロッキング層１４の表面ドーピングに基づく所定の電荷をｐ型エピタキシャル終端領域１６内に与えるように制御されたドーピングおよび厚みを有する。好ましくは、ｐ型エピタキシャル終端領域１６内の電荷は、この構造を作製するために用いるエピタキシャル層の表面ドーピング濃度が与えられたとして、理論的に最適な接合終端エクステンション（ＪＴＥ）電荷に基づいて選択される。
【００４７】
ＱJTE,act＝αＱJTE,optであり、ここで、
【００４８】
【数１１】
である。なお、
αは０．５と１．０との間の比例値であり、
ＱJTE,optは理論的に最適なＪＴＥ電荷であり、
εrはＳｉＣの比誘電率（約９．７）であり、
ε0は空気の誘電率であって８．８５４×１０-14Ｃ−ｃｍ／Ｖであり、
ＥcはＳｉＣの臨界電界であって、以下に与える式に従ってドーピングに依存し、
ｑは電子電荷であって１．６０２×１０-19Ｃであり、
ＱJTE,actは実際に選択されたＪＴＥ電荷である。
【００５０】
ＳｉＣの臨界電界は、以下の式によって与えられる。
【００５１】
【数１２】
ここでＮはｎ型ブロッキング層のドーピングである。「Ionization rates and critical fields in 4H-SiC」（A. O Konstantinov、Q. Wahab、N. NordellおよびU. Lindefelt、Applied Physics Letters、第72巻、第1号、1997年7月1日）を参照されたい。
【００５３】
図３Ａに、表面ドーピングに対するＪＴＥ電荷の関係の例図を示す。「理論」によって識別される線は１．０のαに対応し、「７５％理論」の線は０．７５のαに対応する。図３Ｂに、電圧ブロッキング層１４内の表面ドーピングＮDに対する「理論的な」ブロッキング電圧ＶBの典型的な図を、電圧ブロッキング層１４の与えられた厚みＷDの範囲に対して示す。この文脈において「理論的な」は、与えられた層厚およびドーピングに対して、表面または他の効果を考慮しないで得られる最良のブロッキング電圧を指す。図３Ｂは、電圧ブロッキング層１４内の表面ドーピングＮDが増加すると、理論的なブロッキング電圧は概ね下がることを示している。一般に、理論的なブロッキング電圧ＶBは、以下の式を用いて計算することができる。
【００５４】
【数１３】
ここで、０．７５≦β≦１．０であり、Ｅcは上記の式によって与えられる。デバイスをパンチスルー状態に維持する一方で、ドーピングをできるだけ高くなるように選択したならば、１×１０15から２×１０16の範囲のドーピングレベルによって、ブロッキング電圧はだいたい、ＷD＝３０μｍで２．５ｋＶからＷD＝４μｍで４００Ｖとなる。
【００５６】
当業者であれば分かるように、絶縁破壊電圧が主に電圧ブロッキング層のエピタキシャル厚みの関数である場合には、ダイオードエピタキシャルのデザインはパンチスルー状態にあると言われている。対照的に、ノンパンチスルー状態では、絶縁破壊電圧は主にドーピングの関数である。与えられたエピタキシャル厚みにおいて、ダイオードのデザインがパンチスルー状態にあるのかまたはノンパンチスルー状態にあるのかは、電圧ブロッキング層のドーピングに依存する。一般的に、パンチスルー状態とノンパンチスルー状態との間の境界を記述する経験的な関係は、
ＢＶ＝５．７３×１０14ＮD -0.73
であり得る。
【００５７】
図３Ｃに、ＪＴＥ電荷（ＱJTE）に対するブロッキング電圧の典型的な図を示す。図３Ｃに示すように、ブロッキング層の与えられた表面ドーピングに対してＪＴＥ内の電荷が増加すると、デバイスの絶縁破壊電圧は概ね増加する。しかし、ブロッキング層の表面ドーピングが一定のままで、電荷が閾値（図３ＣにおいてＱJTE、optと特定されている）を越えて増加すると、デバイスのブロッキング電圧は低下する。また、ブロッキング電圧対ＪＴＥ電荷の曲線の傾きの絶対値は、閾値を上回るところの方が閾値を下回るところよりもかなり大きい。ブロッキング電圧対ＪＴＥ電荷曲線におけるこの最大点が、「理論的に最適な」電荷である。と言うのは、これが、与えられた電圧ブロッキング層表面ドーピングに対して、デバイスの最大の絶縁破壊電圧を理論的に与える電荷であるからである。傾きは、理論的な最適値を上回るところの方が急であるので、理論的な最適値を超えることは避けた方が好ましいかも知れない。したがって、α値は実質的に１．０を超えない方が好ましい。また、αが小さすぎると、デバイスの性能に対するＪＴＥの効果は限定される可能性がある。したがって、αは約０．５よりも大きい方が好ましい。また、最適な電荷値を超えるとデバイスのブロッキング電圧がかなり低下する可能性があるので、ＪＴＥに対する電荷を規定する際には製造プロセスの変動を考慮に入れることが好ましい。したがって、α値としては約０．７５または約０．７５から約１．０を用いることが好ましいかも知れない。しかし、当業者であれば本開示を考慮して分かるように、α値の選択は、最終的な製品におけるばらつきの程度、許容できる欠陥率または他の製造上の関心事に依存し得る。
【００５８】
図２Ａないし２Ｉに、本発明の種々の実施形態によるエッジ終端を有するショットキー整流器を製造する際に利用できるプロセシングステップを例示する。図２Ａに示すように、ｎ+炭化ケイ素層１２を随意に、単結晶炭化ケイ素基板１０上に、エピタキシャル成長、イオン注入、または当業者に知られる他のこのような技術によって形成してもよい。炭化ケイ素のｎ-エピタキシャル層１４を、ｎ+炭化ケイ素層１２（存在する場合）または基板１０上に形成する。ｎ-エピタキシャル層１４も、当業者に知られる技術を用いて形成してもよい。
【００５９】
図２Ｂに示したように、ｐ型エピタキシャル層をｎ-エピタキシャル層１４上に形成し、そのドーピングおよび深さを、前述したようにｎ-エピタキシャル層１４の表面電荷に比例する所定の電荷を与えるように制御する。またこのようなドーピングおよび深さには、その後のプロセシング中のｐ型エピタキシャル層におけるわずかな欠損も考慮に入れて、最終的なｐ型終端領域が適切な最終の全電荷を有するようにしてもよい。
【００６０】
図２Ｃおよび２Ｄに、チャネルストップ注入を与える随意のプロセシングステップを示す。図２Ｃに示すように、マスキング酸化物４２を、ｐ型エピタキシャル層４０上に形成する。このようなマスキング酸化物は、たとえばＳｉＯ2のプラズマ化学気相成長法（ＰＥＣＶＤ）を用いて形成してもよい。次にｐ型エピタキシャル層４０およびマスキング４２をパターニングして、酸化物マスク４２’およびパターニングされたｐ型層４０’を形成し、チャネルストップ２４を注入する。さらに基板１０の反対側の表面にもｎ型ドーパントを注入して、随意的なｎ+層２６’を形成してもよい。好適なｎ型ドーパントには、窒素およびリンが含まれ得る。次に図２Ｄの構造をアニールしてｎ型注入を活性化してもよい。随意的に、このようなアニールを遅らせて、後述するようにｐ型層４０’の熱酸化と同時に行なってもよい。ＳｉＣへのｎ型ドーパントの注入および活性化の技術は、当業者に知られている。１つまたは複数のｎ型注入をデバイスに取り込まない場合には、注入および／またはアニーリングステップを省略してもよい。しかしそれでもｐ型層４０のパターニングを行なって、ｐ型エピタキシャル終端領域１６の外縁を規定することが好ましい。
【００６１】
図２Ｅに示すように、酸化物マスク４２’を取り除いた後に、少なくとも、パターニングされたｐ型エピタキシャル層４０’、ｎ型注入領域２４（もしあれば）および／またはｎ型電圧ブロッキング層１４の露出表面に、保護酸化物層４４を形成する。基板の反対面にもｎ型注入を行なう場合には、酸化物層５０を、基板１０の反対側で注入領域２６’上に堆積させてもよい。このような酸化物層によって、その後の熱酸化ステップ中におけるイオン注入領域の欠損の防止が促進され得る。好ましくは、酸化物層４４および５０は堆積された酸化物層であり、より好ましくは、ＳｉＯ2の減圧化学気相成長法（ＬＰＣＶＤ）層であるが、高品質プラズマ化学気相成長法（ＰＥＣＶＤ）を用いてもよい。
【００６２】
図２Ｆに示すように、酸化物保護層４４をパターニングしてｐ型層４０’を露出させてもよい。このようなパターニングは、フォトリソグラフィおよび反応性イオンエッチング、選択成長または当業者に知られる他のこのような技術によって行なってもよい。酸化物保護層４４を、好ましくは、ショットキーコンタクトを形成するための窓が得られるようにパターニングして、最終デバイスの、ショットキーコンタクト１８以外の露出部分上に保護層２０を形成する。図２Ｆの構造を、ｐ型層４０’の露出部分を完全に酸化するのに充分な時間熱酸化して、図２Ｇに示すように、ショットキーコンタクト位置および終端領域１６に対応する酸化したｐ型ＳｉＣの領域４６を得る。このような熱酸化は、好ましくは約１５００℃未満、より好ましくは約１３００℃以下の乾燥周囲の中で、ｐ型エピタキシャル層４０’を完全に酸化するのに充分な時間行なうことが好ましい。このような熱酸化の継続時間は、使用温度およびｐ型エピタキシャル層４０’の厚みに依存して変わり得る。前述したように、このような熱酸化ステップを用いてｎ型注入を活性化してもよい。
【００６３】
熱酸化が完了した後に、たとえば反応性イオンエッチングによって基板の反対側から酸化物層５０を取り除き、オーミックコンタクト２２を与えるために金属層を堆積する。このようなオーミックコンタクトに適した材料には、ニッケルまたは当業者に知られる他のこのような材料が含まれる。金属層もアニールしてオーミックコンタクト２２を形成する。アニールは、ラピッドサーマルアニールプロセスによって行なってもよい。このような工程を図２Ｈによって示す。オーミックコンタクト２２を形成した後に、ショットキーコンタクト１８作製用の窓を形成するためにフォトレジストパターンを堆積し、熱酸化物をｎ型エピタキシャル層１４まで貫通してエッチングして、ショットキーコンタクト１８作製用の窓を形成する。酸化物４６のこのようなエッチングは、バッファード酸化物エッチングによって行なってもよい。図２Ｉに示すように、酸化物領域４６のエッチングによって形成した窓内にショットキー金属を堆積し、ショットキー金属はｐ型終端領域１６にわずかに重なってもよい。ショットキー金属は、好適であればどんなショットキー金属であっても良く、たとえばニッケル、クロム、チタンまたは白金である。また、随意の金属被覆層２８（たとえば金）を、ショットキーコンタクト１８上に形成してもよい。
【００６４】
図２Ｉに示したように、ショットキーコンタクト１８とｐ型エッジ終端領域１６とは、非オーミックコンタクトを形成する。このような非オーミックコンタクトの特徴は、コンタクトの非線形な電圧／電流関係であり得る。特にコンタクトは、有限のターンオン電圧と、定格のオン状態電流よりも少なくとも１０3倍小さい逆リーク電流とを有する。エピタキシャル層（１４）の特性によって主に決まる逆ブロッキング電圧も示される。加えて、この接合は、室温において熱電子電流輸送物理に厳密に従う。
【００６５】
図４に、接合障壁ショットキー（ＪＢＳ）／マージド（Merged）Ｐ−Ｉ−Ｎショットキー（ＭＰＳ）グリッド１７がショットキーゲート領域に設けられた本発明のさらなる実施形態を示す。ショットキーコンタクト１８’および金属被覆層２８’を、ＪＢＳ／ＭＰＳグリッド１７上に設けてもよい。このようなグリッドは、保護層４４のパターニングを変更して、図４に示したＪＢＳ／ＭＰＳゲート構造の「バンプ」または「アイランド」を与えるｐ型エピタキシャル層４０’の酸化用マスクを形成することで、作製できる。グリッド１７上の酸化物は、マスクおよび反応性イオンエッチングによって取り除いてもよい。またグリッド１７は、熱酸化領域をエッチング除去してショットキーコンタクト窓を形成するときに、マスクしてもよい。
【００６６】
図面および明細書において、本発明の典型的な好ましい実施形態を開示してきた。特定の用語を用いているが、それらは一般的で説明的な意味のみで用いており、限定を目的とするためではない。本発明の範囲は添付の特許請求の範囲に記載されている。
【図面の簡単な説明】
【図１】 本発明の実施形態によるエッジ終端を有するショットキー整流器の１つの実施形態を示す断面図である。
【図２Ａ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｂ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｃ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｄ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｅ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｆ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｇ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｈ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図２Ｉ】 本発明の実施形態によるエッジ終端を有する炭化ケイ素ショットキー整流器を製造するためのプロセシングステップを示す図である。
【図３Ａ】 エピタキシャルエッジ終端内の電荷と、エピタキシャルエッジ終端が形成される電圧ブロッキング層の表面ドーピングとの間の関係を示すグラフである。
【図３Ｂ】 電圧ブロッキング層内の表面ドーピングＮDに対する「理論的な」ブロッキング電圧ＶBの典型的な関係を、電圧ブロッキング層の与えられた厚みＷDの範囲に対して示すグラフである。
【図３Ｃ】 ＪＴＥ電荷（ＱJTE）に対するブロッキング電圧を示すグラフである。
【図４】 本発明の代替的な実施形態によるショットキー整流器を示す断面図である。
Claims (2)
- 予め定めた表面ドーピングレベルを有する炭化ケイ素電圧ブロッキング層と、
前記炭化ケイ素電圧ブロッキング層上のショットキーコンタクトと、
前記炭化ケイ素電圧ブロッキング層上にあって前記ショットキーコンタクトに隣接する炭化ケイ素エピタキシャル終端領域と、を備え、
前記炭化ケイ素エピタキシャル終端領域は、前記炭化ケイ素電圧ブロッキング層の前記表面ドーピングレベルに対して予め定めた関係を有する接合終端エクステンション電荷を与える厚みおよびドーピングレベルを有し、
前記予め定めた関係を有する接合終端エクステンション電荷は、前記炭化ケイ素電圧ブロッキング層の前記予め定めた表面ドーピングレベルにおける絶縁破壊電圧対接合終端エクステンション電荷曲線の最大点の電荷値の５０％を上回り、前記最大点の電荷値以下であり、
前記炭化ケイ素エピタキシャル終端領域が第１導電型を有し、前記炭化ケイ素電圧ブロッキング層が前記第１導電型とは逆の第２導電型を有することを特徴とする炭化ケイ素ショットキー整流器。 - 第２導電型の前記炭化ケイ素電圧ブロッキング層内に、キャリア濃度が前記炭化ケイ素電圧ブロッキング層のキャリア濃度よりも高く、前記炭化ケイ素エピタキシャル終端領域の外縁に前記ショットキーコンタクトの反対側で隣接する、第２導電型の炭化ケイ素の領域を備えていることを特徴とする請求項１に記載の炭化ケイ素ショットキー整流器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/723,710 US6573128B1 (en) | 2000-11-28 | 2000-11-28 | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
| PCT/US2001/047924 WO2002045177A2 (en) | 2000-11-28 | 2001-11-06 | Epitaxial edge termination for silicon carbide schottky devices and methods of fabricating silicon carbide devices incorporating same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004515080A JP2004515080A (ja) | 2004-05-20 |
| JP2004515080A5 JP2004515080A5 (ja) | 2005-05-19 |
| JP4115275B2 true JP4115275B2 (ja) | 2008-07-09 |
Family
ID=24907346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002547239A Expired - Lifetime JP4115275B2 (ja) | 2000-11-28 | 2001-11-06 | 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6573128B1 (ja) |
| EP (1) | EP1354362B1 (ja) |
| JP (1) | JP4115275B2 (ja) |
| KR (1) | KR100816541B1 (ja) |
| CN (1) | CN100370627C (ja) |
| AU (1) | AU2002229001A1 (ja) |
| CA (1) | CA2425787C (ja) |
| WO (1) | WO2002045177A2 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7690020B2 (en) * | 2000-06-30 | 2010-03-30 | Time Warner Cable, A Division Of Time Warner Entertainment Company, L.P. | Hybrid central/distributed VOD system with tiered content structure |
| US6909119B2 (en) * | 2001-03-15 | 2005-06-21 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US6844251B2 (en) * | 2001-03-23 | 2005-01-18 | Krishna Shenai | Method of forming a semiconductor device with a junction termination layer |
| WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
| US20050045982A1 (en) * | 2002-03-22 | 2005-03-03 | Krishna Shenai | Semiconductor device with novel junction termination |
| US7262434B2 (en) | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
| US7026650B2 (en) * | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| WO2005119793A2 (en) * | 2004-05-28 | 2005-12-15 | Caracal, Inc. | Silicon carbide schottky diodes and fabrication method |
| US7019344B2 (en) * | 2004-06-03 | 2006-03-28 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
| US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
| US7205629B2 (en) * | 2004-06-03 | 2007-04-17 | Widebandgap Llc | Lateral super junction field effect transistor |
| US7026669B2 (en) * | 2004-06-03 | 2006-04-11 | Ranbir Singh | Lateral channel transistor |
| US7199442B2 (en) * | 2004-07-15 | 2007-04-03 | Fairchild Semiconductor Corporation | Schottky diode structure to reduce capacitance and switching losses and method of making same |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7304363B1 (en) | 2004-11-26 | 2007-12-04 | United States Of America As Represented By The Secretary Of The Army | Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device |
| JP4186919B2 (ja) * | 2004-12-07 | 2008-11-26 | 三菱電機株式会社 | 半導体装置 |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| JP2006332230A (ja) * | 2005-05-25 | 2006-12-07 | Ecotron:Kk | ショットキーバリアダイオード及びその製造方法 |
| US7598576B2 (en) * | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
| US7525122B2 (en) * | 2005-06-29 | 2009-04-28 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| US7855401B2 (en) * | 2005-06-29 | 2010-12-21 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| CA2571904A1 (en) * | 2006-02-15 | 2007-08-15 | Fio Corporation | System and method of detecting pathogens |
| US7449762B1 (en) | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| US7274083B1 (en) | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
| US8269262B2 (en) * | 2006-05-02 | 2012-09-18 | Ss Sc Ip Llc | Vertical junction field effect transistor with mesa termination and method of making the same |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| CN101506989B (zh) * | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| JP5109333B2 (ja) * | 2006-10-26 | 2012-12-26 | サンケン電気株式会社 | 電源装置 |
| CA2580589C (en) * | 2006-12-19 | 2016-08-09 | Fio Corporation | Microfluidic detection system |
| US7843030B2 (en) * | 2007-03-22 | 2010-11-30 | Ranbir Singh | Method, apparatus, material, and system of using a high gain avalanche photodetector transistor |
| CA2682826C (en) | 2007-04-02 | 2013-08-13 | Fio Corporation | System and method of deconvolving multiplexed fluorescence spectral signals generated by quantum dot optical coding technology |
| US20080297169A1 (en) * | 2007-05-31 | 2008-12-04 | Greenquist Alfred C | Particle Fraction Determination of A Sample |
| WO2009000084A1 (en) | 2007-06-22 | 2008-12-31 | Fio Corporation | Systems and methods for manufacturing quantum dot-doped polymer microbeads |
| CN101809433A (zh) * | 2007-07-09 | 2010-08-18 | Fio公司 | 用于增强试样中靶分子荧光检测的系统和方法 |
| RU2010106248A (ru) * | 2007-07-23 | 2011-08-27 | Эф-Ай-Оу Корпорейшн (Ca) | Способ и система систематизации, хранения, анализа и предоставления доступа к собранным и проанализированным данным, касающимся исследований биологических объектов и окружающей среды |
| CA2702367C (en) | 2007-10-12 | 2012-08-21 | Fio Corporation | Flow focusing method and system for forming concentrated volumes of microbeads, and microbeads formed further thereto |
| JP5638739B2 (ja) * | 2008-03-07 | 2014-12-10 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN102132330B (zh) | 2008-06-25 | 2015-07-22 | Fio公司 | 生物威胁警报系统 |
| MX2011002235A (es) | 2008-08-29 | 2011-04-05 | Fio Corp | Dispositivo de prueba de diagnostico portatil de un solo uso, y un sistema y metodo asociado para probar muestras de prueba biologicas y ambientales. |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| CN104374932A (zh) | 2009-01-13 | 2015-02-25 | Fio公司 | 与电子设备和快速诊断测试中的测试盒结合使用的手持诊断测试设备 |
| JP5430677B2 (ja) * | 2010-01-08 | 2014-03-05 | 三菱電機株式会社 | エピタキシャルウエハ及び半導体素子 |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| US8994073B2 (en) | 2012-10-04 | 2015-03-31 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| CN103199104B (zh) * | 2013-03-05 | 2016-04-27 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
| US9035322B2 (en) | 2013-03-26 | 2015-05-19 | Infineon Technologies Ag | Silicon carbide device and a method for manufacturing a silicon carbide device |
| US9257511B2 (en) | 2013-03-26 | 2016-02-09 | Infineon Technologies Ag | Silicon carbide device and a method for forming a silicon carbide device |
| CN105185820B (zh) * | 2015-08-18 | 2017-12-12 | 华中科技大学 | 一种基于碳化硅的半导体断路开关及其制备方法 |
| US9960247B2 (en) * | 2016-01-19 | 2018-05-01 | Ruigang Li | Schottky barrier structure for silicon carbide (SiC) power devices |
| EP3555925B1 (en) * | 2016-12-15 | 2022-01-12 | Griffith University | Silicon carbide schottky diodes |
| CN110301034B (zh) * | 2017-02-20 | 2023-07-11 | 株式会社博迈立铖 | 碳化硅层叠基板及其制造方法 |
| CN107452723B (zh) * | 2017-07-26 | 2023-09-15 | 济南市半导体元件实验所 | 一种高压大功率碳化硅肖特基整流桥及其制备方法 |
| SE541466C2 (en) | 2017-09-15 | 2019-10-08 | Ascatron Ab | A concept for silicon carbide power devices |
| SE541291C2 (en) | 2017-09-15 | 2019-06-11 | Ascatron Ab | Feeder design with high current capability |
| SE541290C2 (en) | 2017-09-15 | 2019-06-11 | Ascatron Ab | A method for manufacturing a grid |
| SE541402C2 (en) | 2017-09-15 | 2019-09-17 | Ascatron Ab | Integration of a schottky diode with a mosfet |
| CN109473485B (zh) * | 2018-12-29 | 2023-07-04 | 重庆伟特森电子科技有限公司 | 碳化硅二极管及其制备方法 |
| CN112514077A (zh) * | 2019-06-19 | 2021-03-16 | 住友电气工业株式会社 | 碳化硅外延衬底 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL230857A (ja) | 1958-08-26 | |||
| NL108185C (ja) | 1958-08-27 | |||
| BE760009A (fr) | 1969-12-10 | 1971-05-17 | Western Electric Co | Oscillateur a haute frequence |
| US4096622A (en) | 1975-07-31 | 1978-06-27 | General Motors Corporation | Ion implanted Schottky barrier diode |
| US4329699A (en) | 1979-03-26 | 1982-05-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JPS58148469A (ja) | 1982-02-27 | 1983-09-03 | Nippon Telegr & Teleph Corp <Ntt> | シヨツトキダイオ−ド |
| DE3279779D1 (en) | 1981-09-11 | 1989-07-27 | Nippon Telegraph & Telephone | Low-loss and high-speed diodes |
| US4638551A (en) | 1982-09-24 | 1987-01-27 | General Instrument Corporation | Schottky barrier device and method of manufacture |
| US4816879A (en) | 1982-12-08 | 1989-03-28 | North American Philips Corporation, Signetics Division | Schottky-type rectifier having controllable barrier height |
| JPS59232467A (ja) | 1983-06-16 | 1984-12-27 | Toshiba Corp | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| US4762806A (en) | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| CA1270931A (en) | 1984-06-15 | 1990-06-26 | Jun Takada | Heat-resistant thin film photoelectric converter with diffusion blocking layer |
| US4742377A (en) | 1985-02-21 | 1988-05-03 | General Instrument Corporation | Schottky barrier device with doped composite guard ring |
| US4738937A (en) | 1985-10-22 | 1988-04-19 | Hughes Aircraft Company | Method of making ohmic contact structure |
| JPS62279672A (ja) | 1986-05-28 | 1987-12-04 | Kanegafuchi Chem Ind Co Ltd | 半導体装置 |
| US4907040A (en) | 1986-09-17 | 1990-03-06 | Konishiroku Photo Industry Co., Ltd. | Thin film Schottky barrier device |
| JPH0671074B2 (ja) | 1986-11-25 | 1994-09-07 | 日本電気株式会社 | 半導体装置 |
| US4901120A (en) * | 1987-06-10 | 1990-02-13 | Unitrode Corporation | Structure for fast-recovery bipolar devices |
| US4866005A (en) | 1987-10-26 | 1989-09-12 | North Carolina State University | Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide |
| US4875083A (en) | 1987-10-26 | 1989-10-17 | North Carolina State University | Metal-insulator-semiconductor capacitor formed on silicon carbide |
| US5270252A (en) | 1988-10-25 | 1993-12-14 | United States Of America As Represented By The Secretary Of The Navy | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide |
| US4918497A (en) | 1988-12-14 | 1990-04-17 | Cree Research, Inc. | Blue light emitting diode formed in silicon carbide |
| TW286435B (ja) | 1994-07-27 | 1996-09-21 | Siemens Ag | |
| JPH0897441A (ja) | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
| US5967795A (en) | 1995-08-30 | 1999-10-19 | Asea Brown Boveri Ab | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| DE19616605C2 (de) | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
| US5801836A (en) | 1996-07-16 | 1998-09-01 | Abb Research Ltd. | Depletion region stopper for PN junction in silicon carbide |
| US6002159A (en) | 1996-07-16 | 1999-12-14 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| SE9700156D0 (sv) | 1997-01-21 | 1997-01-21 | Abb Research Ltd | Junction termination for Si C Schottky diode |
| CN1131548C (zh) * | 1997-04-04 | 2003-12-17 | 松下电器产业株式会社 | 半导体装置 |
| SE9702220D0 (sv) | 1997-06-11 | 1997-06-11 | Abb Research Ltd | A semiconductor device with a junction termination and a method for production thereof |
| US5932894A (en) | 1997-06-26 | 1999-08-03 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction |
| SE9802909L (sv) | 1998-08-31 | 1999-10-13 | Abb Research Ltd | Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång |
| JP2002535839A (ja) * | 1999-01-15 | 2002-10-22 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 |
| US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| FR2803103B1 (fr) | 1999-12-24 | 2003-08-29 | St Microelectronics Sa | Diode schottky sur substrat de carbure de silicium |
-
2000
- 2000-11-28 US US09/723,710 patent/US6573128B1/en not_active Expired - Lifetime
-
2001
- 2001-11-06 CN CNB018195601A patent/CN100370627C/zh not_active Expired - Lifetime
- 2001-11-06 WO PCT/US2001/047924 patent/WO2002045177A2/en active Application Filing
- 2001-11-06 AU AU2002229001A patent/AU2002229001A1/en not_active Abandoned
- 2001-11-06 JP JP2002547239A patent/JP4115275B2/ja not_active Expired - Lifetime
- 2001-11-06 KR KR1020037006014A patent/KR100816541B1/ko active IP Right Grant
- 2001-11-06 CA CA2425787A patent/CA2425787C/en not_active Expired - Lifetime
- 2001-11-06 EP EP01990131A patent/EP1354362B1/en not_active Expired - Lifetime
-
2002
- 2002-10-03 US US10/264,135 patent/US6673662B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030045045A1 (en) | 2003-03-06 |
| CN100370627C (zh) | 2008-02-20 |
| CN1663053A (zh) | 2005-08-31 |
| WO2002045177A2 (en) | 2002-06-06 |
| AU2002229001A1 (en) | 2002-06-11 |
| US6573128B1 (en) | 2003-06-03 |
| CA2425787C (en) | 2014-09-30 |
| US6673662B2 (en) | 2004-01-06 |
| KR20040055717A (ko) | 2004-06-26 |
| JP2004515080A (ja) | 2004-05-20 |
| CA2425787A1 (en) | 2002-06-06 |
| WO2002045177A3 (en) | 2003-01-30 |
| EP1354362A2 (en) | 2003-10-22 |
| EP1354362B1 (en) | 2013-01-16 |
| KR100816541B1 (ko) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4115275B2 (ja) | 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 | |
| JP5616911B2 (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
| US5539217A (en) | Silicon carbide thyristor | |
| KR100271106B1 (ko) | 실리콘 카바이드로 형성된 파워 mosfet(power mosfet in silicon carbide) | |
| JP2004515080A5 (ja) | ||
| JP5236279B2 (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
| JP5527958B2 (ja) | 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置 | |
| EP1016142B9 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION | |
| TWI441342B (zh) | 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 | |
| CN108807168B (zh) | 功率整流器件 | |
| JP5046083B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2007081528A2 (en) | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices | |
| JP2004529506A5 (ja) | ||
| EP0820636A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
| US11380757B2 (en) | Metal terminal edge for semiconductor structure and method of forming the same | |
| US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
| CN114122150A (zh) | 一种碳化硅功率二极管的制备方法及其应用 | |
| JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
| US6096663A (en) | Method of forming a laterally-varying charge profile in silicon carbide substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4115275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |