JPS62279672A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62279672A JPS62279672A JP12284186A JP12284186A JPS62279672A JP S62279672 A JPS62279672 A JP S62279672A JP 12284186 A JP12284186 A JP 12284186A JP 12284186 A JP12284186 A JP 12284186A JP S62279672 A JPS62279672 A JP S62279672A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- type
- intrinsic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 210
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000012808 vapor phase Substances 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 85
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 24
- 238000000034 method Methods 0.000 description 19
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910019714 Nb2O3 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3発明の詳細な説明
[産業上の利用分野]
本発明は半導体装置に関する。さらに詳しくは簡単な製
造プロセスにより製造できるとともにパワー用に適した
半導体装置に関する。
造プロセスにより製造できるとともにパワー用に適した
半導体装置に関する。
[従来の技術]
従来ダイオード、トランジスタなどからなる半導体装置
においては、それに含まれるダイオ−ドやトランジスタ
は例えば単結晶Stのような固体半導体結晶の表面に不
純物を付着しこれを高温下において不純物を固体半導体
結晶内に熱拡散させること(熱拡散法)によってpn型
、pnp型あるいはnpn型の接合のものとして製造さ
れたり、あるいは不純物をイオン化し静電的に加速して
固体半導体結晶に打ち込むこと(イオン注入法)によっ
てpn型、pnp型あるいはnpn型の接合のものとし
て製造されている。
においては、それに含まれるダイオ−ドやトランジスタ
は例えば単結晶Stのような固体半導体結晶の表面に不
純物を付着しこれを高温下において不純物を固体半導体
結晶内に熱拡散させること(熱拡散法)によってpn型
、pnp型あるいはnpn型の接合のものとして製造さ
れたり、あるいは不純物をイオン化し静電的に加速して
固体半導体結晶に打ち込むこと(イオン注入法)によっ
てpn型、pnp型あるいはnpn型の接合のものとし
て製造されている。
[発明が解決しようとする問題点]
しかしながら以上のような従来の方法においては、たと
えば前記固体半導体結晶として単結晶S1を用いるばあ
いにはパターン形成のためにStを酸化してSi02に
し、その8102のエツチングを行なうなどのプロセス
が必要となったり、またイオン注入法によるばあいには
イオン注入によって固体半導体結晶の結晶構造が乱れる
ためこれを回復するのに熱アニールが必要となりプロセ
スが複雑になるという問題がある。
えば前記固体半導体結晶として単結晶S1を用いるばあ
いにはパターン形成のためにStを酸化してSi02に
し、その8102のエツチングを行なうなどのプロセス
が必要となったり、またイオン注入法によるばあいには
イオン注入によって固体半導体結晶の結晶構造が乱れる
ためこれを回復するのに熱アニールが必要となりプロセ
スが複雑になるという問題がある。
本発明はこのような問題点を解決するためになされたも
ので簡単な製造プロセスにより半導体装置を製造できる
とともにパワー用に適した半導体装置を提供することを
目的としている。
ので簡単な製造プロセスにより半導体装置を製造できる
とともにパワー用に適した半導体装置を提供することを
目的としている。
[問題点を解決するための手段]
本発明による半導体装置はn型半導体および/またはn
型半導体からなる単結晶および/または多結晶の半導体
基板の少なくとも一方の表面上に真性半導体および/ま
たはn型半導体および/またはn型半導体からなる非結
晶を含む半導体層が形成され、前記半導体基板および半
導体層に電極が形成されたものである。
型半導体からなる単結晶および/または多結晶の半導体
基板の少なくとも一方の表面上に真性半導体および/ま
たはn型半導体および/またはn型半導体からなる非結
晶を含む半導体層が形成され、前記半導体基板および半
導体層に電極が形成されたものである。
本発明に用いられるn型半導体および/またはn型半導
体からなる単結晶および/または多結晶の半導体基板に
用いられる真性半導体としてはSi、 Ge5SiCな
どがある。また前記半導体基板上に形成される真性半導
体および/またはn型半導体および/またはn型半導体
からなる非結晶を含む半導体層に用いられる半導体とし
て、a−3iSa−8iGeSa−3ICなどがあり、
これはμc−3j、 μc−3tGes μc−3iC
などの結晶相を含むものであってもよい。
体からなる単結晶および/または多結晶の半導体基板に
用いられる真性半導体としてはSi、 Ge5SiCな
どがある。また前記半導体基板上に形成される真性半導
体および/またはn型半導体および/またはn型半導体
からなる非結晶を含む半導体層に用いられる半導体とし
て、a−3iSa−8iGeSa−3ICなどがあり、
これはμc−3j、 μc−3tGes μc−3iC
などの結晶相を含むものであってもよい。
また接合形態としてはpn接合よりpin接合とした方
が好ましく、このばあいにi層に使用される真性半導体
としてはa−8i、a−3IGe、 a−3iCが好ま
しい。しかしこれらの真性半導体に■価または7価の金
属を不純物としである程度加えて真性半導体としての性
質をもたせたものを前記i層として使用してもよく、弱
いn型の半導体を示すものを1層として使用してもよい
。
が好ましく、このばあいにi層に使用される真性半導体
としてはa−8i、a−3IGe、 a−3iCが好ま
しい。しかしこれらの真性半導体に■価または7価の金
属を不純物としである程度加えて真性半導体としての性
質をもたせたものを前記i層として使用してもよく、弱
いn型の半導体を示すものを1層として使用してもよい
。
さらにまた量子井戸効果を利用して導電率を改善したり
、禁止帯幅を任意に変えるために前記非晶質を含む半導
体層中の真性半導体層および/またはn型半導体層およ
び/またはn型半導体層のうち1つ以上の各層が200
人以内の厚さの周期で禁止帯幅が異なる半導体薄層を積
層するようにしたものでもよい。
、禁止帯幅を任意に変えるために前記非晶質を含む半導
体層中の真性半導体層および/またはn型半導体層およ
び/またはn型半導体層のうち1つ以上の各層が200
人以内の厚さの周期で禁止帯幅が異なる半導体薄層を積
層するようにしたものでもよい。
そして前記半導体基板上に前記非晶質を含む半導体層を
形成する方法としてはグロー放雷法、マイクロ波放電法
、光CVD法、熱CVD法が用いられるがこれに限定さ
れるものではない。
形成する方法としてはグロー放雷法、マイクロ波放電法
、光CVD法、熱CVD法が用いられるがこれに限定さ
れるものではない。
[′実施例]
以下、本発明による半導体装置の実施例を図によって説
明する。
明する。
第1図は本発明による半導体装置がンヨットキーダイオ
ードであるばあいの実施例1を示している。第1図にお
いて(1)は多結晶n型シリコンからなる半導体基板で
あり、この基板(1)の厚さは100〜LOOOumで
ある。半導体基板(1)上にはa−3Iの真性半導体か
らなる半導体層(2)がグロー放電法により形成されて
いる。この半導体層(2)の厚さは 560〜5000
0人である。そしてさらに半導体層(2)上には障壁を
形成すべく Piからなる障壁金属層が電極(3)とし
て形成されている。
ードであるばあいの実施例1を示している。第1図にお
いて(1)は多結晶n型シリコンからなる半導体基板で
あり、この基板(1)の厚さは100〜LOOOumで
ある。半導体基板(1)上にはa−3Iの真性半導体か
らなる半導体層(2)がグロー放電法により形成されて
いる。この半導体層(2)の厚さは 560〜5000
0人である。そしてさらに半導体層(2)上には障壁を
形成すべく Piからなる障壁金属層が電極(3)とし
て形成されている。
電極(3)の厚さは 100〜10000人である。ま
た電極(3)上の適宜箇所にはこれに接触してリード線
(5a)が接続されている。また半導体基板(1)上の
半導体層(2)が形成されていない部分の適宜箇所には
これに接触してM 5NISCr、)io、 Wまたは
これらの合金および/またはシリサイドからなる電!1
iil!(4)が形成されている。そして電極(4)に
はリード線(5b)が接続されており、リード線(5b
)は接地されている。なお前記電極(3)はPtに替え
てPdを使用したものであってもよく、また障壁を形成
できる金属であればこれらに限定されるものではない。
た電極(3)上の適宜箇所にはこれに接触してリード線
(5a)が接続されている。また半導体基板(1)上の
半導体層(2)が形成されていない部分の適宜箇所には
これに接触してM 5NISCr、)io、 Wまたは
これらの合金および/またはシリサイドからなる電!1
iil!(4)が形成されている。そして電極(4)に
はリード線(5b)が接続されており、リード線(5b
)は接地されている。なお前記電極(3)はPtに替え
てPdを使用したものであってもよく、また障壁を形成
できる金属であればこれらに限定されるものではない。
第2図は本発明による半導体装置が旧Sダイオードであ
るばあいの実施例2を示している。
るばあいの実施例2を示している。
第2図においてQvはn型多結晶シリコンからなる半導
体基板であり、この基板力の厚さは100〜1000μ
mである。半導体基板の上にはa−8iの真性半導体か
らなる半導体層のがグロー放電法により形成されている
。この半導体層のの厚さは500〜50000人である
。そして半導体層の上にはSi02からなる絶縁膜のが
形成されており、絶縁膜のの厚さは10〜500Aであ
る。また絶縁膜力上にはPtからなる障壁金属層が電極
(24として形成されており、この電極(至)の厚さは
100〜10000人である。また電極C4の上の適宜
箇所にはこれに接触してリード線(26a)が接続され
ている。また半導体基板(21)上で半導体層のが形成
されていない部分の適宜箇所にはこれに接触してMSN
l、 Cr、、Ha、 Wまたはこれらの合金および/
またはシサイドからなる電極力が形成されている。そし
て電極力にはリード線(26b)が接続されており、リ
ード線(26b)は接地されている。なお前記絶縁膜の
はSio2に替えてNb2O3またはa−9i Nを使
用したものであってもよく、またこれらに限定されるも
のではない。さらにまた前記電極C4はptに替えてP
dを使用したものでもよく、またこれらに限定されるも
のではない。
体基板であり、この基板力の厚さは100〜1000μ
mである。半導体基板の上にはa−8iの真性半導体か
らなる半導体層のがグロー放電法により形成されている
。この半導体層のの厚さは500〜50000人である
。そして半導体層の上にはSi02からなる絶縁膜のが
形成されており、絶縁膜のの厚さは10〜500Aであ
る。また絶縁膜力上にはPtからなる障壁金属層が電極
(24として形成されており、この電極(至)の厚さは
100〜10000人である。また電極C4の上の適宜
箇所にはこれに接触してリード線(26a)が接続され
ている。また半導体基板(21)上で半導体層のが形成
されていない部分の適宜箇所にはこれに接触してMSN
l、 Cr、、Ha、 Wまたはこれらの合金および/
またはシサイドからなる電極力が形成されている。そし
て電極力にはリード線(26b)が接続されており、リ
ード線(26b)は接地されている。なお前記絶縁膜の
はSio2に替えてNb2O3またはa−9i Nを使
用したものであってもよく、またこれらに限定されるも
のではない。さらにまた前記電極C4はptに替えてP
dを使用したものでもよく、またこれらに限定されるも
のではない。
第3図は本発明による半導体装置がpin型ダイオード
であるばあいの実施例3を示している。
であるばあいの実施例3を示している。
第3図において(31)は多結晶P型シリコンからなる
半導体基板であり、この基板(31)の厚さは100〜
10000μmである。半導体基板(31)上にはa−
3iからなる真性半導体層(32a)がグロー放電法に
より形成されている。この真性半導体層(32a)の厚
さは500〜50000人である。そして真性半導体層
(32a)上には真性半導体としてμc−9iを使用し
たn型半導体層(32b)がグロー放電法により形成さ
れており、このn型半導体層(32b)の厚さは100
〜5000Aである。そして真性半導体層(32a)と
n型半導体層(32b)とにより非晶質を含む半導体層
(33)が構成されている。またn型半導体層(32b
)上にはNからなる層状の電極(34)が電子ビーム蒸
着法により形成されている。電極(34)の厚さは10
00〜10000人である。そして電極(34)上の適
宜箇所にはこれに接触してリード線(38a)が接続さ
れている。
半導体基板であり、この基板(31)の厚さは100〜
10000μmである。半導体基板(31)上にはa−
3iからなる真性半導体層(32a)がグロー放電法に
より形成されている。この真性半導体層(32a)の厚
さは500〜50000人である。そして真性半導体層
(32a)上には真性半導体としてμc−9iを使用し
たn型半導体層(32b)がグロー放電法により形成さ
れており、このn型半導体層(32b)の厚さは100
〜5000Aである。そして真性半導体層(32a)と
n型半導体層(32b)とにより非晶質を含む半導体層
(33)が構成されている。またn型半導体層(32b
)上にはNからなる層状の電極(34)が電子ビーム蒸
着法により形成されている。電極(34)の厚さは10
00〜10000人である。そして電極(34)上の適
宜箇所にはこれに接触してリード線(38a)が接続さ
れている。
また半導体基板(31)上の真性半導体層(32a)が
形成されていない部分の適宜箇所にはこれに接触してN
、旧、Cr1M0SWまたはこれらの合金および/また
はシリサイドからなる電極(35)が形成されている。
形成されていない部分の適宜箇所にはこれに接触してN
、旧、Cr1M0SWまたはこれらの合金および/また
はシリサイドからなる電極(35)が形成されている。
そして電極(35)にはリード線(38b)が接続され
ており、リード線(36b)は接地されている。なお前
記半導体基板(31)およびn型半導体層(32b)は
それぞれp型子結晶Stおよびn型μc−3lに替えて
n型多結晶S1およびn型μc−3iであってもよ<、
pin接合の形態となるものであれば使用される物質に
限定はない。
ており、リード線(36b)は接地されている。なお前
記半導体基板(31)およびn型半導体層(32b)は
それぞれp型子結晶Stおよびn型μc−3lに替えて
n型多結晶S1およびn型μc−3iであってもよ<、
pin接合の形態となるものであれば使用される物質に
限定はない。
また電極(34)はNに替えてC「、NoXPtであっ
てもよく、またオーミック接触する金属であればこれら
に限定されるものではない。
てもよく、またオーミック接触する金属であればこれら
に限定されるものではない。
第4図は本発明による半導体装置がサンドイッチ型トラ
ンジスタであるばあいの実施例4を示している。第4図
において(41)はp型子結晶シリコンからなる半導体
基板であり、この基板(41)の厚さは100〜100
0μmである。半導体基板(41)の上面上及び下面上
にはそれぞれa−8iからなる真性半導体層(42a)
、(42b)がグロー放電法により形成されており、
真性半導体層(42a) 、(42b)の厚さはそれぞ
れ500〜50000人である。また真性半導体層(4
2a) 、(42b)上にはそれぞれμc−3Iを使用
したn型半導体層(43a) 、(43b)がグロー放
電法により形成されており、n型半導体層(43a)
、(43b)の厚さはそれぞれ100〜5000 Aで
ある。そして真性半導体層(42a)とn型半導体層(
43a)お7よび真性半導体層(42b)とn型半導体
層(43b)により非晶質を含む半導体層(43G)お
よび半導体層(43d)が構成されている。またn型半
導体層(43a)、(43b)上にはNからなる層状の
電極(44a)、(44b)が電子ビーム蒸着法により
形成されている。電極(44a) 、(44b)の厚さ
はそれぞれ100〜10000人である。そして電極(
44a) 、(44b)上の適宜箇所にはこれに接触し
てリード線(46a) 、(46b)が接続されている
。また半導体基板り41)の上面上の真性半導体層(4
2a)が形成されていない部分の適宜箇所にはこれに接
触してN1旧、Cr、 No、1!またはこれらの合金
および/またはシリサイドからなる電極(45)が形成
されている。そして電極(45)にはリード線(46c
)が接続されており、リード線(48c)は接地されて
いる。なお前記半導体基板(41)およびn型半導体層
(43a) 、(43b)はそれぞれn型多結晶Siお
よびn型μc−8iに替えてn型多結晶S1およびP型
μc−3iであってもよ(、pfnip接合またはn1
pin接合の型態となるものであれば使用される物質に
限定はない。また電極(44a) 、(44b)はNに
替えてCr5No、 Ptであってもよく、またこれら
に限定されるものではない。
ンジスタであるばあいの実施例4を示している。第4図
において(41)はp型子結晶シリコンからなる半導体
基板であり、この基板(41)の厚さは100〜100
0μmである。半導体基板(41)の上面上及び下面上
にはそれぞれa−8iからなる真性半導体層(42a)
、(42b)がグロー放電法により形成されており、
真性半導体層(42a) 、(42b)の厚さはそれぞ
れ500〜50000人である。また真性半導体層(4
2a) 、(42b)上にはそれぞれμc−3Iを使用
したn型半導体層(43a) 、(43b)がグロー放
電法により形成されており、n型半導体層(43a)
、(43b)の厚さはそれぞれ100〜5000 Aで
ある。そして真性半導体層(42a)とn型半導体層(
43a)お7よび真性半導体層(42b)とn型半導体
層(43b)により非晶質を含む半導体層(43G)お
よび半導体層(43d)が構成されている。またn型半
導体層(43a)、(43b)上にはNからなる層状の
電極(44a)、(44b)が電子ビーム蒸着法により
形成されている。電極(44a) 、(44b)の厚さ
はそれぞれ100〜10000人である。そして電極(
44a) 、(44b)上の適宜箇所にはこれに接触し
てリード線(46a) 、(46b)が接続されている
。また半導体基板り41)の上面上の真性半導体層(4
2a)が形成されていない部分の適宜箇所にはこれに接
触してN1旧、Cr、 No、1!またはこれらの合金
および/またはシリサイドからなる電極(45)が形成
されている。そして電極(45)にはリード線(46c
)が接続されており、リード線(48c)は接地されて
いる。なお前記半導体基板(41)およびn型半導体層
(43a) 、(43b)はそれぞれn型多結晶Siお
よびn型μc−8iに替えてn型多結晶S1およびP型
μc−3iであってもよ(、pfnip接合またはn1
pin接合の型態となるものであれば使用される物質に
限定はない。また電極(44a) 、(44b)はNに
替えてCr5No、 Ptであってもよく、またこれら
に限定されるものではない。
第5図は本発明による半導体装置がプレーナートランジ
スタであるばあいの実施例5を示している。本実施例は
半導体基板の片面側に実施例4に対応する2つのpin
接合を形成したものであり、第5図において第4図と対
応する符号は同一のものを示す。
スタであるばあいの実施例5を示している。本実施例は
半導体基板の片面側に実施例4に対応する2つのpin
接合を形成したものであり、第5図において第4図と対
応する符号は同一のものを示す。
第6図は本発明による半導体装置が2極サイリスクであ
るばあいの実施例6を示している。
るばあいの実施例6を示している。
第6図において(61)はn型多結晶シリコンからなる
半導体基板であり、この基板(61)の厚さは100〜
1000μのである。半導体基板(61)の上面上には
a−9iのからなる真性半導体層(82a)がグロー放
電法により形成されており、真性半導体層(62a)の
厚さは500〜50000人である。また真性半導体層
(62a)上にはμc−3iを使用したn型半導体層(
83a)がグロー放電法により形成されており、n型半
導体層(83a)の厚さは100〜5000人である。
半導体基板であり、この基板(61)の厚さは100〜
1000μのである。半導体基板(61)の上面上には
a−9iのからなる真性半導体層(82a)がグロー放
電法により形成されており、真性半導体層(62a)の
厚さは500〜50000人である。また真性半導体層
(62a)上にはμc−3iを使用したn型半導体層(
83a)がグロー放電法により形成されており、n型半
導体層(83a)の厚さは100〜5000人である。
また半導体層(63a)上にはさらにα−81からなる
真性半導体層(84a)がグロー放電法により形成され
ており、真性半導体層(64a)の厚さは500〜50
000人である。そしてさらに真性半導体層(84a)
上には真性半導体としてμc−3iを使用したn型の半
導体層(85a)がグロー放電法により形成されており
、n型半導体層(65a)の厚さは 100〜5000
人である。そして真性半導体層(e2a)とn型半導体
層(63a)と真性半導体層(64a)とn型半導体層
(B5a)とにより非結質を含む半導体層(85b)が
構成されている。そしてn型半導体層(65a>上には
Mからなる層状の負の電極(66a)が真空蒸着法によ
り形成されている。電極(88a)の厚さは1000〜
10000人である。また半導体基板(61)の下面上
にはα−3iからなる真性半導体層(62b)がグロー
放電法により形成されており、真性半導体層(62b)
の厚さは500〜50000人である。また真性半導体
層(62b)上にはμc−3lを使用したn型半導体層
(63b)がグロー放電法により形成されており、n型
半導体層(63b)の厚さは 100〜5000人であ
る。そして真性半導体層(82b)とn型半導体層(6
3b)とにより非晶質を含む半導体Ji(65c)が構
成されている。またn型半導体層(63b)上にはNか
らなる層状の正の電iff (86b)が真空蒸着法に
より形成されており、電極(B8b)の厚さは1000
〜1oooo人である。そして負の電極(66a)およ
び正の電極(68b)にはそれぞれこれらに接触してリ
ード線(87a)および(87b)が接続されている。
真性半導体層(84a)がグロー放電法により形成され
ており、真性半導体層(64a)の厚さは500〜50
000人である。そしてさらに真性半導体層(84a)
上には真性半導体としてμc−3iを使用したn型の半
導体層(85a)がグロー放電法により形成されており
、n型半導体層(65a)の厚さは 100〜5000
人である。そして真性半導体層(e2a)とn型半導体
層(63a)と真性半導体層(64a)とn型半導体層
(B5a)とにより非結質を含む半導体層(85b)が
構成されている。そしてn型半導体層(65a>上には
Mからなる層状の負の電極(66a)が真空蒸着法によ
り形成されている。電極(88a)の厚さは1000〜
10000人である。また半導体基板(61)の下面上
にはα−3iからなる真性半導体層(62b)がグロー
放電法により形成されており、真性半導体層(62b)
の厚さは500〜50000人である。また真性半導体
層(62b)上にはμc−3lを使用したn型半導体層
(63b)がグロー放電法により形成されており、n型
半導体層(63b)の厚さは 100〜5000人であ
る。そして真性半導体層(82b)とn型半導体層(6
3b)とにより非晶質を含む半導体Ji(65c)が構
成されている。またn型半導体層(63b)上にはNか
らなる層状の正の電iff (86b)が真空蒸着法に
より形成されており、電極(B8b)の厚さは1000
〜1oooo人である。そして負の電極(66a)およ
び正の電極(68b)にはそれぞれこれらに接触してリ
ード線(87a)および(87b)が接続されている。
本実施例で使用されている電極(Ha) 、(Hb)
、真性半導体、n型半導体およびn型半導体はそれぞれ
導電性、真性、n型およびn型を示すものであれば前記
の物質に限定されるものではない。
、真性半導体、n型半導体およびn型半導体はそれぞれ
導電性、真性、n型およびn型を示すものであれば前記
の物質に限定されるものではない。
第7図は本発明による半導体装置が4極サイリスクであ
る実施例7を示している。第7図において第6図と対応
する符号は同一のものを示す。本実施例においては真性
半導体層(74a)はn型半導体層(73a)上にこれ
の面積より少し小さい面積で形成されており、n型半導
体層(73a)上であって真性半導体層(74a)が形
成されていない部分の適宜箇所にはこれに接触してAj
)SN+、Cr、 Ha、 Wまたはこれらの合金およ
び/またはシリサイドからなる電極(78a) (ゲ
ート電極)が形成されている。そして電極(78a)に
はリード線(79a)が接触されている。また半導体基
板(71)上であって真性半導体層(72a)が形成さ
れていない部分の適宜箇所にはこれに接触してN1旧、
CrSMo、νまたはこれらの合金および/またはシリ
サイドからなる電極(78b) (ゲート電極)が形
成されており、この電極(78b)にはリード線(79
b)が接続されている。なお本実施例で使用されている
電極(76a) 、(78b) 、(78a)、(78
b)、真性半導体、p型半導体およびn型半導体はそれ
ぞれ導電性、真性、p型およびn型をを示すものであれ
ば前記の物質に限定されるものではない。また本実施例
において正の電極(76b) 、負の電極(7Ba)お
よび電極(78a)のみを使用すれば3極サイリスタと
して機能する。
る実施例7を示している。第7図において第6図と対応
する符号は同一のものを示す。本実施例においては真性
半導体層(74a)はn型半導体層(73a)上にこれ
の面積より少し小さい面積で形成されており、n型半導
体層(73a)上であって真性半導体層(74a)が形
成されていない部分の適宜箇所にはこれに接触してAj
)SN+、Cr、 Ha、 Wまたはこれらの合金およ
び/またはシリサイドからなる電極(78a) (ゲ
ート電極)が形成されている。そして電極(78a)に
はリード線(79a)が接触されている。また半導体基
板(71)上であって真性半導体層(72a)が形成さ
れていない部分の適宜箇所にはこれに接触してN1旧、
CrSMo、νまたはこれらの合金および/またはシリ
サイドからなる電極(78b) (ゲート電極)が形
成されており、この電極(78b)にはリード線(79
b)が接続されている。なお本実施例で使用されている
電極(76a) 、(78b) 、(78a)、(78
b)、真性半導体、p型半導体およびn型半導体はそれ
ぞれ導電性、真性、p型およびn型をを示すものであれ
ば前記の物質に限定されるものではない。また本実施例
において正の電極(76b) 、負の電極(7Ba)お
よび電極(78a)のみを使用すれば3極サイリスタと
して機能する。
なお前記実施例1〜7における半導体装置は半導体基板
および半導体層と電極との間にこれらをオーム性接触さ
せるための適当な金属(Cr、Mo、旧、N1−Cr
、 M、 Mgなど)の薄層を形成したものであっても
よい。
および半導体層と電極との間にこれらをオーム性接触さ
せるための適当な金属(Cr、Mo、旧、N1−Cr
、 M、 Mgなど)の薄層を形成したものであっても
よい。
また前記実施例1〜7に使用される半導体基板および半
導体層はその中に含まれるダングリングボンドがHまた
はFで飽和されているのが半導体装置の良好な特性を維
持するために望ましく、またドーピングしたp型または
n型の前記°半導体層に使用する真性半導体としては微
結晶を含むμc−3I 、μc−3iCおよびμc−3
iNが望ましい。
導体層はその中に含まれるダングリングボンドがHまた
はFで飽和されているのが半導体装置の良好な特性を維
持するために望ましく、またドーピングしたp型または
n型の前記°半導体層に使用する真性半導体としては微
結晶を含むμc−3I 、μc−3iCおよびμc−3
iNが望ましい。
また前記半導体基板は実施例1〜7で使用されたn型ま
たはp型の半導体を単層に形成したものだけでなく単結
晶および/または多結晶からなるn型および/またはp
型の半導体を積層したようなものであってもよい。
たはp型の半導体を単層に形成したものだけでなく単結
晶および/または多結晶からなるn型および/またはp
型の半導体を積層したようなものであってもよい。
また前記半導体基板上に半導体層または電極を形成する
ばあいにおいて波形成物上に金属またはセラミックのマ
スクをすることにより所望のパターンを形成することも
可能である。
ばあいにおいて波形成物上に金属またはセラミックのマ
スクをすることにより所望のパターンを形成することも
可能である。
[発明の効果コ
以上のように本発明にかかわる半導体装置はp型半導体
および/またはn型半導体からなる単結晶および/また
は多結晶の半導体基板の少なくとも一方の表面上に真性
半導体および/またはn型半導体および/またはp型半
導体からなる非結晶を含む半導体層が形成され、前記半
導体基板および半導体層に電極が形成されているので、
単結晶または多結晶の半導体基板をベースにしているに
もかかわらず半導体基板上に500°C以下の気相から
の成長により非晶質を含む半導体層を形成できるので半
導体装置の製造プロセスを容易化でき、また形成すべき
半導体層の面積を大きくすることにより大電流を流すこ
ともできパワー用に使用することもできる効果かある。
および/またはn型半導体からなる単結晶および/また
は多結晶の半導体基板の少なくとも一方の表面上に真性
半導体および/またはn型半導体および/またはp型半
導体からなる非結晶を含む半導体層が形成され、前記半
導体基板および半導体層に電極が形成されているので、
単結晶または多結晶の半導体基板をベースにしているに
もかかわらず半導体基板上に500°C以下の気相から
の成長により非晶質を含む半導体層を形成できるので半
導体装置の製造プロセスを容易化でき、また形成すべき
半導体層の面積を大きくすることにより大電流を流すこ
ともできパワー用に使用することもできる効果かある。
第1図は本発明による半導体装置の実施例1であるンヨ
ットキーダイオードの断面図、第2図は本発明による半
導体装置の実施例2であるMIS型ダイオードの断面図
、第3図は本発明による半導体装置の実施例3であるp
in型ダイオードの断面図、第4図は本発明による半導
体装置の実施例4であるサンドイッチ型トランジスタの
断面図、第5図は本発明による半導体装置の実施例5で
あるプレーナートランジスタの断面図、第6図は本発明
による半導体装置の実施例6である2極サイリスクの断
面図、第7図は本発明による半導体装置の実施例7であ
る4極サイリスクの断面図である。 (図面の主要符号) (1)、(21)、(31)、 く41)、 (51)、 (61)、(71)
:半導体基板 (2)、(22)、(33)、 (43c) 、 (43d) 、 (53c) 、(53d)、 (65b) 、(65c)、 (75b)、(75c) :半導体層(3)、(4
)、(24、四、 (34)、(35)、(44a) 、(44b)
、(45)、(54a) 、(54b) 、(55
)、(66a) 、(68b) 、(76a)
、 (78b) 、(78a) 、 (78b) ’電 極 才2図 24.25:電 極 24因 穎 461:)
ットキーダイオードの断面図、第2図は本発明による半
導体装置の実施例2であるMIS型ダイオードの断面図
、第3図は本発明による半導体装置の実施例3であるp
in型ダイオードの断面図、第4図は本発明による半導
体装置の実施例4であるサンドイッチ型トランジスタの
断面図、第5図は本発明による半導体装置の実施例5で
あるプレーナートランジスタの断面図、第6図は本発明
による半導体装置の実施例6である2極サイリスクの断
面図、第7図は本発明による半導体装置の実施例7であ
る4極サイリスクの断面図である。 (図面の主要符号) (1)、(21)、(31)、 く41)、 (51)、 (61)、(71)
:半導体基板 (2)、(22)、(33)、 (43c) 、 (43d) 、 (53c) 、(53d)、 (65b) 、(65c)、 (75b)、(75c) :半導体層(3)、(4
)、(24、四、 (34)、(35)、(44a) 、(44b)
、(45)、(54a) 、(54b) 、(55
)、(66a) 、(68b) 、(76a)
、 (78b) 、(78a) 、 (78b) ’電 極 才2図 24.25:電 極 24因 穎 461:)
Claims (1)
- 【特許請求の範囲】 1 p型半導体および/またはn型半導体からなる単結
晶および/または多結晶の半導体基板の少なくとも一方
の表面上に真性半導体および/またはn型半導体および
/またはp型半導体からなる非結晶を含む半導体層が形
成され、前記半導体基板および半導体層に電極が形成さ
れてなる半導体装置。 2 前記非晶質を含む半導体層が真性半導体層とp型半
導体層またはn型半導体層との2層構造からなる特許請
求の範囲第1項記載の半導体装置。 3 前記非晶質を含む半導体層中の真性半導体層および
/またはn型半導体層および/またはp型半導体層のう
ち1つ以上の各層が200Å以内の厚さの周期で禁止帯
幅が異なる半導体層を5層以上形成したものからなる特
許請求の範囲第1項または第2項の半導体装置。 4 前記非晶質を含む半導体層中の成分が Si(1−x)Cxおよび/またはSi(1−x)Nx
および/またはSi(1−x)Geおよび/またはSi
からなる特許請求の範囲第1項、第2項または第3項記
載の半導体装置。 5 前記非晶質を含む半導体層中に結晶相が形成されて
なる特許請求の範囲第1項、第2項、第3項または第4
項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12284186A JPS62279672A (ja) | 1986-05-28 | 1986-05-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12284186A JPS62279672A (ja) | 1986-05-28 | 1986-05-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62279672A true JPS62279672A (ja) | 1987-12-04 |
Family
ID=14845954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12284186A Pending JPS62279672A (ja) | 1986-05-28 | 1986-05-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62279672A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0333997A2 (en) * | 1988-03-22 | 1989-09-27 | International Business Machines Corporation | Bipolar transistor |
JPH02264475A (ja) * | 1989-01-25 | 1990-10-29 | Cree Res Inc | 炭化珪素ショットキーダイオード及びその製造方法 |
US6573128B1 (en) | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54109762A (en) * | 1978-02-16 | 1979-08-28 | Sony Corp | Semiconductor device |
JPS5760872A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Vertical-type semiconductor device |
JPS58139464A (ja) * | 1982-02-15 | 1983-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPS6127681A (ja) * | 1984-07-17 | 1986-02-07 | Res Dev Corp Of Japan | 超格子構造のチヤネル部をもつ電界効果トランジスタ |
-
1986
- 1986-05-28 JP JP12284186A patent/JPS62279672A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54109762A (en) * | 1978-02-16 | 1979-08-28 | Sony Corp | Semiconductor device |
JPS5760872A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Vertical-type semiconductor device |
JPS58139464A (ja) * | 1982-02-15 | 1983-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPS6127681A (ja) * | 1984-07-17 | 1986-02-07 | Res Dev Corp Of Japan | 超格子構造のチヤネル部をもつ電界効果トランジスタ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0333997A2 (en) * | 1988-03-22 | 1989-09-27 | International Business Machines Corporation | Bipolar transistor |
EP0333997A3 (en) * | 1988-03-22 | 1990-02-14 | International Business Machines Corporation | Bipolar transistor |
US4972246A (en) * | 1988-03-22 | 1990-11-20 | International Business Machines Corp. | Effective narrow band gap base transistor |
JPH02264475A (ja) * | 1989-01-25 | 1990-10-29 | Cree Res Inc | 炭化珪素ショットキーダイオード及びその製造方法 |
US6573128B1 (en) | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
US6673662B2 (en) | 2000-11-28 | 2004-01-06 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
US7419877B2 (en) | 2003-01-15 | 2008-09-02 | Cree, Inc. | Methods of fabricating silicon carbide devices including multiple floating guard ring edge termination |
US7842549B2 (en) | 2003-01-15 | 2010-11-30 | Cree, Inc. | Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations |
US8124480B2 (en) | 2003-01-15 | 2012-02-28 | Cree, Inc. | Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations |
US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3404064B2 (ja) | 半導体装置及びその製造方法 | |
JPH051623B2 (ja) | ||
KR970013057A (ko) | 반도체 표면상의 전극 제조 방법 및 그 구조물 | |
JPS6322070B2 (ja) | ||
JPS62279672A (ja) | 半導体装置 | |
JP2001284605A (ja) | ショットキーダイオード | |
JP3223693B2 (ja) | バイポーラ素子 | |
KR920000636B1 (ko) | 반도체장치 | |
JPS59165455A (ja) | 半導体装置 | |
JPS63312674A (ja) | 薄膜半導体装置 | |
WO1983003032A1 (en) | Semiconductor device and method of fabricating the same | |
JP2001185628A (ja) | 半導体装置及びその製造方法 | |
JPH05326925A (ja) | ショットキバリア半導体装置 | |
JPH07176690A (ja) | 半導体装置の製造方法 | |
JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
JP2001308348A (ja) | 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路 | |
JPH042167A (ja) | ショットキバリア半導体装置 | |
JPH07115211A (ja) | ショットキ半導体装置 | |
JPS6235569A (ja) | Mis型トランジスタ及びその製造方法 | |
JPH0555553A (ja) | 半導体集積回路 | |
JPS62299049A (ja) | 半導体装置の製造方法 | |
JPS62179765A (ja) | Mis型半導体装置の製造方法 | |
JPS61161776A (ja) | 薄膜ダイオード | |
JPH10177956A (ja) | 半導体の製造方法及び半導体装置 | |
JPH0251280A (ja) | Pn接合型ダイオード及びその製造方法 |