JPS6322070B2 - - Google Patents
Info
- Publication number
- JPS6322070B2 JPS6322070B2 JP54152925A JP15292579A JPS6322070B2 JP S6322070 B2 JPS6322070 B2 JP S6322070B2 JP 54152925 A JP54152925 A JP 54152925A JP 15292579 A JP15292579 A JP 15292579A JP S6322070 B2 JPS6322070 B2 JP S6322070B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- buried layer
- junction
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 48
- 239000000758 substrate Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/901—Capacitive junction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、主としてバイボー
ラ半導体集積回路(IC)の一部として構成する
半導体接合容量に関する。
ラ半導体集積回路(IC)の一部として構成する
半導体接合容量に関する。
一般にP型Si(シリコン)半導体基板上に一部
でn+埋込層を介してn-エピタキシヤル半導体層
を積層し、このn-層を表面からP基板に接続す
るようにP拡散させた隔離層により相互に分離し
た島領域にP+ベース拡散、n+エミツタ拡散等を
行なつてnpnトランジスタを組み込むリニアICに
おいて、接合容量を形成する場合、従来より上記
npnトランジスタのベース・エミツタ間P+n+接
合、ベース・コレクタ間P+n接合あるいはコレク
タ・隔離層間np接合が利用されている。接合容
量の場合、その接合の逆方向耐圧と単位面積当り
の容量とが反比例の関係にあるため、その回路
(IC)で許容される最大負荷電圧に耐えうる最小
逆方向耐圧を持つ接合を用いるのがIC設計上面
積効率が最も良いとされている。
でn+埋込層を介してn-エピタキシヤル半導体層
を積層し、このn-層を表面からP基板に接続す
るようにP拡散させた隔離層により相互に分離し
た島領域にP+ベース拡散、n+エミツタ拡散等を
行なつてnpnトランジスタを組み込むリニアICに
おいて、接合容量を形成する場合、従来より上記
npnトランジスタのベース・エミツタ間P+n+接
合、ベース・コレクタ間P+n接合あるいはコレク
タ・隔離層間np接合が利用されている。接合容
量の場合、その接合の逆方向耐圧と単位面積当り
の容量とが反比例の関係にあるため、その回路
(IC)で許容される最大負荷電圧に耐えうる最小
逆方向耐圧を持つ接合を用いるのがIC設計上面
積効率が最も良いとされている。
リニアICでは通常ベース・エミツタ間接合の
耐圧は約6V程度であり、それ以上の耐圧を要求
される場合ベース・コレクタ間接合の耐圧は約
40Vである。そしてそれらの中間の耐圧が要求さ
れるものについては、ベース・コレクタ接合容量
を用いていたため面積効率が非常にわるいものと
なつた。
耐圧は約6V程度であり、それ以上の耐圧を要求
される場合ベース・コレクタ間接合の耐圧は約
40Vである。そしてそれらの中間の耐圧が要求さ
れるものについては、ベース・コレクタ接合容量
を用いていたため面積効率が非常にわるいものと
なつた。
本願発明者らは上記した点にかんがみ、ベース
領域・エミツタ間(6V)とベース・コレクタ間
(40V)の中間の耐圧をもつ接合容量があれば回
路上の耐圧が保障でき、在来よりも少ない面積で
容量が形成できると考え、本発明をなすに至つ
た。したがつて本発明の目的はICにおいて要求
される耐圧を保障できる最少の接合容量を有する
半導体装置を得ることにある。
領域・エミツタ間(6V)とベース・コレクタ間
(40V)の中間の耐圧をもつ接合容量があれば回
路上の耐圧が保障でき、在来よりも少ない面積で
容量が形成できると考え、本発明をなすに至つ
た。したがつて本発明の目的はICにおいて要求
される耐圧を保障できる最少の接合容量を有する
半導体装置を得ることにある。
上記目的を達成するためこの発明はP(又はn)
型半導体基板上にn(P)埋込層を介在させてエ
ピタキシヤル成長させたn-(P-)半導体層の一部
表面からn(P)埋込層に接続するP拡散層を形
成し、このP拡散層とn埋込層との間の接合容量
を有する半導体装置であつて、n埋込層への導入
不純物濃度を選ぶことによりその逆方向耐圧を制
御することを特徴とする。
型半導体基板上にn(P)埋込層を介在させてエ
ピタキシヤル成長させたn-(P-)半導体層の一部
表面からn(P)埋込層に接続するP拡散層を形
成し、このP拡散層とn埋込層との間の接合容量
を有する半導体装置であつて、n埋込層への導入
不純物濃度を選ぶことによりその逆方向耐圧を制
御することを特徴とする。
第1図は本発明の原理的構造を示すものであ
り、1はP型Si基板(サブストレート)、2はP
基板表面に例えばP(リン)を適当な不純物濃度
でイオン打込みし、又はデボジシヨン後長い時間
をかけて拡散(以下CNH拡散という)すること
によりn型化し、基板上にn-型エピタキシヤル
層8を成長することによつてn型埋込層としたも
のである。4はn-エピタキシヤル表面よりB(ボ
ロン)をマスク拡散しn型埋込層2に到達させた
P拡散層でこのP拡散層4はリニアICにおいて
n-エピタキシヤル層をいくつかの島領域に分離
するための離隔層(アイソレーシヨン)を形成す
る際のP拡散を利用したものである。5はこのP
拡散層4より電極取出しのためのP+拡散層、6
はn-エピタキシヤル層3より電極取出しのため
のn+拡散層である。このような構造において、
n埋込層2とP拡散層との間のpn接合が容量と
して使用するものであり、これによりベース・エ
ミツタ間約6Vとベース・コレクタ間約40Vの間
の耐圧をもつ容量がn埋込層2の不純物濃度をコ
ントロールすることによつて自由に得られる。
り、1はP型Si基板(サブストレート)、2はP
基板表面に例えばP(リン)を適当な不純物濃度
でイオン打込みし、又はデボジシヨン後長い時間
をかけて拡散(以下CNH拡散という)すること
によりn型化し、基板上にn-型エピタキシヤル
層8を成長することによつてn型埋込層としたも
のである。4はn-エピタキシヤル表面よりB(ボ
ロン)をマスク拡散しn型埋込層2に到達させた
P拡散層でこのP拡散層4はリニアICにおいて
n-エピタキシヤル層をいくつかの島領域に分離
するための離隔層(アイソレーシヨン)を形成す
る際のP拡散を利用したものである。5はこのP
拡散層4より電極取出しのためのP+拡散層、6
はn-エピタキシヤル層3より電極取出しのため
のn+拡散層である。このような構造において、
n埋込層2とP拡散層との間のpn接合が容量と
して使用するものであり、これによりベース・エ
ミツタ間約6Vとベース・コレクタ間約40Vの間
の耐圧をもつ容量がn埋込層2の不純物濃度をコ
ントロールすることによつて自由に得られる。
第2図は本発明をnpnトランジスタを有するリ
ニア回路の一部に組込んだ場合の例を示し、同じ
P基板上に一方ではn+埋込層7を介在させてn-
エピタキシヤル層3を形成し、P拡散アイソレー
シヨン(隔離)層8によつてn-島領域を形成し
てその一つにnpnトランジスタを構成し、他方で
はCNH拡散によるn埋込層を介在させて形成し
たn-エピタキシヤル層に第1図に示した接合容
量を形成したものである。
ニア回路の一部に組込んだ場合の例を示し、同じ
P基板上に一方ではn+埋込層7を介在させてn-
エピタキシヤル層3を形成し、P拡散アイソレー
シヨン(隔離)層8によつてn-島領域を形成し
てその一つにnpnトランジスタを構成し、他方で
はCNH拡散によるn埋込層を介在させて形成し
たn-エピタキシヤル層に第1図に示した接合容
量を形成したものである。
第3図a〜eは本発明によるリニア回路にpn
接合容量を形成する場合の製造プロセスの一実施
例の各工程を示す。
接合容量を形成する場合の製造プロセスの一実施
例の各工程を示す。
(a) P型Si基板(サブストレート)を用意し、基
板表面の一方の領域にSb(アンチモン)をデ
ポジシヨンしN+拡散することにより、Sb導入
層7′を形成する。基板表面の他方の領域に
はP(リン)をイオン打込み又はデボジシヨン
により導入してCNH導入層2′を形成する。
板表面の一方の領域にSb(アンチモン)をデ
ポジシヨンしN+拡散することにより、Sb導入
層7′を形成する。基板表面の他方の領域に
はP(リン)をイオン打込み又はデボジシヨン
により導入してCNH導入層2′を形成する。
(b) 次いでn型不純物(P又はSb)を低濃度に
ドープしたn-エピタキシヤル層3を形成し、
上記Sb導入層7′及びP導入層2′をそれぞれ
埋込んで領域にn+埋込層7領域にn埋込
層2を形成する。このn-エピタキシヤル層3
によつて埋込まれたn+埋込層7及びCNH拡散
によるn埋込層2において、Sbに比してPの
拡散速度が大であることにより、n埋込層2の
伸びが大きく、n+埋込層7の上のn-エピタキ
シヤル層3の厚さd1=6〜7μmであるのに対
し、n埋込層2の上のn-エピタキシヤル層の
厚さd2=4〜5μmとなる。なおn+埋込層のSb
不純物濃度は1×1019/cm3であるに対し、
CNH拡散によるn埋込層のP不純物濃度は耐
圧の必要度に応じて1×1016〜1×1019/cm3の
間で適当に選ばれることになる。
ドープしたn-エピタキシヤル層3を形成し、
上記Sb導入層7′及びP導入層2′をそれぞれ
埋込んで領域にn+埋込層7領域にn埋込
層2を形成する。このn-エピタキシヤル層3
によつて埋込まれたn+埋込層7及びCNH拡散
によるn埋込層2において、Sbに比してPの
拡散速度が大であることにより、n埋込層2の
伸びが大きく、n+埋込層7の上のn-エピタキ
シヤル層3の厚さd1=6〜7μmであるのに対
し、n埋込層2の上のn-エピタキシヤル層の
厚さd2=4〜5μmとなる。なおn+埋込層のSb
不純物濃度は1×1019/cm3であるに対し、
CNH拡散によるn埋込層のP不純物濃度は耐
圧の必要度に応じて1×1016〜1×1019/cm3の
間で適当に選ばれることになる。
(c) 次にn-エピタキシヤル層を島領域に分離す
るためのアイソレーシヨンB(ボロン)拡散を
行ない、P型拡散離隔層(アイソレーシヨン)
8をつくると同時に領域においてCNH拡散
したn埋込層に達するP型拡散層4を形成す
る。
るためのアイソレーシヨンB(ボロン)拡散を
行ない、P型拡散離隔層(アイソレーシヨン)
8をつくると同時に領域においてCNH拡散
したn埋込層に達するP型拡散層4を形成す
る。
(d) 領域においてP+型ベース拡散を行なつて
P+ベース9を形成すると同時に領域におい
ては同じP+型拡散を利用してP拡散層4表面
に電極取出し用のP+層5を形成する。次いで
領域においてn+型エミツタ拡散を行なつて
n+エミツタ10、n+コレクタ取出し部11を
形成すると同時に、領域においてn-エピタ
キシヤル層表面に電極取出し用n+層6を形成
する。
P+ベース9を形成すると同時に領域におい
ては同じP+型拡散を利用してP拡散層4表面
に電極取出し用のP+層5を形成する。次いで
領域においてn+型エミツタ拡散を行なつて
n+エミツタ10、n+コレクタ取出し部11を
形成すると同時に、領域においてn-エピタ
キシヤル層表面に電極取出し用n+層6を形成
する。
(e) さいごに表面の酸化膜12(前の各工程では
図示を省略した)に対しコンタクトホトエツチ
ングを行ないA蒸着、ホトエツチにより各コ
ンタクト部に接続する電極18,14を形成す
る。
図示を省略した)に対しコンタクトホトエツチ
ングを行ないA蒸着、ホトエツチにより各コ
ンタクト部に接続する電極18,14を形成す
る。
以上実施例で述べた本発明の構成によれば、下
記のように前記発明の目的が達成できる。
記のように前記発明の目的が達成できる。
(1) CNH拡散によるn埋込層は通常のリニアIC
におけるn+埋込層よりも不純物濃度を小さく
し、P(リン)の拡散速度の大なることを利用
してエピタキシヤル層への「わき上り」拡散深
さを大きくしたものであり、その濃度を適当に
選ぶことによりアイソレーシヨンP拡散層との
接合における耐圧を所望の値に求めることがで
きる。
におけるn+埋込層よりも不純物濃度を小さく
し、P(リン)の拡散速度の大なることを利用
してエピタキシヤル層への「わき上り」拡散深
さを大きくしたものであり、その濃度を適当に
選ぶことによりアイソレーシヨンP拡散層との
接合における耐圧を所望の値に求めることがで
きる。
(2) 通常のリニアICにおけるn+埋込層とアイソ
レーシヨンP拡散層とのPn+接合を容量として
利用することができるが、その場合、耐圧は6
〜8V程度と固定される。もしn+埋込層の形成
時にSbの不純物量を変えればn+濃度を下げる
ことで耐圧を上げ得るが、その場合npnトラン
ジスタのコレクタ抵抗Rcs等に悪影響ができる
ため採用できない。しかし、CNH拡散による
場合、n埋込層の濃度を自由に変えることがで
き、その場合ツエナ電圧を自由に選べる素子を
形成することができる。
レーシヨンP拡散層とのPn+接合を容量として
利用することができるが、その場合、耐圧は6
〜8V程度と固定される。もしn+埋込層の形成
時にSbの不純物量を変えればn+濃度を下げる
ことで耐圧を上げ得るが、その場合npnトラン
ジスタのコレクタ抵抗Rcs等に悪影響ができる
ため採用できない。しかし、CNH拡散による
場合、n埋込層の濃度を自由に変えることがで
き、その場合ツエナ電圧を自由に選べる素子を
形成することができる。
(3) 上記CNH拡散はIILの逆方向npnトランジス
タの形成に利用して有効とされており、標準リ
ニア工程のn+埋込層拡散工程とエピタキシヤ
ル成長工程との間にCNH拡散工程を入れたIIL
プロセスに本発明による容量形成を行なうこと
が可能である。
タの形成に利用して有効とされており、標準リ
ニア工程のn+埋込層拡散工程とエピタキシヤ
ル成長工程との間にCNH拡散工程を入れたIIL
プロセスに本発明による容量形成を行なうこと
が可能である。
(4) CNH拡散によるn埋込層の形成にイオン打
込み、特にリン不純物イオン打込みを採用すれ
ば、打込みエネルギの制御によつて不純物濃度
のコントロールが極めて良くなり、希望とする
耐圧を微妙なグレードで変えることができる。
込み、特にリン不純物イオン打込みを採用すれ
ば、打込みエネルギの制御によつて不純物濃度
のコントロールが極めて良くなり、希望とする
耐圧を微妙なグレードで変えることができる。
(5) CNH拡散によるn埋込層は種々の濃度を選
べるので回路上耐圧の保障ができ、スぺースを
特に拡げることなく少ない面積で容量を形成す
ることができる。
べるので回路上耐圧の保障ができ、スぺースを
特に拡げることなく少ない面積で容量を形成す
ることができる。
本発明は前記実施例に限定されるものでなく、
これ以外に種々の変形例が与えられる。第4図に
おいて、CNH拡散によるn埋込層とアイソレー
シヨンP拡散層とのpn接合を用いた容量におい
て、片側、例えばP拡散層が接地されるような回
路の場合、同図のように接合容量のためのP拡散
層4とアイソレーシヨンP拡散層8とを一体のも
のとし、容量形成と島領域分離とを兼ねることも
できる。
これ以外に種々の変形例が与えられる。第4図に
おいて、CNH拡散によるn埋込層とアイソレー
シヨンP拡散層とのpn接合を用いた容量におい
て、片側、例えばP拡散層が接地されるような回
路の場合、同図のように接合容量のためのP拡散
層4とアイソレーシヨンP拡散層8とを一体のも
のとし、容量形成と島領域分離とを兼ねることも
できる。
本発明はバイポーラICの全てに適用できる。
第1図は本発明の原理的構成を示す接合容量を
有する半導体装置の断面図である。第2図はリニ
アICに本発明を適用した場合の例を示すICの断
面図、第3図a〜eは第2図のICを製造する場
合の製造プロセスを示す各工程の断面図である。
第4図は本発明の他の実施例を示すICの断面図
である。 1……P型Si基板、2……CNH拡散によるn
埋込層、3……n-エピタキシヤル半導体層、4
……アイソレーシヨンP拡散により形成したP拡
散層、5……電極取出しのためのP+拡散層、6
……電極取出しのためのn+拡散層、7……n+埋
込層、8……アイソレーシヨンP拡散層、9……
P+ベース、10……n+エミツタ、11……n+コ
レクタ取出し部、12……表面酸化膜、18,1
4……Al電極、15……接合容量のためのP拡
散層とアイソレーシヨンP拡散層を兼ねたP拡散
層。
有する半導体装置の断面図である。第2図はリニ
アICに本発明を適用した場合の例を示すICの断
面図、第3図a〜eは第2図のICを製造する場
合の製造プロセスを示す各工程の断面図である。
第4図は本発明の他の実施例を示すICの断面図
である。 1……P型Si基板、2……CNH拡散によるn
埋込層、3……n-エピタキシヤル半導体層、4
……アイソレーシヨンP拡散により形成したP拡
散層、5……電極取出しのためのP+拡散層、6
……電極取出しのためのn+拡散層、7……n+埋
込層、8……アイソレーシヨンP拡散層、9……
P+ベース、10……n+エミツタ、11……n+コ
レクタ取出し部、12……表面酸化膜、18,1
4……Al電極、15……接合容量のためのP拡
散層とアイソレーシヨンP拡散層を兼ねたP拡散
層。
Claims (1)
- 1 互いにアイソレートされた第1導電型の第
1、第2半導体層と、第1半導体層内に位置し、
その第1半導体層の不純物濃度よりも高い第1導
電型の第1埋込層と、第2半導体層内に位置し、
その第2半導体層の不純物濃度よりも高く、第1
埋込層に対しては低濃度でかつ幅広く形成されて
なる第2埋込層と、第1半導体層をコレクタ領域
とし、そのコレクタ領域内に形成されたベース領
域と、そのベース領域内に形成されたエミツタ領
域と、第2半導体内に形成され、上記第2埋込層
に接してPN接合を構成する第2導電型の半導体
領域とを有し、そのPN接合を容量素子として用
いたことを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15292579A JPS5676560A (en) | 1979-11-28 | 1979-11-28 | Semiconductor device |
DE19803042100 DE3042100A1 (de) | 1979-11-28 | 1980-11-07 | Halbleitervorrichtung |
US06/491,543 US4505766A (en) | 1979-11-28 | 1983-05-04 | Method of fabricating a semiconductor device utilizing simultaneous outdiffusion and epitaxial deposition |
US06/541,445 US4536784A (en) | 1979-11-28 | 1983-10-13 | Semiconductor device having a junction capacitance, an integrated injection logic circuit and a transistor in a semiconductor body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15292579A JPS5676560A (en) | 1979-11-28 | 1979-11-28 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5676560A JPS5676560A (en) | 1981-06-24 |
JPS6322070B2 true JPS6322070B2 (ja) | 1988-05-10 |
Family
ID=15551134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15292579A Granted JPS5676560A (en) | 1979-11-28 | 1979-11-28 | Semiconductor device |
Country Status (3)
Country | Link |
---|---|
US (2) | US4505766A (ja) |
JP (1) | JPS5676560A (ja) |
DE (1) | DE3042100A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS567463A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor device and its manufacture |
NL8104862A (nl) * | 1981-10-28 | 1983-05-16 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan. |
JPS5931052A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
ATE41836T1 (de) * | 1985-06-03 | 1989-04-15 | Siemens Ag | Verfahren zum gleichzeitigen herstellen von bipolaren und komplementaeren mos-transistoren auf einem gemeinsamen siliziumsubstrat. |
JPS61287159A (ja) * | 1985-06-13 | 1986-12-17 | Oki Electric Ind Co Ltd | Bi−CMOS半導体IC装置の製造方法 |
ATE59917T1 (de) * | 1985-09-13 | 1991-01-15 | Siemens Ag | Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
US4819049A (en) * | 1985-09-16 | 1989-04-04 | Tektronix, Inc. | Method of fabricating high voltage and low voltage transistors using an epitaxial layer of uniform thickness |
US4665425A (en) * | 1985-10-16 | 1987-05-12 | Harris Corporation | Fabrication of vertical NPN and PNP bipolar transistors in monolithic substrate |
JPS63144568A (ja) * | 1986-12-09 | 1988-06-16 | Nec Corp | バイポ−ラ半導体集積回路 |
US4750222A (en) * | 1987-01-28 | 1988-06-14 | Flexsteel Industries Incorporated | Convertible seat-bed |
US4905071A (en) * | 1988-04-01 | 1990-02-27 | Alpha Industries, Inc. | Monolithic series-shunt diode switch |
US4898839A (en) * | 1988-11-15 | 1990-02-06 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit and manufacturing method therefor |
US5110755A (en) * | 1990-01-04 | 1992-05-05 | Westinghouse Electric Corp. | Process for forming a component insulator on a silicon substrate |
JP3409618B2 (ja) * | 1996-12-26 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
IT1296832B1 (it) * | 1997-12-02 | 1999-08-02 | Sgs Thomson Microelectronics | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione |
JP2002543619A (ja) * | 1999-04-29 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置とその製造方法 |
US6396124B1 (en) * | 2000-04-28 | 2002-05-28 | Koninklijke Philips Electronics N.V. | Semiconductor device |
JP4514306B2 (ja) * | 2000-10-18 | 2010-07-28 | ホリゾン・インターナショナル株式会社 | 三方断裁機 |
FI116428B (fi) * | 2001-06-13 | 2005-11-15 | Micro Analog Syst Oy | Jänniteohjattu säädettävä kondensaattori, kaksoisepikerrospuolijohdekiekko sekä puolijohdesiru |
JP2003258118A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5011680A (ja) * | 1973-06-01 | 1975-02-06 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697337A (en) * | 1967-06-30 | 1972-10-10 | Texas Instruments Inc | Process for fabricating a monolithic circuit with high q capacitor |
US3474309A (en) * | 1967-06-30 | 1969-10-21 | Texas Instruments Inc | Monolithic circuit with high q capacitor |
US3881179A (en) * | 1972-08-23 | 1975-04-29 | Motorola Inc | Zener diode structure having three terminals |
JPS551704B2 (ja) * | 1972-10-04 | 1980-01-16 | ||
US4038680A (en) * | 1972-12-29 | 1977-07-26 | Sony Corporation | Semiconductor integrated circuit device |
US3891480A (en) * | 1973-10-01 | 1975-06-24 | Honeywell Inc | Bipolar semiconductor device construction |
US4001869A (en) * | 1975-06-09 | 1977-01-04 | Sprague Electric Company | Mos-capacitor for integrated circuits |
JPS5269587A (en) * | 1975-12-08 | 1977-06-09 | Hitachi Ltd | Device and manufacture for high voltage resisting semiconductor |
US4177095A (en) * | 1977-02-25 | 1979-12-04 | National Semiconductor Corporation | Process for fabricating an integrated circuit subsurface zener diode utilizing conventional processing steps |
US4106048A (en) * | 1977-04-27 | 1978-08-08 | Rca Corp. | Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor |
US4202006A (en) * | 1978-02-15 | 1980-05-06 | Rca Corporation | Semiconductor integrated circuit device |
US4170501A (en) * | 1978-02-15 | 1979-10-09 | Rca Corporation | Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition |
US4258379A (en) * | 1978-09-25 | 1981-03-24 | Hitachi, Ltd. | IIL With in and outdiffused emitter pocket |
-
1979
- 1979-11-28 JP JP15292579A patent/JPS5676560A/ja active Granted
-
1980
- 1980-11-07 DE DE19803042100 patent/DE3042100A1/de not_active Ceased
-
1983
- 1983-05-04 US US06/491,543 patent/US4505766A/en not_active Expired - Fee Related
- 1983-10-13 US US06/541,445 patent/US4536784A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5011680A (ja) * | 1973-06-01 | 1975-02-06 |
Also Published As
Publication number | Publication date |
---|---|
US4536784A (en) | 1985-08-20 |
JPS5676560A (en) | 1981-06-24 |
DE3042100A1 (de) | 1981-09-03 |
US4505766A (en) | 1985-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6322070B2 (ja) | ||
JPH04266047A (ja) | 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置 | |
JPS6392058A (ja) | モノリシック高電圧半導体デバイスの製造方法 | |
US5408124A (en) | Monolithic semiconductor device having a vertical structure with a deep-base and finger-emitter power transistor having a ballast resistance | |
JPS61245573A (ja) | 半導体装置 | |
JPS6133261B2 (ja) | ||
JP2817210B2 (ja) | 半導体装置の製造方法 | |
JPH0250475A (ja) | 絶縁垂直スーパー・ベータ・バイポーラ・トランジスタの製造工程 | |
JPS60123062A (ja) | 半導体集積回路の製造方法 | |
JPS6241426B2 (ja) | ||
JPS6347965A (ja) | 半導体集積回路 | |
JPS6022358A (ja) | 半導体集積回路装置 | |
JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
JPS61147546A (ja) | バイポ−ラ型半導体装置 | |
JPS58212158A (ja) | 半導体集積回路装置の製造方法 | |
JP2517237B2 (ja) | 半導体集積回路の製造方法 | |
JPS6343360A (ja) | 半導体集積回路 | |
JPS6343357A (ja) | 半導体集積回路 | |
JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
JPS61207066A (ja) | バイポ−ラトランジスタ | |
JPH01184944A (ja) | 半導体集積回路 | |
JPH0424866B2 (ja) | ||
JPH0439787B2 (ja) | ||
JPH01161749A (ja) | 半導体集積回路の製造方法 |