JPS6343360A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）Ｍ楽土の利用分野 本発明は半導体集積回路に関し、特に高速のＩＩＬとＮ
ＰＮトランジスタ及び高ｆ１型の縦型ＰＮＰＩ−ランジ
スタキを共存許せた半導体集積回路に関する。

（ロ）従来の技術 従来の半導体集積回路は例えば第３図に示す如く、Ｐ型
半導体基板（１）上に積層して形成したＮ型のエピタキ
シャル層（２〉と、基板（１）表面に形成シタ複数個ノ
埋込＞”６　（３ａ）（３ｂ）（３ｃ）　ト、埋込ＪＶ
（３ａ）（３ｂ＞（３ｃ＞を夫々取囲むようにエピタキ
シへ・ル２層（２）を貫通したＰ１型の分離領域＜４）
と、分離領域り４）により島状に分旭許れた第１．第２
．第３の島領域（５ａ）（５ｂ）　（５ｃ）と、第１の
島領域（５ａ）表面に形成したＰ型のＩＩＬのベース領
域（６）及びインジェクタ領域（７）と、ＩＩＬのベー
ス領域（６）表面に形成したＮ１型のコレクタ領域（８
）と、Ｎゝ型のエミッタコンタクト領域（９）と、第２
の島領域（５ｂ）表面に形成したＰ型のベース領域（１
０）ト、ベース領域（１０）表面に形成したＮ゛型のエ
ミッタ領域（１１）と、Ｎ＋型のコレクタコンタクト領
域＜１２）と、第３の島領域（５ｃ）の埋込層（３ｃ）
に重畳してこれとエピタキシャル層（２）との間に埋込
まれたＰ＋型のコレクタ埋込層（１３）と、エピタキシ
ャル層（２）で形成する縦型ＰＮＰＩ−ランジスクのベ
ース領域り１４）を区画するように第３の島領域（５ｃ
）表面からコレクタ埋込ＪＶ！＜１３）まで達するＰ＋
型のコレクタ導出領域（１５）と、そのベース領域（１
４）表面に形成したＰ型のエミッタ領域（１６）及びＮ
”型のベースコンタクト領域（１７）と、エピタキシャ
ル層（２）を被覆する酸化膜（１８）と、酸化膜（１８
）を開孔したコンタクトボールを介して各領域とオーミ
ックコンタクトする電極（１９）とで構成されている。

尚第１の島領域（５ａ）に形成したＩＩＬは例えは特願
昭６０−２０６９７１号に、第３の島領域（５ｃ）に形
成した縦型ＰＮＰ　ｌ−ランジスタは例えば特開昭５９
−２１１２７０号公報に各々記載されている。

（ハ）発明が解決しようとする問題点 しかしながら、第３の島領域（５ｃ）に形成した縦型Ｐ
ＮＰ　トランジスタでは、その構造上所定の耐圧ＶＣＫ
ｏを得るためにエピタキシャル層（２）を１０μｍ以上
とかなり厚くしなければならない。すると第１の島領域
（５ａ）に形成したＩＩＬでは埋込層（３ａ）からベー
ス領域（６）までが離間し、エミッタからベースへの少
数キャリアの注入効率が減少して逆方向縦型ＮＰＮ　ト
ランジスタの逆βが低下してしまい、ＩＩＬの高速性が
活かせなくなってしまう。しかも前記した理由により縦
型ＰＮＰ　トランジスタではベース幅が広く、ｆＴを高
くできないのでＩＩＬに対応した高速の素子とすること
ができない。そのためこれらの素子を各々の特性を満足
させながら共存さぜることが難しい欠点があった。

く二）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第３の島領域（
２５ｃ　）に形成する縦型ＰＮＰ　ｌ−ランジスクのエ
ミッタをイオン注入法等により形成したＮＰＮトランジ
スタのベース領域（３１）より浅いエミッタ領域（３８
）で構成し、且つ縦型ＰＮＰ　ｌ−ランジスタのベース
を第３の島領域（２５ｃ）表面から拡散形成したベース
領域〈３５）で構成することにより、従来の欠点を大幅
に改善した半導体集積回路を提供するものである。

（ホ）作用 本発明によれば、縦型ＰＮＰＩ−ランジスタのエミッタ
領域（３８）を０６５〜１μとかなり浅い領域で形成し
、しかもエピタキシャル！（２２）より高不純物濃度の
ベース領域（３５）がバンチスルー効果を抑制して耐圧
ｖ　ｅｇｏを向上させるので、ベース幅そのものを狭め
ることができる°。よってエピタキシャル層（２２）の
厚みをかなり薄く設定することができ、それによって特
性良好な埋込ベース型の工ＩＬとの一体化共存が容易に
できる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による半導体集積回路を示し、Ｐ型半導
体基板（２１）上に積層して形成した逆導電型のエピタ
キシャル層（２２）と、基板（２１）表面に埋込んで形
成したＮ１型の第１．第２．第３の埋込層（２３ａ）（
２３ｂ）（２３ｃ）と、この２ｇ１．第２．第３の埋込
層（２３ａ）（２３ｂ）（２３ｃ＞を夫々取囲むように
エピタキシャルに！Ｉ（２２）を貫通したＰ”型の分離
領域〈？りと、分離領域（都）によって島状に接合分離
した第１．第２．第３の島領域＜２５ａ）（２５ｂ）（
２５ｃ）と、第１の島領域（２５ａ）の第１の埋込層（
２３ａ）とエピタキシャル層り２２）との間に埋込んで
形成したＰ型の埋込ベース領域（２６〉と、第１の島領
域（２５ａ）表面に形成した複数個のＮ゛型の：Ｊレク
タ領域（２７）と、このコレクタ領域（２７）を夫々取
囲むようにエピタキシャルＪｆｆｌ（２２）表面から埋
込ベース領域（２６）まで達するＰ１型のベース導出領
域（２８）と、第１の島領域（２５ａ）表面に形成した
Ｐ＋型のインジェクタ領域（２９）及びＮ１型のエミッ
タコンタクト領域（３０）と、第２の島領域（２５ｂ）
表面に形成したＰ型のベース領域（３１）及びこの表面
に形成したＮ＋型のエミッタ領域（３２）と、第２の島
領域（２５ｂ）表面に形成したＮ１型コレクタコンタク
ト領域（３３）と、第３の島領域（２５ｃ）の第３の埋
込層（２３ｃ　）とエピタキシャル層（２２）との間に
埋込んで形成したＰ＋型のコレクタ埋込層（３４）と、
コレクタ埋込層（３４）に対応した第３の島領域（２５
ｃ）表面に形成したＮ型のベース領域（３５）と、この
ベース領域（３５）を取囲むようにエピタキシャルｆｆ
（２２）表面からコレクタ埋込層（３４）まで達するＰ
“型のコレクタ導出領域（３６）と、ベース領域（３５
）の表面に形成したＮ＋型のベースコンタクト領域（３
７）及びＰ型のエミッタ領域（３８）と、エピタキシャ
ル層（２２〉を被覆する酸化膜（３９）と、この酸化膜
（３９）を開孔したコンタクトボールを介して各領域と
オーミックコンタクトする電、極（４０）とで構成きれ
、第１の島領域（２５ａ）には逆方向縦型ＮＰＮトラン
ジスタのベースを埋込ベース領域（２６）で形成するＩ
ＩＬが、第２の島領域（２５ｂ　）には通常のＮＰＮＩ
−ランジスタが、第３の島領域（２５ｃ）にはエミッタ
をイオン注入法等によりかなり浅く形成したエミッタ領
域（３８）で形成する縦型ＰＮＰトランジスタが夫々一
体止共存され形成されている。

以下、本発明による半導体集積回路の製造方法の一例を
第２図を用いて説明する。

先ず第２図Ａに示す如く、基板（２１）表面の所定の領
域に第１乃至第３の埋込層（２３ａ）乃至（２３ｃ　）
を形成するアンチモン（Ｓｂ）をデポジットし、続いて
第３の埋込層（２３ｃ）上及び第１乃至第３の埋込層（
２３ａ）乃至（２３ｃ　）を囲む基板（２１）表面には
コレクタ埋込層（３４）と分離領域（聾〉の下側拡散層
（４１）を形成スるポロン（Ｂ）をデポジットし、さら
に第１の埋込層（２３ａ）上には埋込ベース領域（２６
）を形成するポロン（Ｂ）を例えばイオン注入法によっ
て形成する。

次に第２図Ｂに示す如く、基板（２１）全面に周知の気
相成長法によってＮ型のエピタキシャル層（２２）を約
５μ厚に積層して形成し、コレクタ埋込層（３４）に対
応するエピタキシャル層（２２）表面にはＮ型のベース
領域（３５）を形成するリン（Ｐ）を例えばイオン注入
法によって堆積しておく。このイオン注入は加速電圧４
０〜８０ＫｅＶでドライブイン後の表面の不純物濃度が
約ＩＱ”ｃｍ−”となるように行う。

さらに第２図Ｃに示す如く、エピタキシャル層（２２）
表面よりＰ１型のＩＩＬのベース導出領域（２８）とイ
ンジェクタ領域（２９）及び縦型ＰＮＰ　トランジスタ
のコレクタ導出領域（３６）、そして分離領域（２４）
を形成する上側拡散層（４２）を同時に選択拡散し、こ
の拡散工程によって先にデポジットしておいた不純物を
ドライブインしてベース導出領域（２８）ヲ埋込ベース
領域（２６）へ、コレクタ導出領域（３６）をコレクタ
埋込層（３４）へ、分離領域（聾）の上側拡散層（４２
）を下側拡散層（４１）へ夫々連結させる。

尚埋込ベース領域（２６）はコレクタ埋込Ｊ’Ｗ（３４
）より低不純物濃度に拡散形成され、縦型ＰＮＰ　トラ
ンジスタのベース領域（３５）がコレクタ埋込層（３４
）に達するか否かは特にかまわない。

続いて第２図りに示す如く、エピタキシャル層（２２）
表面よりＰ型のＮＰＮ　トランジスタのベース領域（３
１）を拡散深さ１〜２μに、Ｎ＋型のＩＩＬのコレクタ
領域（２７）及びエミッタコンタクト領域（３０）、Ｎ
ＰＮトランジスタのエミッタ領域（３２）及びコレクタ
コンタクト領域（３３）、縦型ＰＮＰトランジスタのベ
ースコンタクト領域（３７）を拡散深き０．５〜１μに
順次選択拡散する。

そして第２図Ｅに示す如く、縦型ＰＮＰ　トランジスタ
のベース領域（３５）表面に拡散深さ０．５〜１μ程度
のＰ型のエミッタ領域（３８）を例えばドーズｎ　１０
　”〜１０１３Ｃｍ−”、加速電圧４０〜８０ＫｅＶで
イオン注入法により形成し、最後に電極（４０）を配設
して製造工程を終了する。尚エミッタ領域（３８）は余
計な再拡散を防ぐために最終の拡散工程とするのが望ま
しい。

このようにして形成した半導体集積回路では、縦、ＩＰ
ＮＰ）ランジスタのエミッタをイオン注入法等によって
形成したかなり浅いエミッタ領域（３８）で形成し且つ
ベースを第３の島領域（２５ｃ）表面よりドライブイン
したエピタキシャル層（２２）より高不純物濃度のベー
ス領域（３５）で形成したので、エピタキシャル層（２
２）を薄く各素子にとって最適な値に設定できる。つま
り、縦型ＰＮＰ　トランジスタを集積回路へ組み込む際
のエピタキシャル層り２２）にはコレクタ埋込層（３４
）の上方向への拡散深さとエミッタ領域（３８）の拡散
深さ及びバンチスルー効果による耐圧Ｖ　Ｃ！！Ｏを考
１・５シたベース幅の夫々の総和の厚さが求められるか
ら、まず第１にエミッタ領域＜３８）をＮＰＮ　ｌ−ラ
ンシスタのベース領域（３１）よりかなり浅い領域で形
成することによって、第２にベースとして活性な領域に
ベース領域（３５）を設けることによりエミッタ・ベー
ス接合の空乏層の拡がりを抑制し、バンチスルー電圧（
ＶＣ，ｏに等しい）を向上させてその分だけベース・）
ム１を狭めろことによってエピタキシャル層（２２〉を
約５μと薄く設定することを可能にしたのである。

従って断る１ｌｌＩＩＩ造によれは、エピタキシャル層
（２２）を薄く設定することによって高速性を活かした
埋込ベース型のＩＩＬと耐圧的な面で無駄のない効率的
なＮＰＮ　ｌ−ランジスタと縦型ＰＮＰ　ｌ−ランジス
クとを容易に一体化共存できる。

そして特性的にみても、第１の島領域（２５ａ）に形成
したＩＩＬではその逆方向縦型ＮＰＮ　トランジスタの
ベースを基ｔ＆（２１）表面から上方向へ拡散形成した
埋込ベース領域（２６）で形成する為、エミッタからコ
レクタへと濃度勾配による加速電界が働き、エピタキシ
ャル層り２２〉を薄くした二とと相まって高い逆βと高
速性が得られる。さらにＮＰＮトランジスタのｈＦ！と
は全く別に制御でき、そのばらつきが少ない利点もある
。

一方、第３の島領域（２５ｃ）に形成した縦型ＰＮＰト
ランジスタでは前述した如く所定の耐圧（Ｖｃｔｏ　）
が得ちれ、ベース幅を狭くできることとベー７．領域（
３５）（７）濃度勾配による加速電界が働くので高ｈＦ
Ｅ化と高ｆ’ｒ化が図れる。しかもベースとして活性な
領域の全部又は大部分をベース領域（３５）で形成し、
エミッタ領域（３８）をイオン注入法により高精度に形
成するので、ＩＩＬの逆βと同様、ＮＰＮ　Ｉ−ランジ
スタのｈＦ＊とは別に制御でき且つそのばらつきが少な
い。また、コレクタ埋込層（３４）をＩＩＬの埋込ベー
ス領域（２６）より高不純物濃度にした為、それより拡
散深さが深く、良好なＶｃｔ（Ｓａｔ）が得られる利点
もある。

ところで、縦型ＰＮＰトランジスタのエミッタ領域（３
８）をかなり浅く形成することによって電極〈４０〉の
アロイスパイクによるベース・エミッタの短絡の危惧が
生じてくる。このような場合には、電極（４０）をシリ
コン（Ｓｉ）を含有するアルミニウム（ＡＮ）で形成し
たり、電極（４０）とエミッタ領域（３８）との間にポ
リシリコン膜を介在させることによりアロイスパイクを
抑制又は防止する手段が考えられる。また後者の手法を
用いるならば、不純物をドープしたポリシリコン膜を拡
散源膜とし且つ拡散後はポリシリコン膜をそのまま電極
として用いる拡散方法等によってエミッタ領域（３８）
を形成することも可ｆ１こである。

最後に本発明の他の実施例として、２縦型ＰＮＰトラン
ジスタのコレクタ埋込層（３４〉をＩＩＬの埋込ベース
領域（２６）と同一工程で形成することが考えられる。

この手法によれば、先の実施例よりコレクタ埋込層＜３
４）の拡１１に深さが浅いので更にエピタキシャル層（
２２）を薄くすることが可能で、より一層高速化したＩ
ＩＬと高ＦＴの縦型ＰＮＰトランジスタとＮＰＮトラン
ジスタとを一体化共存できる。

さらに本発明の他の実施例として、ＩＩＬのコレクタの
電極＜４０）をコレクタとして活性な領域にショットキ
ーコンタクトきせることにより、論理振幅を小さくして
更に高速化したＩ　Ｉ　Ｌとの一体化共存ができる。

（ト）発明の詳細 な説明した如く、本発明によれば共存が難しい縦型ＰＮ
Ｐ　ｌ−ランジスタと埋込ベース型のＩＩＬ、それに通
常のＮＰＮ）ランジスタとを容易に且つ効率的に一体化
共存できる利点を有する。しかもＩＩＬではより高速化
が図れ、縦型ＰＮＰトランジスタでは高ｆ１化できる利
点をも有する。

更に他の実施例によれば、更に高速化したＩＩＬと縦型
ＰＮＰ　ｌ−ランジスタとを共存できる利点をも有する
。

【図面の簡単な説明】

第１図は本発明を説明するだめの断面図、第２図Ａ乃至
Ｅは夫々本発明による半導体集積回路の製造方法を説明
するための断面図、第３図は従来例を説明するための断
面図である。 （２１）は半導体基板、　（２５ａ）（２５ｂ）（２５
ｃ）は夫々第１．第２．第３の島領域、　（２６）は埋
込ベース領域、　（２８）はベース導出領域、　（２９
）はインジェクタ領域、（３１）はＮＰＮ　トランジス
タのベース領域、（３４）はコレクタ埋込層、　（３５
）は１［型ＰＮＰトランジスタのベース領域、　（３８
）は縦型ＰＮＰトランジスタのエミッタ領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と、前記基板表面に形成した複数個の逆導
   電型の埋込層と、該埋込層を夫々取囲むように前記エピ
   タキシャル層を貫通した一導電型の分離領域と、該分離
   領域により島状に分離された第１、第２、第３の島領域
   と、該第１の島領域の前記埋込層に重畳して前記基板表
   面から上方向へ形成した一導電型の埋込ベース領域と、
   前記第１の島領域表面に形成した逆導電型のコレクタ領
   域と、該コレクタ領域を取囲むように前記エピタキシャ
   ル層表面から前記埋込ベース領域まで達する一導電型の
   ベース導出領域と、前記第１の島領域表面に形成した一
   導電型のインジェクタ領域と、前記第２の島領域表面に
   形成した一導電型のベース領域及びその表面に形成した
   逆導電型のエミッタ領域と、前記第３の島領域の前記埋
   込層に重畳して前記基板表面から上方向へ形成した一導
   電型のコレクタ埋込層と、該コレクタ埋込層に対応する
   前記第３の島領域表面に形成した逆導電型のベース領域
   と、該ベース領域を取囲むように前記エピタキシャル層
   表面から前記コレクタ埋込層まで達する一導電型のコレ
   クタ導出領域と、前記ベース領域表面に形成した逆導電
   型のベースコンタクト領域及び前記第２の島領域表面に
   形成したベース領域より浅い一導電型のエミッタ領域と
   を具備することを特徴とする半導体集積回路。