JPS6267855A - 半導体注入集積論理回路装置 - Google Patents
半導体注入集積論理回路装置Info
- Publication number
- JPS6267855A JPS6267855A JP60209388A JP20938885A JPS6267855A JP S6267855 A JPS6267855 A JP S6267855A JP 60209388 A JP60209388 A JP 60209388A JP 20938885 A JP20938885 A JP 20938885A JP S6267855 A JPS6267855 A JP S6267855A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- buried
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り産業上の利用分野
本発明は半導体注入集積論理回路装置（以下工ＩＬと称
す）に関し、特に実質的なベース領域を埋込んだ埋込み
ベース型ＩＩＬの改良に関する。
す）に関し、特に実質的なベース領域を埋込んだ埋込み
ベース型ＩＩＬの改良に関する。
（ロ）従来の技術
第３図は例えば特願昭５９−８４８７６号に記載きれて
いる埋込みベース型のＩＩＬを示し、（１）はＰ型半導
体基板、（２）はＮ−型エピタキシャた埋込みベース領
域、（５）はエピタキシャル層（２）を貫通したＰ＋型
の分離領域（４）により島状に分離された島領域、（６
）はＰ型インジェクタ領域、（１１）はＮ１型コレクタ
コンタクト領域、（９）はＮ′″型エミッタコンタクト
ＨＡ域、（１２）はコレクタコンタクト領域〈１１）を
取り囲むように島領域（５）表面から埋込みベース領域
（１０）に達するＰ型ベース導出領域であり、インジェ
クタ領域（６）をエミッタ、島領域（５）をベース、ベ
ース導出領域（１２）をコレクタとするラテラルＰＮＰ
型トランジスタと、島領域（５）をエミッタ、埋込みベ
ース領域（１０）を実質的なベース、ベース導出領域（
１２）で囲まれた島領域（５）をコレクタとする逆方向
バーチカルＮＰＮ型トランジスタとでＩＩＬが構成され
ている。
いる埋込みベース型のＩＩＬを示し、（１）はＰ型半導
体基板、（２）はＮ−型エピタキシャた埋込みベース領
域、（５）はエピタキシャル層（２）を貫通したＰ＋型
の分離領域（４）により島状に分離された島領域、（６
）はＰ型インジェクタ領域、（１１）はＮ１型コレクタ
コンタクト領域、（９）はＮ′″型エミッタコンタクト
ＨＡ域、（１２）はコレクタコンタクト領域〈１１）を
取り囲むように島領域（５）表面から埋込みベース領域
（１０）に達するＰ型ベース導出領域であり、インジェ
クタ領域（６）をエミッタ、島領域（５）をベース、ベ
ース導出領域（１２）をコレクタとするラテラルＰＮＰ
型トランジスタと、島領域（５）をエミッタ、埋込みベ
ース領域（１０）を実質的なベース、ベース導出領域（
１２）で囲まれた島領域（５）をコレクタとする逆方向
バーチカルＮＰＮ型トランジスタとでＩＩＬが構成され
ている。
（ハ）発明が解決しようとする問題点
しかしながら、斯る構成ではベース導出領域（１２）を
埋込みベース領域（１０）に達するまで深く形成しなけ
ればならないので、当然その横方向拡散も大きい。その
ためパターン面積が大になるという欠点があった。
埋込みベース領域（１０）に達するまで深く形成しなけ
ればならないので、当然その横方向拡散も大きい。その
ためパターン面積が大になるという欠点があった。
（ニ）問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、より微細化した
埋込みベース型ＩＩＬを提供することを目的とし、一導
電型半導体基板と該基板上に形成した逆導電型のエピタ
キシャル〜記基板表面に埋込まれた逆導電型の埋込層と
前記エピタキシャル層を分離して形成した午中÷φ等ｉ
→島領域と前記埋込層の上に埋込まれた一導電型の埋込
みベース領域と該埋込みベース領域の上に形成した一導
電型の下側ベース導出領域と前記島領域表面に形成した
一導電型のインジェクタ領域及び逆導電型のコレクタコ
ンタクト領域と該コレクタコンタクト領域を取り囲むよ
うに前記島領域表面から前記下側ベース導出領域に達す
る上側ベース導出領域とを具備したことを特徴とする。
埋込みベース型ＩＩＬを提供することを目的とし、一導
電型半導体基板と該基板上に形成した逆導電型のエピタ
キシャル〜記基板表面に埋込まれた逆導電型の埋込層と
前記エピタキシャル層を分離して形成した午中÷φ等ｉ
→島領域と前記埋込層の上に埋込まれた一導電型の埋込
みベース領域と該埋込みベース領域の上に形成した一導
電型の下側ベース導出領域と前記島領域表面に形成した
一導電型のインジェクタ領域及び逆導電型のコレクタコ
ンタクト領域と該コレクタコンタクト領域を取り囲むよ
うに前記島領域表面から前記下側ベース導出領域に達す
る上側ベース導出領域とを具備したことを特徴とする。
（＊）作用
本発明によれば、ベース導出領域を上下に分割して形成
したので横方向拡散が小きくて済み、微細化が図かれる
。
したので横方向拡散が小きくて済み、微細化が図かれる
。
（へ）実施例
以下本発明による一実施例を図面を参照しながら詳細に
説明する。
説明する。
第１図は本発明による埋込みベース型ＩＩＬを示し、（
１）はＰ型半導体基板、（２）はＮ−型エピタキシャル
層、（３）は基板（１）表面に埋込まれたＮゝ型埋込層
、（４）はこの埋込層（３）を取り囲むようにエピタキ
シャル層（２）を貫通したＰ９型分離領域、（５）は分
離領域（４）により島状に分離された島領域、（１０）
は埋込層（３）の上に埋込まれたＰ型埋込みベース領域
、（１３）は埋込みベース領域（１０）の上に埋込まれ
たＰ型の下側ベース導出領域、（６）はＰ型インジェク
タ領域、（１１）はＮ＋型コレクタコンタクト領域、（
９）はＮ型エミッタコンタクト領域、（１４）はコレク
タコンタクト領域（１１）を取り囲むように島領域（５
）表面から下側ベース導出領域（１３）に達する上側ベ
ース導出領域であり、インジェクタ領域（６）をエミッ
タ、島領域（５）をベース、上側及び下側ベース導出領
域（１４）及び（１３）をコレクタとするラテラルＰＮ
Ｐ型トランジスタと、島領域（５）及び埋込層（３）を
エミッタ、埋込ベース領域（１０）を実質的なベース、
上側及び下側ベース導出領域（１４）及び（１３）によ
り隔離された島領域（５）をコレクタとする逆方向バー
チカルＮＰＮ型トランジスタとでＩＩＬを構成している
。
１）はＰ型半導体基板、（２）はＮ−型エピタキシャル
層、（３）は基板（１）表面に埋込まれたＮゝ型埋込層
、（４）はこの埋込層（３）を取り囲むようにエピタキ
シャル層（２）を貫通したＰ９型分離領域、（５）は分
離領域（４）により島状に分離された島領域、（１０）
は埋込層（３）の上に埋込まれたＰ型埋込みベース領域
、（１３）は埋込みベース領域（１０）の上に埋込まれ
たＰ型の下側ベース導出領域、（６）はＰ型インジェク
タ領域、（１１）はＮ＋型コレクタコンタクト領域、（
９）はＮ型エミッタコンタクト領域、（１４）はコレク
タコンタクト領域（１１）を取り囲むように島領域（５
）表面から下側ベース導出領域（１３）に達する上側ベ
ース導出領域であり、インジェクタ領域（６）をエミッ
タ、島領域（５）をベース、上側及び下側ベース導出領
域（１４）及び（１３）をコレクタとするラテラルＰＮ
Ｐ型トランジスタと、島領域（５）及び埋込層（３）を
エミッタ、埋込ベース領域（１０）を実質的なベース、
上側及び下側ベース導出領域（１４）及び（１３）によ
り隔離された島領域（５）をコレクタとする逆方向バー
チカルＮＰＮ型トランジスタとでＩＩＬを構成している
。
本発明の最も特徴とする点は上側ベース導出領域（１４
）と下側導出領域（１３）とでベース導出領域を形成し
た点にある。ベース導出領域は実質的にベースとなる埋
込みベース領域（１０）を引き出すためとコレクタとな
る島領域（５）を区画するために埋込みベース領域（１
０）に達するまで深く形成しなければならないが、本構
造によれば下からのはい上り拡散と上からの拡散を用い
ることができるので拡散時間を短くすることができ、当
然横方向拡散も小さくて済む。従って上側ベース導出領
域（１４）のパターン面積を縮小してＩＩＬの微細化が
図れる。また微細化により、ＩＩＬのエミッタ・ベース
間容量を減じて高速化が図れるという効果もある。
）と下側導出領域（１３）とでベース導出領域を形成し
た点にある。ベース導出領域は実質的にベースとなる埋
込みベース領域（１０）を引き出すためとコレクタとな
る島領域（５）を区画するために埋込みベース領域（１
０）に達するまで深く形成しなければならないが、本構
造によれば下からのはい上り拡散と上からの拡散を用い
ることができるので拡散時間を短くすることができ、当
然横方向拡散も小さくて済む。従って上側ベース導出領
域（１４）のパターン面積を縮小してＩＩＬの微細化が
図れる。また微細化により、ＩＩＬのエミッタ・ベース
間容量を減じて高速化が図れるという効果もある。
以下本発明による埋込みベース型ＩＩＬの製造方法を第
２図（り乃至（へ）を用いて説明する。
２図（り乃至（へ）を用いて説明する。
先ず第２図（りに示す如く、Ｐ型半導体基板（１）表面
の埋込層（３）となるべき領域にＮ型不純物、例えばア
ンチモン（Ｓｌ）を選択的にデポジションし、第１のド
ープ層（１５）を形成する。
の埋込層（３）となるべき領域にＮ型不純物、例えばア
ンチモン（Ｓｌ）を選択的にデポジションし、第１のド
ープ層（１５）を形成する。
次に第２図（ロ）に示す如く、第１のドープ層（１５）
に重畳して埋込みベース領域（１０）となるべき領域に
Ｐ型不純物、例えばボロン（Ｂ＋）を選択的にイオン注
入し、第２のドープ層（１６）を形成する。
に重畳して埋込みベース領域（１０）となるべき領域に
Ｐ型不純物、例えばボロン（Ｂ＋）を選択的にイオン注
入し、第２のドープ層（１６）を形成する。
さらに第１図（ハ）に示す如く、第２のドープ層（１６
）に重畳して下側ベース導出領域（１３）となるべき領
域にＰ型不純物を選択的にイオン注入し、第２のドープ
層（１６）より高濃度の第３のドープ層（１７）を形成
する。
）に重畳して下側ベース導出領域（１３）となるべき領
域にＰ型不純物を選択的にイオン注入し、第２のドープ
層（１６）より高濃度の第３のドープ層（１７）を形成
する。
読いて第２図（ニ）に示す如く、基板全面に気相成長法
を用Ｎ″″型エピタキシャル層（２）を形成する。
を用Ｎ″″型エピタキシャル層（２）を形成する。
そして第２図（＊）に示す如く、分離領域（４）を選択
゛的拡散し、この時の熱処理により先にドープしておい
た第１、第２、第３のドープ層（１５）（１６）（１７
）が拡散されてそれぞれ埋込層（３）、埋込みベース領
域（１０）及び下側ベース導出領域（１３）が形成され
る。
゛的拡散し、この時の熱処理により先にドープしておい
た第１、第２、第３のドープ層（１５）（１６）（１７
）が拡散されてそれぞれ埋込層（３）、埋込みベース領
域（１０）及び下側ベース導出領域（１３）が形成され
る。
そうして第２図（へ）に示す如く、Ｐ型インジェクタ領
域（６）及びＰ型の上側ベース導出領域（１４）を選択
拡散し、さらにＮゝ型コレクタコンタクト領域（１１）
及びＮ＋型エミッタコンタクト領域（９）を選択拡散し
て製造される。
域（６）及びＰ型の上側ベース導出領域（１４）を選択
拡散し、さらにＮゝ型コレクタコンタクト領域（１１）
及びＮ＋型エミッタコンタクト領域（９）を選択拡散し
て製造される。
また本発明のＩＩＬと通常のバイポーラリニアトランジ
スタとを共存させるには、インジェクタ領域（６）及び
上側ベース導出領域（１４）形成時のＰ型拡散にてベー
スを、コレクタコンタクト領域（１１）形成時のＮ型拡
散にてエミッタを、それぞれ同時に形成することにより
容易に製造することが可能であり、しかも上側ベース導
出領域（１４）を浅くしても下側ベース導出領域（１３
）゛ により埋込ベース領域（１０）を取り出すことができる
ので、ベースが浅い高ｆ１型のリニアトランジスタでも
容易に共存させることが可能になる。
スタとを共存させるには、インジェクタ領域（６）及び
上側ベース導出領域（１４）形成時のＰ型拡散にてベー
スを、コレクタコンタクト領域（１１）形成時のＮ型拡
散にてエミッタを、それぞれ同時に形成することにより
容易に製造することが可能であり、しかも上側ベース導
出領域（１４）を浅くしても下側ベース導出領域（１３
）゛ により埋込ベース領域（１０）を取り出すことができる
ので、ベースが浅い高ｆ１型のリニアトランジスタでも
容易に共存させることが可能になる。
（ト）発明の詳細
な説明した如く、本発明によれば上側ベース導出領域（
１４）のパターン面積を縮小することによりＩＩＬの微
細化が図れるという利点を有する。
１４）のパターン面積を縮小することによりＩＩＬの微
細化が図れるという利点を有する。
また微細化することにより逆方向バーチカルトランジス
タのエミッタ・ベース間容量を減じてＩＩＬの高速化が
図れるという利点を有する。さらにＩＩＬのパターン面
積を従来と等しい面積とすれば、有効コレクタ面積、す
なわち上側ベース導出領域（１４）に区画された島領域
（５）の面積が増し、より逆βを高くすることができる
という利点を有する。そして本発明によるＩＩＬは通常
のバイポーラリニアトランジスタとの共存又はベースが
浅い高ｆ１型トランジスタとの共存が容易であるという
利点を有する。
タのエミッタ・ベース間容量を減じてＩＩＬの高速化が
図れるという利点を有する。さらにＩＩＬのパターン面
積を従来と等しい面積とすれば、有効コレクタ面積、す
なわち上側ベース導出領域（１４）に区画された島領域
（５）の面積が増し、より逆βを高くすることができる
という利点を有する。そして本発明によるＩＩＬは通常
のバイポーラリニアトランジスタとの共存又はベースが
浅い高ｆ１型トランジスタとの共存が容易であるという
利点を有する。
第１図は本発明による埋込みベース型のＩＩＬを示す断
面図、第２図は（イ）乃至（へ）は本発明によるＩＩＬ
の製造プロセスを示す工程断面図、第３図は従来のＩＩ
Ｌを示す断面図である。 主な図番の説明 （１）はＰ型半導体基板、（３）はＮ１型埋込層、（６
）はＰ型インジェクタ領域、（１０）はＰ型埋込みベー
ス領域、 （１３）は下側ベース導出領域、（１４）は
上側ベース導出領域である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第２図（イ） １へ 第 ２ 図 （ロ） 第２図（ハ） 第２図（コ） り 第２ ｒＡ（Ａ） ら ４ １ １３ １３＋１Ｊ１３
：ｊ ４：Ｉ’第 ２ｒり （へ） 第３図
面図、第２図は（イ）乃至（へ）は本発明によるＩＩＬ
の製造プロセスを示す工程断面図、第３図は従来のＩＩ
Ｌを示す断面図である。 主な図番の説明 （１）はＰ型半導体基板、（３）はＮ１型埋込層、（６
）はＰ型インジェクタ領域、（１０）はＰ型埋込みベー
ス領域、 （１３）は下側ベース導出領域、（１４）は
上側ベース導出領域である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第２図（イ） １へ 第 ２ 図 （ロ） 第２図（ハ） 第２図（コ） り 第２ ｒＡ（Ａ） ら ４ １ １３ １３＋１Ｊ１３
：ｊ ４：Ｉ’第 ２ｒり （へ） 第３図
Claims (1)
- （１）一導電型半導体基板と該基板上に形成した逆導電
型のエピタキシャル層と前記基板表面に埋込まれた逆導
電型の埋込層と前記エピタキシャル層を分離して形成し
た島領域と前記埋込層の上に埋込まれた一導電型の埋込
ベース領域と該埋込みベース領域の上に形成した一導電
型の下側ベース導出領域と前記島領域表面に形成した一
導電型のインジェクタ領域及び逆導電型のコレクタコン
タクト領域と該コレクタコンタクト領域を取り囲むよう
に前記島領域表面から前記下側ベース導出領域に達する
上側ベース導出領域とを具備したことを特徴とする半導
体注入集積論理回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209388A JPS6267855A (ja) | 1985-09-20 | 1985-09-20 | 半導体注入集積論理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209388A JPS6267855A (ja) | 1985-09-20 | 1985-09-20 | 半導体注入集積論理回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267855A true JPS6267855A (ja) | 1987-03-27 |
Family
ID=16572079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209388A Pending JPS6267855A (ja) | 1985-09-20 | 1985-09-20 | 半導体注入集積論理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474478A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | ダイオード |
-
1985
- 1985-09-20 JP JP60209388A patent/JPS6267855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474478A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62277745A (ja) | 半導体集積回路 | |
| JPS6267855A (ja) | 半導体注入集積論理回路装置 | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| KR900000826B1 (ko) | 반도체집적회로의 제조방법 | |
| JPS627704B2 (ja) | ||
| JPS60180138A (ja) | 半導体装置 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPS6292463A (ja) | 半導体集積回路 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS6132460A (ja) | 半導体注入集積論理回路装置の製造方法 | |
| JPS63155657A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6343357A (ja) | 半導体集積回路 | |
| JPS63155656A (ja) | 半導体集積回路及びその製造方法 | |
| JPS61207064A (ja) | バイポ−ラトランジスタ | |
| JPH0281438A (ja) | バイポーラ集積回路 | |
| JPS632380A (ja) | 半導体集積回路 | |
| JPS61207067A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63293974A (ja) | 半導体装置及びその製造方法 | |
| JPS59189667A (ja) | 半導体装置の製造方法 | |
| JPS63128742A (ja) | 半導体注入集積論理回路装置 | |
| JPS6329585A (ja) | 半導体集積回路装置 | |
| JPS6236864A (ja) | ラテラルトランジスタ |