JPS60180138A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体装置に関し、特に電源電圧が５０■を超
える比較的高耐圧のバイポーラトランジスタを含む集積
回路に関する。

（従来技術） 従来からバイポーラ集積回路（以後１３ｉｐＩｃと記す
）の素子分離は、Ｐタイプの絶縁分離拡散領域を形成し
、それによるＰＮ接合を利用する方法がとられてきた。

ＰＮ接合分離の方法としては第１図のような表面からの
拡散のみによる方法と、第２図のように上下から絶縁分
離拡散領域を形成する方法が用いられてきたが、いずれ
の方法にしてもエピタキシャル層が厚かった従来におい
ては、絶縁分離拡散領域の不純物濃度は高くかつそれを
形成するために高温で長時間のドライブインが必要であ
った。

しかしながら最近の高耐圧バイポーラトランジスタ（以
後１３ｉｐＴｒと記す）の高性能化はベース接合深さく
以後Ｘｊｃと記す）、エミッタ接合深さく以後Ｘｊｅと
記す）のシャロー化をもたらしエピタキシャル層をよシ
薄く（たとえば９μｍ以下）している。したがって絶縁
分離拡散領域を形成する温度も低くかつ短時間でよい。

ところが一方で先に述べたＢｉｐ’ｌ’ｒのＸｊｃのシ
ャロー化は、ベースの比抵抗（以後ｅ、と記す）として
マスクレイアウト設計に最適な１００〜２５０Ω／Ｄ　
を確保することを困難にしている。すなわち接合が浅く
なると同じデポジション条件では従来のような接合が深
い場合に比べてｅ、が高くなりそれを補うため表面濃度
を高くしないと適当なｅ８．が得られないにもかかわら
ずエミッタ拡散後の結晶欠陥の発生を抑えるためにはド
ーズ量にして５Ｘ１０”／−以上の不純物を打ち込むこ
とは不適当であることによる。したがって接合が浅くな
るとＢｉｐＴｒのベースのｅｓは最も低くても２５０Ω
１０　をめどとすることになる。このためＢｉｐＩＣで
用いる低抵抗は面積が非常に大きくなシ微細化には著し
く不利となっている。またベースのｅ。

が高くなる方向にあるため必然的にグラフトベース領域
が存在していなければならない。

ところで先に述べた単に薄いエピタキシャル層に対して
は表面からの絶縁分離拡散領域のみでも低温・短時間で
エピタキシャル層を複数個の島領域に分離できるため従
来から低電源用ＩＣには第１図の方法が多用されている
が、基板から電気的に独立した縦型ＰＮＰ）ランジヌタ
を作ることができないという欠点があった。さらに第１
図の方法においてはたとえエピタキシャル層２が薄くて
も絶縁分離拡散領域３をエピタキシャル層２を介してＢ
ｉｐ’ｌ’ｒのコレクタシリーズ抵抗を低くする埋込層
４と位置合わせをしなければならないためエピタキシャ
ル層の成長方向を考慮に入れて両者の間にかなシの余裕
を持たせる必要があり素子の微細化には著しく不利とな
っていた。一方上下から絶縁分離拡散領域を形成する方
法においては、エピタキシャル層が薄いと、それを形成
し表面を酸化するだけで絶縁分離埋込層が上方向に拡散
しその頂部は表面もしくはほとんど表面に達している。

したがって表面から拡散される絶縁分離拡散領域は、高
温かつ長時間のドライブインをする必要がなく後に続く
ベース、エミッタ形成時の熱処理のみでも十分島領域を
絶縁分離することが可能である。すなわち薄いエピタキ
シャル層に対する表面からの絶縁分離拡散領域は従来か
ら用いられているグラフトベース拡散領域もしくはベー
ス領域と同程度の接合深さおよびｅ、とすることが可能
となり、その制御性も良好である。

したがって表面からの絶縁分離拡散領域形成と同時に、
基板とは電気的に独立した不純物領域を島領域に形成す
ることができそれｅＢｉｐＩｃの各種素子に利用できる
。またそのようにして同時に形成された表面からの絶縁
分離拡散領域と、基板から電気的に独立した不純物領域
は同一マスクによるリソグラフィ一工程′！ｌｉ−経る
ため従来例のような領域間の位置合せ誤差を配慮した余
分な余裕を見積る必要がないこと、それぞれの接合深さ
が浅いため両者とも横広がシが小さいこと等により従来
例に比べて素子をいっそう微細化することができる。

（発明の目的） 以上述べてきたように、本発明の第１の目的は、縦型Ｐ
ＮＰ）ランジスタを製造することが可能々構　５　− 造すなわち絶縁分離用埋込領域が存在するＩＣにおいて
、従来絶縁分離拡散領域とは別にリソグラフィー・拡散
工程を設けて形成していた比較的ｅ。

が低くかつその制御性も必要なりｉｐ’ｌ’ｒのグラフ
トベース領域等全表面からの絶縁分離拡散領域形成と同
時に形成しプロセスを簡単にした半導体装置を提供する
ことにある。

また、本発明の第２の目的は、従来位置合せ等で工程の
異なる拡散領域間で余分に見積っていた余裕を同一リソ
グラフィーとすることにより取り除きより微細化をはか
れる構造を有する半導体装置を提供することにある。

また、本発明の第３の目的は、第１の目的で述べた表面
からの絶縁分離拡散領域と同時に形成される不純物領域
を各種素子に適用することにより既存素子の高性能化を
はかること、同一チップに搭載できる素子の種類を増加
して回路設計を容易にした半導体装置を提供することに
ある。

（発明の構成） 本発明の半導体装置は、第一導電型の半導体基６− 板と、該半導体基板の一生面上に形成された逆導電型の
気相成長層と、前記半導体基板と前記気相成長層にまた
がってもしくは前記半導体層の表面まで延在する第一導
電型の埋込層と、該埋込層と前記半導体基板とにより前
記気相成長層を複数の島領域に絶縁分離すべく前記気相
成長層の表面より形成された第一の第一導電型の拡散領
域と、該拡散領域と同時に形成されかつ前記埋込層と接
触しない第二の一導電型の拡散領域を有することにより
構成される。

（実施例） 次に、本発明の実施例について、図面を参照して説明す
る。

第３図は本発明の第１の実施例の断面図であり、本発明
を適用したグラフトベーストランジスタを示している。

第３図において２１は基板、２２はエピタキシャル層、
２３Ａはエピタキシャル層表面からの絶縁分離拡散領域
、２３Ｂは絶縁分離用埋込層、２３Ｃは絶縁分離拡散領
域と同時に形成された不純物領域、２４はＮ＋埋込層、
２５はベース領域、２６はエミッタ領域、２７はエミッ
タと同時に形成されたＮ＋領領域２８は絶縁膜、２９は
金属電極である。第３図の構造は第２図の従来例とほぼ
同じ構造金しているが、エピタキシャル層が大幅に薄く
なっており、全工程における熱処理の温度と時間の累積
和が小さいにもかかわらず絶縁分離用埋込層２３Ｂの頂
部は従来例の１３Ｂの頂部に比べてよシ表面に近くなっ
ているのが特徴である。

なお、本実施例の理解を深めるため従来例と本実施例の
絶縁分離拡散領域の形成全比較説明する。

第４図ｆａｔ〜Ｆｄｌは従来の絶縁分離拡散領域の形成
方法を、第５図＋ａ＋〜（ｄｌは本実施例の絶縁分離拡
散領域の形成方法を説明するために工程順に示した断面
図である。第４図（ａｌ〜（ｄｌ及び第５図（ａ）〜ｆ
ｄ）に於て対応する部分はそれぞれ対応する番号が付さ
れている。

絶縁分離拡散領域の形成は、先ず第４図（ａ）、第５図
ｆａｌに示すように基板３１．４１の表面にそれぞれ絶
縁分離用の埋込用デポジション全行い、次いで第４図（
ｂ）、第５図（ｂｌに示すようにエピタキシャル層３２
．４２　’に形成する。次いで第４図（Ｃ）、第５図（
Ｃ）に示すように酸化し表面にそれぞれ絶縁膜３８゜４
８を形成する。この時点に於て絶縁分離用埋込層３３Ｂ
、４３Ｂの形状に大差はないが、エピタキシャル層が薄
い分だけ本実施例の絶縁分離用埋込層４３Ｂ　の方が頂
部がエピタキシャル層の表面に近くなっている。従って
本発明の実施例においては、引きつづき行なわれる表面
からの絶縁分離拡散４３Ａの熱処理も低温で短時間でよ
く、あたかも通常のベースやエミッタ領域と同程度の接
合深さにすることができる。それにひきかえ第４図（ｄ
ｌに示す従来例においては、表面からの絶縁分離拡散３
３Ａは深く、かつ横ひろがりも大きく、他の拡散領域と
して流用できないことは明白である。従って第２図に示
すように従来例では絶縁分離拡散１３Ａとグラフトベー
ス拡散領域２０は別拡散となっていることは容易に理解
される。

一方、第１の実施例の第３図においては、表面からの絶
縁分離拡散２３Ａは浅い。従って絶縁膜−９＝ 離拡散層２３Ａ　の形成と同時にグラフトベース領域２
３Ｃ’ｉ設置することが可能である。

第６図は本発明の第２の実施例の断面図で、抵抗体に応
用したものである。第５図において、５１は基板、５２
はエピタキシャル層、５３Ａは表面からの絶縁分離拡散
領域、５３Ｂは絶縁分離用埋込層、５３Ｃは表面からの
絶縁分離拡散領域と同時に形成された不純物領域、５４
はＮ＋埋込層、５５はトランジスタのベース領域と同時
に形成された不純物領域、５８は絶縁膜、５９は金属電
極である。

本実施例においては、高抵抗はＢｉｐＴｒと同時に形成
される不純物領域５５を利用するが、低抵抗は本発明に
よる表面からの絶縁分離拡散領域５３Ａと同時に形成さ
れる不純物領域５３Ｃ’ｌｋ用いておす、ヘレットの縮
少化がはかられている。

第７図は本発明の第３の実施例の断面図で、ラテラルト
ランジスタに適用したものである。第７図ニオイて、６
１は基板、６２はエピタキシャル層、６３Ａは表面から
の絶縁分離拡散領域、６３Ｂ１０− は絶縁分離用埋込層、６３Ｃは表面からの絶縁分離拡散
領域と同時に形成された不純物領域、６４はＮ＋埋込層
、６５はエミッタ領域、６７はエミッタと同時に形成さ
れるＮ＋領領域６８は絶縁膜、６９は金属電極である。

本実施例においては、コレクタ領域にはエミッタ６５と
同時に形成される不純物領域に加えて絶縁分離拡散領域
６３Ａと同時に形成される不純物領域６３Ｃｅ形成しで
あるため、エミッタから注入されたホールをより多く吸
収できｈＦ’Ｅがより高く、かつ基板へのホールの漏れ
が少ないラテラルトランジスタを得ることができる。

第８図は本発明の第４の実施例の断面図で、サブサーフ
ェスツェナーダイオードに適用したものである。第８図
において、７１は基板、７２はエピタキシャル層、７３
Ａは表面からの絶縁分離拡散領域、７３Ｂは絶縁分離用
埋込層、７３Ｃは表面からの絶縁分離拡散領域と同時に
形成された不純物領域、７４はＮ＋埋込層、７５はＢｉ
ｐＴｒのベース領域と同時に形成された不純物領域、７
７はＢｉｐＴｒのエミッタと同時に形成されたＮ十領域
、７８は絶縁膜、７９は金属電極である。

本実施例においてはＰ＋領域７３Ｃの形成は別個に工程
を持つことなく、表面からの絶縁分離拡散領域７３Ａと
同時に実施することができ、工程が簡略化される。′！
！た、絶縁分離拡散領域と同時に拡散された７３ＣがＢ
ｉｐＴｒの低コレクタシリーズ抵抗化用埋込層７４と接
触しないため耐圧が向上しサブサーフェスツェナーダイ
オードの使用範囲が広がり、かつ素子自体も小さくする
ことができる。

（発明の効果） 以上説明したように、本発明によれば、バイポーラトラ
ンジスタを含む集積回路の微細化、ペレットの縮少化、
各種素子の多様化、高性能化により集積回路の高性能化
を実現できると共に製造工程の簡略化ができるという効
果がある。

【図面の簡単な説明】

第１図は従来の絶縁分離拡散領域をエピタキシャル層の
表面からのみ形成する集積回路の断面図、第２図は従来
の絶縁分離拡散領域をエピタキシャル層をはさんで上下
からの拡散により形成する集積回路の断面図、第３図は
本発明の第１の実施例の断面図、第４図ｆａｌ〜（ｄｌ
は従来の絶縁分離拡散領域の形成方法を説明するために
工程順に示した断面図、第５図（ａｌ〜ｌｄｌは本発明
の絶縁分離拡散領域の形成方法全説明するために工程順
に示した断面図、第６図〜第８図は倒れも本発明の他の
実施例の断面図である。１，１１，２１，３１，４１，
５１，６１゜７１・・・・・・基板、２，１２，２２，
３２，４２，５２，６２．７２・・・・・・エピタキシ
ャル層、３，１３Ａ、２３Ａ、４３Ａ、５３Ａ。 ６３Ａ、７３Ａ・・・・・・エピタキシャル層表面から
形成される絶縁分離拡散領域、１３Ｂ、２３Ｂ、３３Ｂ
、４３Ｂ。 ５３Ｂ、６３Ｂ、７３Ｂ・・・・・・絶縁分離用埋込層
、２３Ｃ９３３Ｃ，６３Ｃ，７３Ｃ・・・・・・エピタ
キシャル層表面から形成される絶縁分離拡散領域と同時
に形成される不純物領域、４，１４，２４，５４．７４
・・・・・・Ｎ＋埋込層、５．１５，２５，５５，６５
．７５−＝−ＢｉｐＴｒのベース領域および同時に形成
される不純物領域、６，１６゜２６・・・・・・Ｂｌｐ
Ｔｒのエミッタ領域、７．１７，２７゜１３− ６７．７７・・・・・・ＢｉｐＴｒのエミッタと同時に
形成されるＮ＋領領域８．１８．２８，３８，４８，５
８，６８゜７８・・・・・・絶縁膜、９，１９，２９，
５９，６９．７９・・・・・・金属電極、２０・・・・
・・１３ｉｐ’ｌ’ｒのグラフトベース。 １４− を１別 ｚ、／９　ｉ’：　／６　／７ ノ　（〆　〆　／　グ　−、３Ａ （久ン ２ 串Ｚ頂 りり７ ｔｒｉ） 穿４回 （Ａノ （ト２ 特開昭ＧＯ−１８０１３８（６） 芽メロ 橘７剖

Claims (1)

【特許請求の範囲】
1. 第一導電型の半導体基板と、該半導体基板の−主面上に
   形成された逆導電型の気相成長層と、前記半導体基板と
   前記気相成長層にまたがってもしくは前記気相成長層の
   表面まで延在する第一導電型の埋込層と、該埋込層と前
   記半導体基板とにより前記気相成長層を複数の島領域に
   絶縁分離すべく前記気相成長層の表面よ多形成された第
   一導電型の拡散領域と、該拡散領域と同時に形成されか
   つ前記埋込層と接触しない第二の第一導電型の拡散領域
   を有することを特徴とする半導体装置。