JPS62295456A - 縦型pnpトランジスタ - Google Patents
縦型pnpトランジスタInfo
- Publication number
- JPS62295456A JPS62295456A JP11412286A JP11412286A JPS62295456A JP S62295456 A JPS62295456 A JP S62295456A JP 11412286 A JP11412286 A JP 11412286A JP 11412286 A JP11412286 A JP 11412286A JP S62295456 A JPS62295456 A JP S62295456A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- collector
- epitaxial layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 18
- 230000002265 prevention Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 230000010354 integration Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 72
- 238000000926 separation method Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
(イ)産業上の利用分野
本発明は集積回路に組込まれる縦型PNPトランジスタ
に関し、特に微細化し且つ特性良好な縦型PNP トラ
ンジスタに関する。
に関し、特に微細化し且つ特性良好な縦型PNP トラ
ンジスタに関する。
(ロ)従来の技術
従来の縦型PNPトランジスタとして、例えば特開昭5
9−211270号公報に記載されているものがある。
9−211270号公報に記載されているものがある。
第4図は斯る構造の縦型PNP トランジスタを示し、
P型シリコン半導体基板(1)上に積層して形成したN
型エピタキシャル層(2)と、基1(1)表面に形成し
たN+型の埋込層(3)と、埋込層(3)を取囲む様に
エピタキシャル層(2)を貫通したP0型の上下分離領
域(りと、埋込層(3)に重畳して形成したP+型のコ
レクタ埋込層(5)と、エピタキシャル層(2)表面の
コレクタ埋込層(5)に対応した領域にイオン注入によ
り形成したN型ベース領域(6)と、エピタキシャル層
(2)表面からコレクタ埋込層(5)まで達し、且つベ
ース領域(6)を囲む様に形成したP型のコレクタ導出
領域(7)と、ベース領域(6)表面に形成したP型の
エミッタ領域(8〉及びN+型のベースコンタクト領域
(9)と、酸化膜(10〉と、電極(11)とで構成さ
れている。
P型シリコン半導体基板(1)上に積層して形成したN
型エピタキシャル層(2)と、基1(1)表面に形成し
たN+型の埋込層(3)と、埋込層(3)を取囲む様に
エピタキシャル層(2)を貫通したP0型の上下分離領
域(りと、埋込層(3)に重畳して形成したP+型のコ
レクタ埋込層(5)と、エピタキシャル層(2)表面の
コレクタ埋込層(5)に対応した領域にイオン注入によ
り形成したN型ベース領域(6)と、エピタキシャル層
(2)表面からコレクタ埋込層(5)まで達し、且つベ
ース領域(6)を囲む様に形成したP型のコレクタ導出
領域(7)と、ベース領域(6)表面に形成したP型の
エミッタ領域(8〉及びN+型のベースコンタクト領域
(9)と、酸化膜(10〉と、電極(11)とで構成さ
れている。
そして上下分離領域(幻は、エピタキシャル層(2)表
面から下方向に上下分離領域(4)の上拡散層(12)
を、基板(1)表面から上方向に上下分離領域(4)の
上拡散層(13)を同時に形成し、且つその熱処理でコ
レクタ埋込層(5)とベース領域(6〉とをドライブイ
ンして製造される。
面から下方向に上下分離領域(4)の上拡散層(12)
を、基板(1)表面から上方向に上下分離領域(4)の
上拡散層(13)を同時に形成し、且つその熱処理でコ
レクタ埋込層(5)とベース領域(6〉とをドライブイ
ンして製造される。
(ハ〉発明が解決しようとする問題点
しかしながら、従来の縦型PNP トランジスタは上下
分離領域(4)を拡散すると同時にコレクタ埋込層(5
)とベース領域(6)をドライブインするため、上下分
離領域(4)の拡散工程にはこれらの領域を十分に深く
拡散して所定の特性(vcw(sat)。
分離領域(4)を拡散すると同時にコレクタ埋込層(5
)とベース領域(6)をドライブインするため、上下分
離領域(4)の拡散工程にはこれらの領域を十分に深く
拡散して所定の特性(vcw(sat)。
Ic(may) )を得るだけの処理時間が要求される
。
。
従って上拡散層(12)をかなり深く形成しなければな
らず、エピタキシャルM(2)表面モの上下分離領域り
)の占有面積が大で集積度を向上できない欠点があった
。
らず、エピタキシャルM(2)表面モの上下分離領域り
)の占有面積が大で集積度を向上できない欠点があった
。
さらにベースとして活性になる領域の一部がエピタキシ
ャル層(2)で形成されるため、fTが高くできない、
エピタキシャル層(2)の厚みや不純物濃度のばらつき
によりhFEのばらつきが大きい欠点があった。
ャル層(2)で形成されるため、fTが高くできない、
エピタキシャル層(2)の厚みや不純物濃度のばらつき
によりhFEのばらつきが大きい欠点があった。
(ニ)問題点を解決するだめの手段
本発明は衛士した欠点に鑑みてなされ、基板(21)表
面から上方向にエピタキシャル層(22)表面に到達す
るまで拡散形成した分離領域(24)及びコレクタ埋込
層(25)と、エピタキシャル層(22)表面のコレク
タ埋込層(25)に対応する領域に形成したN型のベー
ス領域(26)とを具備することにより、集積度を大幅
に向上し且つ特性良好な縦型PNP トランジスタを提
供するものである。
面から上方向にエピタキシャル層(22)表面に到達す
るまで拡散形成した分離領域(24)及びコレクタ埋込
層(25)と、エピタキシャル層(22)表面のコレク
タ埋込層(25)に対応する領域に形成したN型のベー
ス領域(26)とを具備することにより、集積度を大幅
に向上し且つ特性良好な縦型PNP トランジスタを提
供するものである。
(ホ)作用
本発明によれば、分離領域(24)を基板(21)表面
から上方向にエピタキシャル層(22)表面に到達する
ように形成したので、エピタキシャル層(22)表面で
の分離領域(24)の横方向拡散は極く少い。
から上方向にエピタキシャル層(22)表面に到達する
ように形成したので、エピタキシャル層(22)表面で
の分離領域(24)の横方向拡散は極く少い。
従って分離領域(24)のエピタキシャル層(22)表
面の占有面積は拡散窓の面積よりやや大きい程度になる
ため、集積度を大幅に向上できる。また分離領域(24
)と同様にコレクタ埋込層(25)が上方向に大きく拡
散され、しかも活性ベースの全てがベース領域(26)
のみで形成するので、特性良好な縦型PNPトランジス
タが得られる。
面の占有面積は拡散窓の面積よりやや大きい程度になる
ため、集積度を大幅に向上できる。また分離領域(24
)と同様にコレクタ埋込層(25)が上方向に大きく拡
散され、しかも活性ベースの全てがベース領域(26)
のみで形成するので、特性良好な縦型PNPトランジス
タが得られる。
(へ)実施例
以下、本発明を図面を参照しながら詳細に説明する。
第1図は本発明の第1の実施例を示す断面図であり、P
型半導体基板(21)上に積層して形成したN型エピタ
キシャル層(22)と、基板(21)表面に形成したN
+型埋込層(23)と、埋込層(23)を取囲むように
エピタキシャル層(22)を貫通したP+型分離領域(
24)と、埋込層(23)に重畳して形成したP+型の
コレクタ埋込層(25)と、エピタキシャル層(22)
表面のコレクタ埋込層(25)に対応した領域にイオン
注入により形成したN型のベース領域(26)と、ベー
ス領域(26)を取囲む様に形成したP型のコレクタ導
出領域(27)と、ベース領域(26〉表面に形成した
P型のエミッタ領域(28)及びN+型のベースコンタ
クト領域(29)とで構成されている。
型半導体基板(21)上に積層して形成したN型エピタ
キシャル層(22)と、基板(21)表面に形成したN
+型埋込層(23)と、埋込層(23)を取囲むように
エピタキシャル層(22)を貫通したP+型分離領域(
24)と、埋込層(23)に重畳して形成したP+型の
コレクタ埋込層(25)と、エピタキシャル層(22)
表面のコレクタ埋込層(25)に対応した領域にイオン
注入により形成したN型のベース領域(26)と、ベー
ス領域(26)を取囲む様に形成したP型のコレクタ導
出領域(27)と、ベース領域(26〉表面に形成した
P型のエミッタ領域(28)及びN+型のベースコンタ
クト領域(29)とで構成されている。
尚(30)は酸化膜、(31)は電極である。
そして本発明の特徴とする分離領域(24)は基板(2
1)表面から上方向に向って拡散し、その最上部がエピ
タキシャル層〈22)表面に到達するように形成しであ
る。分離領域(24)をこのように形成すると、基板(
21)表面ではその横方向拡散により拡散した深さの分
だけかなり幅広に形成されるものの、エピタキシャル層
(22)表面では横方向拡散がほとんど無いので幅狭に
なる。
1)表面から上方向に向って拡散し、その最上部がエピ
タキシャル層〈22)表面に到達するように形成しであ
る。分離領域(24)をこのように形成すると、基板(
21)表面ではその横方向拡散により拡散した深さの分
だけかなり幅広に形成されるものの、エピタキシャル層
(22)表面では横方向拡散がほとんど無いので幅狭に
なる。
つまり、例えば拡散窓の線幅を4μ、エピタキシャル層
(22)の厚みを約6μとすると、分離領域(24)の
幅はその周端部が横方向拡散によって湾曲するため、基
板(21)表面で約16μにも達するが徐々に幅狭にな
ってエピタキシャル層(22)表面では拡散窓の線幅で
ある4μ程度になる。従って工ピタキシャル層(22)
表面における分離領域(24)の占有面積は拡散窓の面
積に等しいか又はやや大きい程度であり、横方向拡散が
ほとんど無い分だけ表面占有面積が従来より縮小できる
ので大幅に集積度を向上できる。
(22)の厚みを約6μとすると、分離領域(24)の
幅はその周端部が横方向拡散によって湾曲するため、基
板(21)表面で約16μにも達するが徐々に幅狭にな
ってエピタキシャル層(22)表面では拡散窓の線幅で
ある4μ程度になる。従って工ピタキシャル層(22)
表面における分離領域(24)の占有面積は拡散窓の面
積に等しいか又はやや大きい程度であり、横方向拡散が
ほとんど無い分だけ表面占有面積が従来より縮小できる
ので大幅に集積度を向上できる。
以下、本発明の第1の実施例の製造方法を説明する。
先ず第2図(イ)に示す如く、P型半導体基板(21)
表面に埋込層(23)を形成するアンチモン(sb)を
付着し、埋込層(23)上と埋込層(23)を囲む基板
(21)表面にはコレクタ埋込層(25)と分離領域(
24)を形成するボロン(B)を付着する。
表面に埋込層(23)を形成するアンチモン(sb)を
付着し、埋込層(23)上と埋込層(23)を囲む基板
(21)表面にはコレクタ埋込層(25)と分離領域(
24)を形成するボロン(B)を付着する。
次に第2図(ロ)に示す如く、基板(21)全面に周知
の気相成長法にてN型エピタキシャル層(22)を約4
〜7μ厚に積層し、エピタキシャル層(22)表面のコ
レクタ埋込層(25)に対応した領域には例えばイオン
注入法によりベース領域(26)を形成するリン(P)
を付着しておく。
の気相成長法にてN型エピタキシャル層(22)を約4
〜7μ厚に積層し、エピタキシャル層(22)表面のコ
レクタ埋込層(25)に対応した領域には例えばイオン
注入法によりベース領域(26)を形成するリン(P)
を付着しておく。
さらに第2図(ハ)に示す如く、約1200°C13時
間程度の熱処理を加えて分離領域(24)を拡散し、そ
の最上部がエピタキシャル層(22)表面に到達するよ
うに形成する。この工程でコレクタ埋込層(25)もエ
ピタキシャル層(22)表面に到達するように形成され
るので、エピタキシャル層(22)上部では不純物濃度
が低下し、実質的にコレクタとして用いることができる
ようになる。また、ベース領域(26)はエピタキシャ
ル層(22)表面より深き約2μに形成される。
間程度の熱処理を加えて分離領域(24)を拡散し、そ
の最上部がエピタキシャル層(22)表面に到達するよ
うに形成する。この工程でコレクタ埋込層(25)もエ
ピタキシャル層(22)表面に到達するように形成され
るので、エピタキシャル層(22)上部では不純物濃度
が低下し、実質的にコレクタとして用いることができる
ようになる。また、ベース領域(26)はエピタキシャ
ル層(22)表面より深き約2μに形成される。
そして第2図(ニ)に示す如く、ベース領域(26)表
面にはP型エミッタ領域(28)を、ベース領域(26
)を囲むエピタキシ^・ル層(22〉表面にはP型コレ
クタ導出領域(27)を同時に深さ約1.5μに形成し
、続いてベース領域(26)表面にN′″型のベースコ
ンタクト領域(29〉を深さ約1μに形成する。尚エミ
ッタ領域(28)及びコレクタ導出領域(27)はNP
Nトランジスタのベース拡散工程で、ベースコンタクト
領域(29)はNPN トランジスタのエミッタ拡散工
程で形成する。
面にはP型エミッタ領域(28)を、ベース領域(26
)を囲むエピタキシ^・ル層(22〉表面にはP型コレ
クタ導出領域(27)を同時に深さ約1.5μに形成し
、続いてベース領域(26)表面にN′″型のベースコ
ンタクト領域(29〉を深さ約1μに形成する。尚エミ
ッタ領域(28)及びコレクタ導出領域(27)はNP
Nトランジスタのベース拡散工程で、ベースコンタクト
領域(29)はNPN トランジスタのエミッタ拡散工
程で形成する。
このように形成した縦型PNPトランジスタは、アンチ
モン(Sb)とボロン(B)との拡散係数の差により形
成するコレクタ埋込層(25)が埋込層(23)より大
きく上方向に拡散されるため、vct(sat)が低く
Ic(max)が大きい。しかもベース領域(26)
がコレクタ埋込層(25)により完全に囲まれ、活性ベ
ースの全てを拡散により形成したベース領域(26)の
みで形成できるので、縦型PNP )−ランジスタのf
Tを高くでき、エピタキシャル層(22)のばらつきに
よるhyxのばらつきを抑えられる。
モン(Sb)とボロン(B)との拡散係数の差により形
成するコレクタ埋込層(25)が埋込層(23)より大
きく上方向に拡散されるため、vct(sat)が低く
Ic(max)が大きい。しかもベース領域(26)
がコレクタ埋込層(25)により完全に囲まれ、活性ベ
ースの全てを拡散により形成したベース領域(26)の
みで形成できるので、縦型PNP )−ランジスタのf
Tを高くでき、エピタキシャル層(22)のばらつきに
よるhyxのばらつきを抑えられる。
ところで、P型不純物であるボロン(B)はシリコン(
Si)中より酸化膜(SiO,)中の方が拡散係数が大
であることが知られている。そのため上記第1の実施例
では分離領域り24)を形成するボロン(B)が酸化膜
(30)中に吸収されてエピタキシャル層(22)表面
における不純物濃度が不足し、そこにN型反転層が生じ
る場合がある。
Si)中より酸化膜(SiO,)中の方が拡散係数が大
であることが知られている。そのため上記第1の実施例
では分離領域り24)を形成するボロン(B)が酸化膜
(30)中に吸収されてエピタキシャル層(22)表面
における不純物濃度が不足し、そこにN型反転層が生じ
る場合がある。
第3図は斯る点を改良した本発明の第2の実施例を示す
断面図であり、その特徴とするところは、分離領域(2
4)の開口部に重畳して形成したP型の反転防止領域(
32)にある。反転防止領域(32)はエミッタ領域(
28)及びコレクタ導出領域(27)と同一拡散工程で
形成し、その開口部は分離領域〈24)の開口部よりや
や大とする。尚第3図において、第1図に示された領域
と同一の領域には同一の符号を付して説明は省略する。
断面図であり、その特徴とするところは、分離領域(2
4)の開口部に重畳して形成したP型の反転防止領域(
32)にある。反転防止領域(32)はエミッタ領域(
28)及びコレクタ導出領域(27)と同一拡散工程で
形成し、その開口部は分離領域〈24)の開口部よりや
や大とする。尚第3図において、第1図に示された領域
と同一の領域には同一の符号を付して説明は省略する。
このように形成すると、反転防止領域(32)がエピタ
キシャル層(22)表面における分離領域(24)の不
純物濃度の低下を補ってN型反転層の発生を抑え、耐圧
の劣化を防止する。尚同様のことがコレクタ導出領域〈
27)についても言える。また、コレクタ導出領域(2
7)と反転防止領域(32)とを1枚のマスクで同時に
形成するので、セルファラインによりそれらの離間距離
を約3〜4μと制御性良く縮小できる。さらに反転防止
領域(32)には、基板(21)に接地電位を印加する
だめの電極を分離領域(24)上に配置する際に、あら
かじめ分離領域(24)上にかなり厚く形成された酸化
膜(30)を除去してコンタクトホールのエツチング性
を良くする意味もある。
キシャル層(22)表面における分離領域(24)の不
純物濃度の低下を補ってN型反転層の発生を抑え、耐圧
の劣化を防止する。尚同様のことがコレクタ導出領域〈
27)についても言える。また、コレクタ導出領域(2
7)と反転防止領域(32)とを1枚のマスクで同時に
形成するので、セルファラインによりそれらの離間距離
を約3〜4μと制御性良く縮小できる。さらに反転防止
領域(32)には、基板(21)に接地電位を印加する
だめの電極を分離領域(24)上に配置する際に、あら
かじめ分離領域(24)上にかなり厚く形成された酸化
膜(30)を除去してコンタクトホールのエツチング性
を良くする意味もある。
そうして本発明による縦型PNP )−ランジスタは、
エミッタ領域(28)とコレクタ導出領域(27)及び
反転防止領域(32)をNPNトランジスタのベース拡
散工程で、ベースコンタクト領域(29)をNPNトラ
ンジスタのエミッタ拡散工程で形成することにより、一
般的なNPN トランジスタと容易に共存させることが
できる。
エミッタ領域(28)とコレクタ導出領域(27)及び
反転防止領域(32)をNPNトランジスタのベース拡
散工程で、ベースコンタクト領域(29)をNPNトラ
ンジスタのエミッタ拡散工程で形成することにより、一
般的なNPN トランジスタと容易に共存させることが
できる。
(ト)発明の詳細
な説明した如く、本発明によれば分離領域(24)を基
板(21)表面から上方向にエピタキシャル層(22)
表面に到達するまで拡散して形成したので、エピタキシ
ャル層(22)表面における分離領域(24)の表面占
有面積を縮小し、分離領域(24)とコレクタ導出領域
(27)との離間距離を縮めて集積度を大幅に向上でき
る利点を有する。またコレクタ埋込層(25)が幅広く
形成され、活性ベースの全てがベース領域(26)のみ
で形成されるので、Vct(sat)が低く、IC(m
ax)が高く、f’rが高く且っり。のばらつきが少い
特性良好な縦型PNP トランジスタを提供できる利点
を有する。
板(21)表面から上方向にエピタキシャル層(22)
表面に到達するまで拡散して形成したので、エピタキシ
ャル層(22)表面における分離領域(24)の表面占
有面積を縮小し、分離領域(24)とコレクタ導出領域
(27)との離間距離を縮めて集積度を大幅に向上でき
る利点を有する。またコレクタ埋込層(25)が幅広く
形成され、活性ベースの全てがベース領域(26)のみ
で形成されるので、Vct(sat)が低く、IC(m
ax)が高く、f’rが高く且っり。のばらつきが少い
特性良好な縦型PNP トランジスタを提供できる利点
を有する。
さらに本発明の第2の実施例によれば、分離領域(24
)表面に反転防止領域(32)を設けたので、分離領域
(24)表面におけるN型反転層の発生を抑え、耐圧の
劣化を防止できる利点を有する。また、コレクタ導出領
域(27)と反転防止領域(32)とを同時に形成する
ので、両者の離間距離をセルファラインにより制御性良
く縮小でき、しかも電極を配設する際にエツチング性が
良い利点を有する。
)表面に反転防止領域(32)を設けたので、分離領域
(24)表面におけるN型反転層の発生を抑え、耐圧の
劣化を防止できる利点を有する。また、コレクタ導出領
域(27)と反転防止領域(32)とを同時に形成する
ので、両者の離間距離をセルファラインにより制御性良
く縮小でき、しかも電極を配設する際にエツチング性が
良い利点を有する。
そうして本発明による縦型PNPトランジスタは、従来
の上下分離領域(4)の上拡散層(12)が不要になる
ので、工程を1つ省略でき、しかも一般的なNPNトラ
ンジスタと容易に共存できる利点を有する。
の上下分離領域(4)の上拡散層(12)が不要になる
ので、工程を1つ省略でき、しかも一般的なNPNトラ
ンジスタと容易に共存できる利点を有する。
第1図は本発明の第1の実施例を説明するための断面図
、第2図(イ)乃至(ニ)は本発明の製造方法を説明す
るための工程断面図、第3図は本発明の第2の実施例を
説明するための断面図、第4図は従来例を説明するため
の断面図である。 (21)はP型半導体基板、 (22)はN型エピタキ
シャル層、 (24)はP+型分離領域、 (25)は
P′″型コレクタ埋込層、(26)はN型ベース領域、
(27)はP型コレクタ埋込層域、 (32)はP型反
転防止領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図 第2図(イン 第2図(ハ) 第2図(≦) 第3図 第4図
、第2図(イ)乃至(ニ)は本発明の製造方法を説明す
るための工程断面図、第3図は本発明の第2の実施例を
説明するための断面図、第4図は従来例を説明するため
の断面図である。 (21)はP型半導体基板、 (22)はN型エピタキ
シャル層、 (24)はP+型分離領域、 (25)は
P′″型コレクタ埋込層、(26)はN型ベース領域、
(27)はP型コレクタ埋込層域、 (32)はP型反
転防止領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図 第2図(イン 第2図(ハ) 第2図(≦) 第3図 第4図
Claims (2)
- (1)一導電型半導体基板上に形成した逆導電型のエピ
タキシャル層と、前記基板表面に埋込まれた逆導電型の
埋込層と、該埋込層を囲む様に前記基板表面から上方向
へ拡散し、その最上部が前記エピタキシャル層表面に到
達する様に形成した一導電型の分離領域と、前記埋込層
に重畳して前記基板表面から前記エピタキシャル層表面
まで到達する実質的にコレクタとして動作する一導電型
のコレクタ埋込層と、前記エピタキシャル層表面の前記
コレクタ埋込層に対応した領域に形成した逆導電型のベ
ース領域と、該ベース領域表面に形成した一導電型エミ
ッタ領域及び逆導電型のベースコンタクト領域と、前記
ベース領域を囲む様に形成した一導電型のコレクタ導出
領域とを具備することを特徴とする縦型PNPトランジ
スタ。 - (2)前記分離領域開口部表面にその開口部より大きい
一導電型の反転防止領域を形成したことを特徴とする特
許請求の範囲第1項に記載の縦型PNPトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11412286A JPS62295456A (ja) | 1986-05-19 | 1986-05-19 | 縦型pnpトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11412286A JPS62295456A (ja) | 1986-05-19 | 1986-05-19 | 縦型pnpトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62295456A true JPS62295456A (ja) | 1987-12-22 |
Family
ID=14629684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11412286A Pending JPS62295456A (ja) | 1986-05-19 | 1986-05-19 | 縦型pnpトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62295456A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5177176A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Toranjisutanokozo |
JPS5455383A (en) * | 1977-10-12 | 1979-05-02 | Japan Radio Co Ltd | Semiconductor |
JPS5779658A (en) * | 1980-11-05 | 1982-05-18 | Toshiba Corp | Semiconductor integrated circuit device |
JPS60180138A (ja) * | 1984-02-27 | 1985-09-13 | Nec Corp | 半導体装置 |
-
1986
- 1986-05-19 JP JP11412286A patent/JPS62295456A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5177176A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Toranjisutanokozo |
JPS5455383A (en) * | 1977-10-12 | 1979-05-02 | Japan Radio Co Ltd | Semiconductor |
JPS5779658A (en) * | 1980-11-05 | 1982-05-18 | Toshiba Corp | Semiconductor integrated circuit device |
JPS60180138A (ja) * | 1984-02-27 | 1985-09-13 | Nec Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10270370A (ja) | 不純物の拡散方法ならびに半導体装置およびその製造方法 | |
JPS63157475A (ja) | 半導体装置及びその製造方法 | |
JPS62295456A (ja) | 縦型pnpトランジスタ | |
JPS61245573A (ja) | 半導体装置 | |
JP2884787B2 (ja) | 半導体装置 | |
JPH09283646A (ja) | 半導体集積回路 | |
JPH02137262A (ja) | 半導体集積回路およびその製造方法 | |
JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JPS62216356A (ja) | 半導体集積回路の製造方法 | |
JPS6347965A (ja) | 半導体集積回路 | |
JPH04142771A (ja) | 半導体装置及びその製造方法 | |
JPS62295434A (ja) | 半導体集積回路の接合分離構造 | |
JP2517237B2 (ja) | 半導体集積回路の製造方法 | |
JP3142301B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPS6230372A (ja) | 半導体集積回路の製造方法 | |
JP3121629B2 (ja) | 半導体装置の製造方法 | |
JPS62214662A (ja) | 縦型pnpトランジスタの製造方法 | |
JPS62216357A (ja) | 半導体集積回路の製造方法 | |
JP2001144096A (ja) | 半導体装置 | |
JPS62295449A (ja) | 半導体注入集積論理回路 | |
JPH09270470A (ja) | 半導体集積回路 | |
JPS617664A (ja) | 半導体装置およびその製造方法 | |
JPH0713969B2 (ja) | 縦型pnpトランジスタ | |
JPS6343360A (ja) | 半導体集積回路 |