JP2001144096A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001144096A JP2001144096A JP32023099A JP32023099A JP2001144096A JP 2001144096 A JP2001144096 A JP 2001144096A JP 32023099 A JP32023099 A JP 32023099A JP 32023099 A JP32023099 A JP 32023099A JP 2001144096 A JP2001144096 A JP 2001144096A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- base
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 トランジスタのベース・コレクタ間の耐圧を
安定的に十分に高めることが困難であった。 【解決手段】 第１及び第２のベース領域２、３とエミ
ッタ領域４と第１及び第２のコレクタ領域５、６ａと耐
圧向上用半導体領域（リサーフ領域）７とを有するトラ
ンジスタにおいて、第２のコレクタ領域６ａを第１のコ
レクタ領域５を介して第１のベース領域２の内周部分に
対向させ、第２のコレクタ領域６ａを第１のベース領域
２の外周部分及び耐圧向上用半導体領域（リサーフ領
域）７には対向させない。
安定的に十分に高めることが困難であった。 【解決手段】 第１及び第２のベース領域２、３とエミ
ッタ領域４と第１及び第２のコレクタ領域５、６ａと耐
圧向上用半導体領域（リサーフ領域）７とを有するトラ
ンジスタにおいて、第２のコレクタ領域６ａを第１のコ
レクタ領域５を介して第１のベース領域２の内周部分に
対向させ、第２のコレクタ領域６ａを第１のベース領域
２の外周部分及び耐圧向上用半導体領域（リサーフ領
域）７には対向させない。
Description
【０００１】
【発明の属する技術分野】本発明は、耐圧向上の効果が
安定して得られるトランジスタ等の半導体装置に関す
る。
安定して得られるトランジスタ等の半導体装置に関す
る。
【０００２】
【従来の技術】図１に示す従来のパワートランジスタの
シリコン半導体基体１は、Ｐ-型の第１のベース領域２
と、第１のベース領域２を包囲しているＰ＋型の第２の
ベース領域３と、この第２のベース領域３に包囲された
格子状又は島状のＮ+型のエミッタ領域４と、第１のベ
ース領域２に隣接しているＮ−型の第１のコレクタ領域
５と、この第１のコレクタ領域５に隣接しているＮ+型
の第２のコレクタ領域６と、Ｐ−型の耐圧向上用半導体
領域７と、Ｎ＋型の空乏層阻止用半導体領域８とを有す
る。第１及び第２のベ−ス領域２及び３とエミッタ領域
４と耐圧向上用半導体領域７と空乏層阻止用半導体領域
８とは、半導体基体１の一方の主面９に露出するように
配置されている。Ｐ−型の耐圧向上用半導体領域７は、
一般にリサ−フ領域と呼ばれるものであって、第２のベ
−ス領域３と同一の導電型を有し且つ第２のベ−ス領域
３よりも低い平均不純物濃度を有し且つ平面的に見て第
１のベ−ス領域２に隣接し且つこれを包囲するように配
置され且つ第１のベ−ス領域２よりも浅く形成されてい
る。Ｎ＋型の空乏層阻止用半導体領域８は平面的に見て
耐圧向上用半導体領域７を包囲するように配置されてい
る。半導体基体１の一方の主面９上に例えばシリコン酸
化膜から成る絶縁膜１０が選択的に形成されている。ベ
ース電極１１は第１及び第２のベース領域２、３に電気
的に接続されている。エミッタ電極１２はエミッタ領域
４に電気的に接続されている。コレクタ電極１３は半導
体基体１の他方の主面１４において第２のコレクタ領域
６に電気的に接続されている。金属から成るフィールド
プレート電極１５はベース電極１１を包囲するように絶
縁膜１０上に形成されている。従って、フィールドプレ
ート電極１５をベース電極延長部分と呼ぶこともでき
る。
シリコン半導体基体１は、Ｐ-型の第１のベース領域２
と、第１のベース領域２を包囲しているＰ＋型の第２の
ベース領域３と、この第２のベース領域３に包囲された
格子状又は島状のＮ+型のエミッタ領域４と、第１のベ
ース領域２に隣接しているＮ−型の第１のコレクタ領域
５と、この第１のコレクタ領域５に隣接しているＮ+型
の第２のコレクタ領域６と、Ｐ−型の耐圧向上用半導体
領域７と、Ｎ＋型の空乏層阻止用半導体領域８とを有す
る。第１及び第２のベ−ス領域２及び３とエミッタ領域
４と耐圧向上用半導体領域７と空乏層阻止用半導体領域
８とは、半導体基体１の一方の主面９に露出するように
配置されている。Ｐ−型の耐圧向上用半導体領域７は、
一般にリサ−フ領域と呼ばれるものであって、第２のベ
−ス領域３と同一の導電型を有し且つ第２のベ−ス領域
３よりも低い平均不純物濃度を有し且つ平面的に見て第
１のベ−ス領域２に隣接し且つこれを包囲するように配
置され且つ第１のベ−ス領域２よりも浅く形成されてい
る。Ｎ＋型の空乏層阻止用半導体領域８は平面的に見て
耐圧向上用半導体領域７を包囲するように配置されてい
る。半導体基体１の一方の主面９上に例えばシリコン酸
化膜から成る絶縁膜１０が選択的に形成されている。ベ
ース電極１１は第１及び第２のベース領域２、３に電気
的に接続されている。エミッタ電極１２はエミッタ領域
４に電気的に接続されている。コレクタ電極１３は半導
体基体１の他方の主面１４において第２のコレクタ領域
６に電気的に接続されている。金属から成るフィールド
プレート電極１５はベース電極１１を包囲するように絶
縁膜１０上に形成されている。従って、フィールドプレ
ート電極１５をベース電極延長部分と呼ぶこともでき
る。
【０００３】図１のトランジスタの動作時には、ベース
・コレクタ間のＰＮ接合１６が逆バイアス状態となる。
耐圧向上用半導体領域７は、第１のベース領域２に隣接
し且つこれと同一導電型を有しているので、ベース・コ
レクタ間のＰＮ接合１６に逆方向電圧が印加されている
時には、耐圧向上用半導体領域７のＰＮ接合１７も逆バ
イアス状態となる。２つのＰＮ接合１６、１７は連続し
ているので、２つのＰＮ接合に基づく空乏層も連続して
生じる。また、耐圧向上用半導体領域７のＰＮ接合１７
に対する逆バイアス電圧は半導体基体１の周辺側に進む
に従って低くなる。この結果、ベース領域２の外周側に
おいて空乏層がなだらかに変化し、ベース・コレクタ間
の耐圧が向上する。従って、半導体基体１の周辺領域に
おいて空乏層がなだらかに変化し、ベース・コレクタ間
の耐圧が向上する。
・コレクタ間のＰＮ接合１６が逆バイアス状態となる。
耐圧向上用半導体領域７は、第１のベース領域２に隣接
し且つこれと同一導電型を有しているので、ベース・コ
レクタ間のＰＮ接合１６に逆方向電圧が印加されている
時には、耐圧向上用半導体領域７のＰＮ接合１７も逆バ
イアス状態となる。２つのＰＮ接合１６、１７は連続し
ているので、２つのＰＮ接合に基づく空乏層も連続して
生じる。また、耐圧向上用半導体領域７のＰＮ接合１７
に対する逆バイアス電圧は半導体基体１の周辺側に進む
に従って低くなる。この結果、ベース領域２の外周側に
おいて空乏層がなだらかに変化し、ベース・コレクタ間
の耐圧が向上する。従って、半導体基体１の周辺領域に
おいて空乏層がなだらかに変化し、ベース・コレクタ間
の耐圧が向上する。
【０００４】
【発明が解決しようとする課題】しかし、耐圧向上用半
導体領域７を設けても耐圧向上効果を安定して十分に得
られないことがある。即ち、ベース・コレクタ間のＰＮ
接合１６に逆方向電圧が印加されている時に、耐圧向上
用半導体領域７のＰＮ接合１７に基づいてＮ−型の第１
のコレクタ領域５側に広がる空乏層がＮ＋型コレクタ領
域６に到達（リーチスルー）し、空乏層の半導体基体１
の周辺方向への延びが制限され、空乏層による電界緩和
効果が十分に得られないことがある。
導体領域７を設けても耐圧向上効果を安定して十分に得
られないことがある。即ち、ベース・コレクタ間のＰＮ
接合１６に逆方向電圧が印加されている時に、耐圧向上
用半導体領域７のＰＮ接合１７に基づいてＮ−型の第１
のコレクタ領域５側に広がる空乏層がＮ＋型コレクタ領
域６に到達（リーチスルー）し、空乏層の半導体基体１
の周辺方向への延びが制限され、空乏層による電界緩和
効果が十分に得られないことがある。
【０００５】そこで、本発明の目的は、耐圧向上効果が
安定して得られるトランジスタ等の半導体装置を提供す
ることにある。
安定して得られるトランジスタ等の半導体装置を提供す
ることにある。
【０００６】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、少なくとも第１導電型
の第１の半導体領域（例えばＮ-型の第１のコレクタ領
域５又は第１のカソ−ド領域５´）と前記第１導電型と
反対の第２導電型の第２の半導体領域（例えば第１のベ
−ス領域２又は第１のアノ−ド領域２´）と第１導電型
の第３の半導体領域（例えばＮ+型の第２のコレクタ領
域６ａ又は第２のカソ−ド領域６ａ´）と第２導電型の
耐圧向上用半導体領域とを備えた半導体基体と、絶縁膜
と、少なくとも第１及び第２の電極とを有し、前記第２
の半導体領域は前記半導体基体の一方の主面に露出する
ように配置され、前記耐圧向上用半導体領域は前記半導
体基体の一方の主面において前記第２の半導体領域を囲
むように配置され且つ前記半導体基体の一方の主面から
の深さが前記第２の半導体領域よりも浅くなるように形
成され、前記第３の半導体領域は前記第１の半導体領域
の不純物濃度よりも高い不純物濃度を有し且つ前記第１
の半導体領域と前記半導体基体の他方の主面との間に配
置され、前記絶縁膜は前記半導体基体の一方の主面にお
いて前記耐圧向上用半導体領域の少なくとも一部を覆う
ように配置され、前記第１の電極は前記半導体基体の一
方の主面において前記第２の半導体領域に直接に、又は
別の半導体領域を介して接続され、前記第２の電極は前
記半導体基体の他方の主面に配置され且つ前記第３の半
導体領域に直接に、又は別の半導体領域を介して接続さ
れている半導体装置において、前記第３の半導体領域の
外周縁が平面的に見て前記第２の半導体領域の外周縁に
一致するように又は前記外周縁よりも内側になるように
前記第３の半導体領域が配置されている半導体装置に係
わるものである。
目的を達成するための本発明は、少なくとも第１導電型
の第１の半導体領域（例えばＮ-型の第１のコレクタ領
域５又は第１のカソ−ド領域５´）と前記第１導電型と
反対の第２導電型の第２の半導体領域（例えば第１のベ
−ス領域２又は第１のアノ−ド領域２´）と第１導電型
の第３の半導体領域（例えばＮ+型の第２のコレクタ領
域６ａ又は第２のカソ−ド領域６ａ´）と第２導電型の
耐圧向上用半導体領域とを備えた半導体基体と、絶縁膜
と、少なくとも第１及び第２の電極とを有し、前記第２
の半導体領域は前記半導体基体の一方の主面に露出する
ように配置され、前記耐圧向上用半導体領域は前記半導
体基体の一方の主面において前記第２の半導体領域を囲
むように配置され且つ前記半導体基体の一方の主面から
の深さが前記第２の半導体領域よりも浅くなるように形
成され、前記第３の半導体領域は前記第１の半導体領域
の不純物濃度よりも高い不純物濃度を有し且つ前記第１
の半導体領域と前記半導体基体の他方の主面との間に配
置され、前記絶縁膜は前記半導体基体の一方の主面にお
いて前記耐圧向上用半導体領域の少なくとも一部を覆う
ように配置され、前記第１の電極は前記半導体基体の一
方の主面において前記第２の半導体領域に直接に、又は
別の半導体領域を介して接続され、前記第２の電極は前
記半導体基体の他方の主面に配置され且つ前記第３の半
導体領域に直接に、又は別の半導体領域を介して接続さ
れている半導体装置において、前記第３の半導体領域の
外周縁が平面的に見て前記第２の半導体領域の外周縁に
一致するように又は前記外周縁よりも内側になるように
前記第３の半導体領域が配置されている半導体装置に係
わるものである。
【０００７】なお、半導体基体の周辺領域における空乏
層の広がりを一層なだらかにするために、請求項２に示
すように第２の半導体領域（例えば第１のベース領域２
又は第１のアノード領域２´）に囲まれる第４の半導体
領域（例えば第２のベース領域３又は第２のアノード領
域３´）を設けることができる。この場合、第４の半導
体領域の不純物濃度は第２の半導体領域のそれよりも高
くする。また、第２及び第４の半導体領域を同一導電型
にする。また、請求項３に示すように第３の半導体領域
と基体の他方の主面との間に第５の半導体領域（例えば
第３のコレクタ領域３０）を設けることができる。ま
た、請求項４に示すように第３の半導体領域（例えば第
２のコレクタ領域６）の囲りに第６の半導体領域（例え
ば第３のコレクタ領域３０ａ）を設けることができる。
また、請求項５に示すようにトランジスタを構成するこ
とが望ましい。また、請求項６に示すように第１及び第
２のベ−ス領域を設けることが望ましい。
層の広がりを一層なだらかにするために、請求項２に示
すように第２の半導体領域（例えば第１のベース領域２
又は第１のアノード領域２´）に囲まれる第４の半導体
領域（例えば第２のベース領域３又は第２のアノード領
域３´）を設けることができる。この場合、第４の半導
体領域の不純物濃度は第２の半導体領域のそれよりも高
くする。また、第２及び第４の半導体領域を同一導電型
にする。また、請求項３に示すように第３の半導体領域
と基体の他方の主面との間に第５の半導体領域（例えば
第３のコレクタ領域３０）を設けることができる。ま
た、請求項４に示すように第３の半導体領域（例えば第
２のコレクタ領域６）の囲りに第６の半導体領域（例え
ば第３のコレクタ領域３０ａ）を設けることができる。
また、請求項５に示すようにトランジスタを構成するこ
とが望ましい。また、請求項６に示すように第１及び第
２のベ−ス領域を設けることが望ましい。
【０００８】
【発明の効果】請求項１〜４の発明によれば、第３の半
導体領域を耐圧向上用半導体領域に対向させないので、
耐圧向上用半導体領域に隣接している第１の半導体領域
において半導体基体の周辺方向に空乏層を良好に広げる
ことができ耐圧向上を図ることができる。また請求項２
の発明によれば、半導体基体の周辺方向に向って不純物
濃度が多段階に変化するので、空乏層が一層なだらかに
変化する。また、請求項５及び６の発明のトランジスタ
においても請求項１の発明と同一の効果を得ることがで
きる。
導体領域を耐圧向上用半導体領域に対向させないので、
耐圧向上用半導体領域に隣接している第１の半導体領域
において半導体基体の周辺方向に空乏層を良好に広げる
ことができ耐圧向上を図ることができる。また請求項２
の発明によれば、半導体基体の周辺方向に向って不純物
濃度が多段階に変化するので、空乏層が一層なだらかに
変化する。また、請求項５及び６の発明のトランジスタ
においても請求項１の発明と同一の効果を得ることがで
きる。
【０００９】
【実施形態及び実施例】次に、図２〜図６を参照して本
発明の実施形態及び実施例を説明する。但し、図２〜図
６において図１と実質的に同一の部分には同一の符号を
付してその説明を省略する。
発明の実施形態及び実施例を説明する。但し、図２〜図
６において図１と実質的に同一の部分には同一の符号を
付してその説明を省略する。
【００１０】
【第１の実施例】図２に示す第１の実施例のトランジス
タは、第３の半導体領域としての図１の第２のコレクタ
領域６のパタ−ンを第２のコレクタ領域６ａに変形した
他は、図１と実質的に同一に構成したものである。図２
の第２のコレクタ領域６ａは、平面的に見て、即ち半導
体基体１の主面８に対して垂直な方向から見てこの外縁
１８が第２のベ−ス領域３の外周縁１９にほぼ一致する
ようなパタ−ンを有する。即ち、第３の半導体領域とし
ての第２のコレクタ領域６ａの外周縁１８及び第４の半
導体領域としての第２のベース領域３の外周縁１９は図
２のＢで示す位置にほぼ一致している。第２のコレクタ
領域６ａの外周縁１８は平面的に見て第２の半導体領域
としての第１のベース領域２の外周縁２０とエミッタ領
域４の最外周縁２１との間即ち図２のＡとＣとの間に位
置することが好ましく、図２に示すように第２のベース
領域３の外周縁１９にほぼ一致することが最も好まし
い。第２のコレクタ領域６ａが限定的に形成されている
ので、半導体基体１の他方の主面１４に第１の半導体領
域としての第１のコレクタ領域５が露出し、これがコレ
クタ電極１３に接続されている。耐圧向上用半導体領域
７とコレクタ電極１３との間には第１のコレクタ領域５
が介在し、第１のコレクタ領域５よりも不純物濃度の高
い第２のコレクタ領域６ａは介在していない。また、第
２のベース領域３の外周縁１９よりも外側の部分は第２
のコレクタ領域６ａを介さないでコレクタ電極１３に対
向している。第１のベース領域２よりも浅く形成されて
いる耐圧向上用半導体領域７と第２のコレクタ領域６ａ
との最短距離Ｌ2 は、第１のベース領域２と第２のコレ
クタ領域６ａとの最短距離Ｌ1 よりも長い。また、耐圧
向上用半導体領域７とコレクタ電極１３との最短距離Ｌ
3 は第１のベース領域２と第２のコレクタ領域６ａとの
最短距離Ｌ1 よりも長い。
タは、第３の半導体領域としての図１の第２のコレクタ
領域６のパタ−ンを第２のコレクタ領域６ａに変形した
他は、図１と実質的に同一に構成したものである。図２
の第２のコレクタ領域６ａは、平面的に見て、即ち半導
体基体１の主面８に対して垂直な方向から見てこの外縁
１８が第２のベ−ス領域３の外周縁１９にほぼ一致する
ようなパタ−ンを有する。即ち、第３の半導体領域とし
ての第２のコレクタ領域６ａの外周縁１８及び第４の半
導体領域としての第２のベース領域３の外周縁１９は図
２のＢで示す位置にほぼ一致している。第２のコレクタ
領域６ａの外周縁１８は平面的に見て第２の半導体領域
としての第１のベース領域２の外周縁２０とエミッタ領
域４の最外周縁２１との間即ち図２のＡとＣとの間に位
置することが好ましく、図２に示すように第２のベース
領域３の外周縁１９にほぼ一致することが最も好まし
い。第２のコレクタ領域６ａが限定的に形成されている
ので、半導体基体１の他方の主面１４に第１の半導体領
域としての第１のコレクタ領域５が露出し、これがコレ
クタ電極１３に接続されている。耐圧向上用半導体領域
７とコレクタ電極１３との間には第１のコレクタ領域５
が介在し、第１のコレクタ領域５よりも不純物濃度の高
い第２のコレクタ領域６ａは介在していない。また、第
２のベース領域３の外周縁１９よりも外側の部分は第２
のコレクタ領域６ａを介さないでコレクタ電極１３に対
向している。第１のベース領域２よりも浅く形成されて
いる耐圧向上用半導体領域７と第２のコレクタ領域６ａ
との最短距離Ｌ2 は、第１のベース領域２と第２のコレ
クタ領域６ａとの最短距離Ｌ1 よりも長い。また、耐圧
向上用半導体領域７とコレクタ電極１３との最短距離Ｌ
3 は第１のベース領域２と第２のコレクタ領域６ａとの
最短距離Ｌ1 よりも長い。
【００１１】第１のベース領域２の平均不純物濃度は例
えば、０．１×１０16ｃｍ-3である。第１のベース領域
２よりも不純物濃度が高い第２のベース領域３の平均不
純物濃度は１×１０18ｃｍ-3である。第１のコレクタ領
域５の平均不純物濃度は１×１０14ｃｍ-3である。第２
のコレクタ領域６ａの平均不純物濃度は１×１０20ｃｍ
-3である。耐圧向上用半導体領域７の平均不純物濃度は
５×１０14ｃｍ-3である。
えば、０．１×１０16ｃｍ-3である。第１のベース領域
２よりも不純物濃度が高い第２のベース領域３の平均不
純物濃度は１×１０18ｃｍ-3である。第１のコレクタ領
域５の平均不純物濃度は１×１０14ｃｍ-3である。第２
のコレクタ領域６ａの平均不純物濃度は１×１０20ｃｍ
-3である。耐圧向上用半導体領域７の平均不純物濃度は
５×１０14ｃｍ-3である。
【００１２】第１のベース領域２を環状に囲んでいる耐
圧向上用半導体領域７は、周知のイオン注入技術又は不
純物拡散技術で形成することができる。不純物拡散技術
で形成する時には半導体基体１の耐圧向上用半導体領域
７の形成予定領域の表面上にシリコン酸化膜等の不純物
拡散抑制マスクを設け、第１のベース領域２の形成予定
領域の表面には不純物拡散抑制マスクを設けないで例え
ばアルミニウムから成るＰ型不純物を第１のコレクタ領
域５の中に拡散する。これにより、不純物拡散抑制マス
クを設けたところには浅いＰ−型拡散領域から成る耐圧
向上用半導体領域１７が得られ、不純物拡散抑制マスク
を設けないところには、深いＰ−型拡散領域から成る第
１のベース領域２が得られる。
圧向上用半導体領域７は、周知のイオン注入技術又は不
純物拡散技術で形成することができる。不純物拡散技術
で形成する時には半導体基体１の耐圧向上用半導体領域
７の形成予定領域の表面上にシリコン酸化膜等の不純物
拡散抑制マスクを設け、第１のベース領域２の形成予定
領域の表面には不純物拡散抑制マスクを設けないで例え
ばアルミニウムから成るＰ型不純物を第１のコレクタ領
域５の中に拡散する。これにより、不純物拡散抑制マス
クを設けたところには浅いＰ−型拡散領域から成る耐圧
向上用半導体領域１７が得られ、不純物拡散抑制マスク
を設けないところには、深いＰ−型拡散領域から成る第
１のベース領域２が得られる。
【００１３】図２のトランジスタの第１のベース領域２
と第１のコレクタ領域５の間に形成されるＰＮ接合１６
を逆バイアスする方向の電圧がベース電極１１とコレク
タ電極１３とに印加されると、ＰＮ接合１６から空乏層
が広がるのみでなく、耐圧向上用半導体領域７と第１の
コレクタ領域５との間のＰＮ接合１７からも空乏層が広
がる。第１のベース領域２の外周縁２０の下側及び耐圧
向上用半導体領域７の下側には第２のコレクタ領域６ａ
が存在しないために第２のコレクタ領域６ａに制限され
ずに空乏層が半導体基体１の外周方向に良好に延びる。
また、第１のベース領域２の図２のＢＣ間に示すように
外周方向に延びている部分が空乏層の外周方向への延び
を助ける。この結果、第１のベース領域２の外周縁２０
の近傍においてなだらかに変化する空乏層が得られ、第
１のベース領域２の外周縁２０近傍における電界集中を
緩和することができ、ＰＮ接合１６の耐圧を安定的に高
めることができる。なお、耐圧向上用半導体領域７及び
第１のベ−ス領域２の上に絶縁膜１０を介してフィール
ドプレート１５が設けられているので、フィールドプレ
ート１５に基づく耐圧向上効果も得られる。
と第１のコレクタ領域５の間に形成されるＰＮ接合１６
を逆バイアスする方向の電圧がベース電極１１とコレク
タ電極１３とに印加されると、ＰＮ接合１６から空乏層
が広がるのみでなく、耐圧向上用半導体領域７と第１の
コレクタ領域５との間のＰＮ接合１７からも空乏層が広
がる。第１のベース領域２の外周縁２０の下側及び耐圧
向上用半導体領域７の下側には第２のコレクタ領域６ａ
が存在しないために第２のコレクタ領域６ａに制限され
ずに空乏層が半導体基体１の外周方向に良好に延びる。
また、第１のベース領域２の図２のＢＣ間に示すように
外周方向に延びている部分が空乏層の外周方向への延び
を助ける。この結果、第１のベース領域２の外周縁２０
の近傍においてなだらかに変化する空乏層が得られ、第
１のベース領域２の外周縁２０近傍における電界集中を
緩和することができ、ＰＮ接合１６の耐圧を安定的に高
めることができる。なお、耐圧向上用半導体領域７及び
第１のベ−ス領域２の上に絶縁膜１０を介してフィール
ドプレート１５が設けられているので、フィールドプレ
ート１５に基づく耐圧向上効果も得られる。
【００１４】
【第２の実施例】次に、図４を参照して第２の実施例の
トランジスタを説明する。但し、図４及び後述する図５
と図６において図２と実質的に同一の部分には同一の符
号を付してその説明を省略する。図４のトランジスタ
は、図２のトランジスタに第４の半導体領域としての第
３のコレクタ領域３０を付加した他は図２と実質的に同
一に構成したものである。図４の第３のコレクタ領域３
０は例えば拡散定数が低いアンチモンを不純物として含
み且つ１〜３×１０１８ｃｍ−３程度の不純物濃度を有
するＮ型半導体領域であり、エピタキシャル成長の基板
領域である。従って、第３のコレクタ領域３０の下面全
部が半導体基体１の下面１４となっている。Ｎ＋型の第
２のコレクタ領域６ｂは第１及び第３のコレクタ領域
５、３０に挟まれた状態即ち埋め込まれた状態に形成さ
れており、第１の実施例と同様に第２のベース領域３に
対向するように配置されている。この第２のコレクタ領
域６ｂは拡散定数が第３のコレクタ領域３０の不純物よ
りも高い例えばリンを不純物拡散することによって得た
Ｎ ＋型半導体領域であり、第１及び第３のコレクタ領域
５、３０よりも高い１×１０１９ｃｍ−３程度の不純物
濃度を有する。なお、第２のコレクタ領域６ｂは第３の
コレクタ領域３０に例えばリンを選択的に拡散し、この
上にＮ−型半導体のエピタキシャル成長層を形成し、加
熱処理することによって得られる。図４の第１のコレク
タ領域５の不純物濃度は例えば５×１０１８ｃｍ−３で
ある。図４のトランジスタにおいても、第２のコレクタ
領域６ｂと第１のベース領域２及び耐圧向上用半導体領
域７との関係が図２のトランジスタと同様であるので、
第２の実施例によっても第１の実施例と同一の効果が得
られる。
トランジスタを説明する。但し、図４及び後述する図５
と図６において図２と実質的に同一の部分には同一の符
号を付してその説明を省略する。図４のトランジスタ
は、図２のトランジスタに第４の半導体領域としての第
３のコレクタ領域３０を付加した他は図２と実質的に同
一に構成したものである。図４の第３のコレクタ領域３
０は例えば拡散定数が低いアンチモンを不純物として含
み且つ１〜３×１０１８ｃｍ−３程度の不純物濃度を有
するＮ型半導体領域であり、エピタキシャル成長の基板
領域である。従って、第３のコレクタ領域３０の下面全
部が半導体基体１の下面１４となっている。Ｎ＋型の第
２のコレクタ領域６ｂは第１及び第３のコレクタ領域
５、３０に挟まれた状態即ち埋め込まれた状態に形成さ
れており、第１の実施例と同様に第２のベース領域３に
対向するように配置されている。この第２のコレクタ領
域６ｂは拡散定数が第３のコレクタ領域３０の不純物よ
りも高い例えばリンを不純物拡散することによって得た
Ｎ ＋型半導体領域であり、第１及び第３のコレクタ領域
５、３０よりも高い１×１０１９ｃｍ−３程度の不純物
濃度を有する。なお、第２のコレクタ領域６ｂは第３の
コレクタ領域３０に例えばリンを選択的に拡散し、この
上にＮ−型半導体のエピタキシャル成長層を形成し、加
熱処理することによって得られる。図４の第１のコレク
タ領域５の不純物濃度は例えば５×１０１８ｃｍ−３で
ある。図４のトランジスタにおいても、第２のコレクタ
領域６ｂと第１のベース領域２及び耐圧向上用半導体領
域７との関係が図２のトランジスタと同様であるので、
第２の実施例によっても第１の実施例と同一の効果が得
られる。
【００１５】
【第３の実施例】図５に示す第３の実施例のトランジス
タは図２の第１の実施例のトランジスタに第４の半導体
領域としてのＮ＋型の第３のコレクタ領域３０ａを付加
した他は図２と同一に構成したものである。第３のコレ
クタ領域３０ａは基体１の下面１４において第２のコレ
クタ領域６ａを囲むように配置され、第２のコレクタ領
域６ａと共にコレクタ電極１３に接続されている。この
第３のコレクタ領域３０ａは第２のコレクタ領域６ａと
ほぼ同一の不純物濃度を有し、下面１４から第２のコレ
クタ領域６ａよりも十分に浅く不純物を拡散した領域で
ある。この結果、第１のベース領域２及び耐圧向上用半
導体領域７と第３のコレクタ領域３０ａとの間隔Ｌ3´
は十分に大きい。従って、第３のコレクタ領域３０ａは
空乏層の広がりを妨害しない。第３の実施例の第１のベ
ース領域２及び耐圧向上用半導体領域７と第２のコレク
タ領域６ａとの関係は第１の実施例と同一であるので、
第３の実施例によっても第１の実施例と同一の効果を得
ることができる。
タは図２の第１の実施例のトランジスタに第４の半導体
領域としてのＮ＋型の第３のコレクタ領域３０ａを付加
した他は図２と同一に構成したものである。第３のコレ
クタ領域３０ａは基体１の下面１４において第２のコレ
クタ領域６ａを囲むように配置され、第２のコレクタ領
域６ａと共にコレクタ電極１３に接続されている。この
第３のコレクタ領域３０ａは第２のコレクタ領域６ａと
ほぼ同一の不純物濃度を有し、下面１４から第２のコレ
クタ領域６ａよりも十分に浅く不純物を拡散した領域で
ある。この結果、第１のベース領域２及び耐圧向上用半
導体領域７と第３のコレクタ領域３０ａとの間隔Ｌ3´
は十分に大きい。従って、第３のコレクタ領域３０ａは
空乏層の広がりを妨害しない。第３の実施例の第１のベ
ース領域２及び耐圧向上用半導体領域７と第２のコレク
タ領域６ａとの関係は第１の実施例と同一であるので、
第３の実施例によっても第１の実施例と同一の効果を得
ることができる。
【００１６】
【第４の実施例】図６の第４の実施例に示すダイオード
は、第１の実施例のトランジスタからエミッタ領域４及
びエミッタ電極１２を除去し、アノード電極（第１の電
極）１１ａと、カソード電極（第２の電極）１３ａとを
設けたものに相当する。図６において図２と同一の部分
には同一の符号が付され、トランジスタとダイオードの
相違に関係する部分の符号にはダッシュが付されてい
る。従って、図６の領域２´、３´、５´、６ａ´は図
１の領域２、３、５、６ａに対応し、図２と同一に形成
されている。アノード電極１１ａはＰ＋型領域３´に接
続されている。カソード電極１３ａは基体１の下面１４
においてＮ＋型領域６ａ´及びＮ−型領域５´に接続さ
れている。
は、第１の実施例のトランジスタからエミッタ領域４及
びエミッタ電極１２を除去し、アノード電極（第１の電
極）１１ａと、カソード電極（第２の電極）１３ａとを
設けたものに相当する。図６において図２と同一の部分
には同一の符号が付され、トランジスタとダイオードの
相違に関係する部分の符号にはダッシュが付されてい
る。従って、図６の領域２´、３´、５´、６ａ´は図
１の領域２、３、５、６ａに対応し、図２と同一に形成
されている。アノード電極１１ａはＰ＋型領域３´に接
続されている。カソード電極１３ａは基体１の下面１４
においてＮ＋型領域６ａ´及びＮ−型領域５´に接続さ
れている。
【００１７】図６のダイオードにおいても、耐圧向上用
半導体領域７とＮ＋ 型の第２のカソード領域６ａ´と
の関係は第１の実施例の耐圧向上用半導体領域７と第２
のコレクタ領域６ａとの関係と同一であるので第４の実
施例によっても第１の実施例と同様な効果が得られる。
半導体領域７とＮ＋ 型の第２のカソード領域６ａ´と
の関係は第１の実施例の耐圧向上用半導体領域７と第２
のコレクタ領域６ａとの関係と同一であるので第４の実
施例によっても第１の実施例と同様な効果が得られる。
【００１８】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図６のダイオードにおいても図４の第３のコレ
クタ領域３０ａに相当するもの、又は図６で破線で示す
位置に図５の第３のコレクタ領域３０ａに相当するもの
を設けることができる。 （２） ベース領域を第１及び第２のベース領域２、３
に分けないで、両者を合わせたパターンを有する１つの
ベース領域を設けることができる。また、図６のダイオ
ードにおいても第１及び第２のアノード領域２´、３´
を合わせたパターンの１つのアノード領域を設けること
ができる。
く、例えば次の変形が可能なものである。 （１） 図６のダイオードにおいても図４の第３のコレ
クタ領域３０ａに相当するもの、又は図６で破線で示す
位置に図５の第３のコレクタ領域３０ａに相当するもの
を設けることができる。 （２） ベース領域を第１及び第２のベース領域２、３
に分けないで、両者を合わせたパターンを有する１つの
ベース領域を設けることができる。また、図６のダイオ
ードにおいても第１及び第２のアノード領域２´、３´
を合わせたパターンの１つのアノード領域を設けること
ができる。
【図１】従来のトランジスタを示す断面図である。
【図２】本発明の第１の実施例のトランジスタを示す断
面図である。
面図である。
【図３】図２の半導体基体の平面図である。
【図４】第２の実施例のトランジスタを示す断面図であ
る。
る。
【図５】第３の実施例のトランジスタを示す断面図であ
る。
る。
【図６】第４の実施例のダイオ−ドを示す断面図であ
る。
る。
２ 第１のベース領域 ３ 第２のベース領域 ４ エミッタ領域 ５ 第１のコレクタ領域 ６ 第２のコレクタ領域 １７ 耐圧向上用半導体領域
Claims (6)
- 【請求項１】 少なくとも第１導電型の第１の半導体領
域と前記第１導電型と反対の第２導電型の第２の半導体
領域と第１導電型の第３の半導体領域と第２導電型の耐
圧向上用半導体領域とを備えた半導体基体と、絶縁膜
と、少なくとも第１及び第２の電極とを有し、 前記第２の半導体領域は前記半導体基体の一方の主面に
露出するように配置され、 前記耐圧向上用半導体領域は前記半導体基体の一方の主
面において前記第２の半導体領域を囲むように配置され
且つ前記半導体基体の一方の主面からの深さが前記第２
の半導体領域よりも浅くなるように形成され、 前記第３の半導体領域は前記第１の半導体領域の不純物
濃度よりも高い不純物濃度を有し且つ前記第１の半導体
領域と前記半導体基体の他方の主面との間に配置され、 前記絶縁膜は前記半導体基体の一方の主面において前記
耐圧向上用半導体領域の少なくとも一部を覆うように配
置され、 前記第１の電極は前記半導体基体の一方の主面において
前記第２の半導体領域に直接に、又は別の半導体領域を
介して接続され、 前記第２の電極は前記半導体基体の他方の主面に配置さ
れ且つ前記第３の半導体領域に直接に、又は別の半導体
領域を介して接続されている半導体装置において、 前記第３の半導体領域の外周縁が平面的に見て前記第２
の半導体領域の外周縁に一致するように又は前記外周縁
よりも内側になるように前記第３の半導体領域が配置さ
れていることを特徴とする半導体装置。 - 【請求項２】 更に、前記第２の半導体領域の中に島状
に第４の半導体領域を有し、前記第４の半導体領域は前
記第２の半導体領域と同一の第２導電型を有し且つ前記
耐圧向上用半導体領域及び第２の半導体領域の平均不純
物濃度よりも高い平均不純物濃度を有し、前記第３の半
導体領域の外周縁が平面的に見て前記第４の半導体領域
の外周縁に一致するように又はこの外周縁よりも内側に
なるように前記第３の半導体領域が配置され、前記第１
の電極は前記第４の半導体領域に接続されていることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 更に、前記第３の半導体領域と前記半導
体基体の他方の主面との間に第１導電型の第５の半導体
領域を有し、前記第２の電極は前記第５の半導体領域に
接続されていることを特徴とする請求項１又は２記載の
半導体装置。 - 【請求項４】 更に、第１導電型の第６の半導体領域を
有し、この第６の半導体領域は前記半導体基体の他方の
主面において前記第３の半導体領域を囲むように配置さ
れ、 前記半導体基体の一方の主面から前記第６の半導体領域
までの最短距離が前記一方の主面から前記第３の半導体
領域までの最短距離よりも長いことを特徴とする請求項
１又は２記載の半導体装置。 - 【請求項５】 エミッタ領域とベース領域と第１のコレ
クタ領域とこの第１のコレクタ領域の不純物濃度よりも
高い不純物濃度を有している第２のコレクタ領域と耐圧
向上用半導体領域とを備えた半導体基体と、絶縁膜と、
エミッタ電極と、ベース電極と、コレクタ電極とを有
し、 前記ベース領域はその一部が前記半導体基体の一方の主
面に露出するように配置され、前記耐圧向上用半導体領
域は前記ベース領域と同一の導電型を有し且つ前記半導
体基体の一方の主面において前記ベース領域を囲むよう
に配置され且つ前記半導体基体の一方の主面からの深さ
が前記ベース領域よりも浅くなるように形成され、前記
第１のコレクタ領域は前記ベース領域及び前記耐圧向上
用半導体領域に隣接配置され、 前記エミッタ領域は前記ベース領域の中に島状に配置さ
れ且つ前記半導体基体の一方の主面に露出し、 前記第２のコレクタ領域は前記第１のコレクタ領域と前
記半導体基体の他方の主面との間に配置され、 前記絶縁膜は前記半導体基体の一方の主面において前記
耐圧向上用半導体領域の少なくとも一部を覆うように配
置され、 前記エミッタ電極は前記エミッタ領域に電気的に接続さ
れ、 前記ベース電極は前記ベース領域に電気的に接続され、 前記コレクタ電極は前記半導体基体の他方の主面に配置
され且つ前記第２のコレクタ電極に直接に又は別の半導
体領域を介して接続されたトランジスタから成る半導体
装置であって、 前記第２のコレクタ領域が平面的に見て前記ベース領域
の外周縁よりも内側に配置されていることを特徴とする
半導体装置。 - 【請求項６】 前記ベース領域は不純物濃度が低い第１
のベース領域と不純物濃度が前記第１のベース領域より
も高く且つ前記第１のベース領域と前記半導体基体の一
方の主面との間に配置されている第２のベース領域とを
有している請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32023099A JP2001144096A (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32023099A JP2001144096A (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144096A true JP2001144096A (ja) | 2001-05-25 |
Family
ID=18119189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32023099A Pending JP2001144096A (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144096A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087510A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | ロバスト半導体デバイス |
| US7973363B2 (en) | 2007-11-07 | 2011-07-05 | Toyota Jidosha Kabushiki Kaisha | IGBT semiconductor device |
-
1999
- 1999-11-10 JP JP32023099A patent/JP2001144096A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7973363B2 (en) | 2007-11-07 | 2011-07-05 | Toyota Jidosha Kabushiki Kaisha | IGBT semiconductor device |
| JP2010087510A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | ロバスト半導体デバイス |
| US8828810B2 (en) | 2008-09-30 | 2014-09-09 | Infineon Technologies Austria Ag | Method of producing a semiconductor including two differently doped semiconductor zones |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766239B2 (ja) | 高耐圧半導体装置 | |
| JP2005501408A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| US6476458B2 (en) | Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element | |
| US10923571B2 (en) | Semiconductor device suppressing electric field concentration and method for manufacturing | |
| JP2003174169A (ja) | 半導体装置 | |
| JP3221489B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US6703665B1 (en) | Transistor | |
| JP4794545B2 (ja) | 半導体装置 | |
| JP4122113B2 (ja) | 高破壊耐量電界効果型トランジスタ | |
| JP2007511913A (ja) | 改良された安全動作領域機能を有するｉｇｂｔカソードのデザイン | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JP2001144096A (ja) | 半導体装置 | |
| JP3768656B2 (ja) | 半導体装置 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3329376B2 (ja) | 半導体装置 | |
| JPH10135489A (ja) | ダイオード | |
| JPH06291321A (ja) | 電界効果トランジスタ | |
| JP2002043323A (ja) | 半導体装置 | |
| JPH03104284A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3090199B2 (ja) | 半導体装置 | |
| JPH02172281A (ja) | 半導体装置 | |
| JP2650405B2 (ja) | バイポーラトランジスタ | |
| JPH1167784A (ja) | トランジスタ | |
| JPH1092834A (ja) | トランジスタ |