JP2005501408A - トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ - Google Patents

トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ Download PDF

Info

Publication number
JP2005501408A
JP2005501408A JP2003522983A JP2003522983A JP2005501408A JP 2005501408 A JP2005501408 A JP 2005501408A JP 2003522983 A JP2003522983 A JP 2003522983A JP 2003522983 A JP2003522983 A JP 2003522983A JP 2005501408 A JP2005501408 A JP 2005501408A
Authority
JP
Japan
Prior art keywords
region
cells
schottky diode
cell
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003522983A
Other languages
English (en)
Other versions
JP4874516B2 (ja
Inventor
ブランチャード、リチャード、エー
フシエフ、フュー−イウアン
ソー、クーン、チョング
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2005501408A publication Critical patent/JP2005501408A/ja
Application granted granted Critical
Publication of JP4874516B2 publication Critical patent/JP4874516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

複数のＭＯＳＦＥＴセル及び複数のショットキー整流器セルを備える併合素子及びその設計方法及び製造方法を提供する。ＭＯＳＦＥＴセルは、（ａ）半導体領域の上部に形成された第１の伝導性を有するソース領域と、（ｂ）半導体領域の中間部に形成された第２の伝導性を有するボディ領域と、（ｃ）半導体領域の下部に形成された第１の伝導性を有するドレイン領域と、（ｄ）ソース領域、ボディ領域、及びドレイン領域に隣接して配設されたゲート領域とを備える。ショットキーダイオードセルは、トレンチネットワーク内に配設され、半導体領域の下部に対しショットキー整流コンタクトを形成する導電体部分を備える。複数の金属酸化膜半導体電界効果トランジスタセルの少なくとも１つのゲート領域は、少なくとも１つのトレンチショットキーダイオードセルに隣接するトレンチネットワークの側壁に配設されている。

Description

【関連出願】
【０００１】
本出願は、２０００年１０月６日に出願された米国特許出願番号０９／６８４，９３１号「トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ（Trench DMOS Transistor with Embedded Trench Schottky Rectifier）」に関連する。
【技術分野】
【０００２】
本発明は、ショットキーバリア整流器に並列に接続されたパワー金属酸化膜半導体電界効果トランジスタを備える併合された素子（merged device）に関する。詳しくは、本発明は、トレンチ金属酸化膜半導体電界効果トランジスタ及びトレンチショットキー整流器を、単一の半導体基板上に又は大規模集積回路の部品として、単一の素子に併合する技術に関する。
【背景技術】
【０００３】
パワー金属酸化膜半導体電界効果トランジスタ（metal oxide semiconductor field effect transistors：以下、ＭＯＳＦＥＴという。）は周知の構造であり、図１に示すような「縦型」二重拡散金属酸化膜半導体（double diffused metal oxide semiconductor：以下、ＤＭＯＳという。）として、又は図２に示すような「トレンチ」ＤＭＯＳトランジスタ構成を含む様々な構成によって実現されている。これらの各構成は、高濃度にドープされた半導体基板１００（Ｎ＋領域として示す）と、この半導体基板１００上に成長され、低濃度にドープされ、素子のドレインとして機能するエピタキシャル層１０２（Ｎ−領域として示す）とを備える。エピタキシャル層１０２内には、Ｐボディ領域１０４（図１では、Ｐ＋／Ｐ領域、図２では、Ｐ−領域）が設けられ、Ｐボディ領域１０４内には、ソース領域１１２（Ｎ＋領域として示す）が設けられている。この素子のゲートは、導電領域１１１及び酸化領域（ゲート酸化層とも呼ぶ。）１１０から構成されている。半導体基板１００の背面には、ドレインコンタクトＤが設けられソース領域１１２及びＰボディ領域１０４には、ソース及びボディコンタクトＳＢが接続され、導電領域１１１には、ゲート電極Ｇが接続されている。ボディ及びゲート間に電圧を印加すると、ゲート酸化層１１０に隣接するＰボディ領域１０４において電荷が容量的に誘導され、この結果ＤＭＯＳセルのゲートに隣接するＰボディ領域１０４の表面においてＮチャンネルが形成される。ソース領域１１２及びドレイン１０２、１００間に更なる電圧が印加されると、図１及び図２において矢印で示すように、ソース領域１１２からドレイン１０２、１００にキャリアが流れ、ＤＭＯＳセルがパワーオン状態となる。
【０００４】
図１及び図２に示すようなパワーＭＯＳＦＥＴは、ＭＯＳＦＥＴに並列に接続されたショットキーダイオードを必要とする回路において用いられることが多い。このような回路は、例えば、米国特許第４，８２３，１７２号明細書及び米国特許第６，０４９，１０８号明細書に開示されている。このような回路の構成を図３に示す。図３に示すように、ソース−ドレイン電圧が正になった場合、ショットキーダイオード１の順方向電圧降下により、ＤＭＯＳ構造が生来的に備えるボディ−ドレイン接合ダイオード２が順方向にバイアスされることが防がれる。この結果、このような状況では、図３に示す回路を流れる電流は、ショットキーダイオード１を流れることになる。
【０００５】
ボディ−ドレイン接合ダイオード２が「オン」になることを防ぐことにより、ボディ−ドレイン接合に亘って小数キャリアが移動することが防がれる。このような小数キャリアの移動があった場合、全てのキャリアが接合部からなくなるか、接合に亘る電圧が逆転した後に全てのキャリアが再結合するまでの間、このような小数キャリアによりボディ−ドレイン接合ダイオード２が「オフ」になる時刻が遅れる。このようなオフ動作の遅延により、ＭＯＳＦＥＴが動作する最大周波数が制限される。
【０００６】
一方、図３に示す構成では、基本的に全ての電流がショットキーダイオード１に流れる。ショットキーダイオード１は、小数キャリア素子ではないため、ショットキーダイオード１では、ボディ−ドレイン接合ダイオード２とは異なり、オフ遅延（turn-off delay）は生じない。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明に係る併合素子は、（１）（ａ）半導体領域の上部に形成された第１の伝導性を有するソース領域と、（ｂ）半導体領域の中間部に形成された第２の伝導性を有するボディ領域と、（ｃ）半導体領域の下部に形成された第１の伝導性を有するドレイン領域と、（ｄ）ソース領域、ボディ領域、及びドレイン領域に隣接して配設されたゲート領域とを備える複数の金属酸化膜半導体電界効果トランジスタセルと、（２）トレンチネットワーク内に配設され、半導体領域の下部に対しショットキー整流コンタクトを形成する導電体部分を備える複数のショットキーダイオードセルとを備える。この併合素子では、複数の金属酸化膜半導体電界効果トランジスタセルの少なくとも１つのゲート領域は、少なくとも１つのトレンチショットキーダイオードセルに隣接するトレンチネットワークの側壁に配設されている。
【０００８】
また、本発明の他の側面である併合素子は、（１）第１の導電性を有する半導体基板と、（２）半導体基板上に配設された半導体エピタキシャル層と、（３）エピタキシャル層の表面からエピタキシャル層内に延び、複数のメサを形成するトレンチネットワークと、（４）（ａ）メサの１つに配設され、第１の伝導性を有するソース領域と、（ｂ）メサの１つに配設され、ソース領域と接合を形成する第２の伝導性を有するボディ領域と、（ｃ）メサの１つに配設され、ボディ領域と接合を形成する第１の伝導性を有するドレイン領域と、（ｄ）トレンチネットワーク内に、ソース領域、ボディ領域、及びドレイン領域と隣接して配設され、（１）トレンチネットワークの内壁の少なくとも一部を覆う絶縁領域と、（２）絶縁領域に隣接し、絶縁領域によってソース領域、ボディ領域、及びドレイン領域から絶縁されている導電領域とを備えるゲート領域とを備える複数の金属酸化膜半導体電界効果トランジスタセルと、（５）トレンチネットワークの底部上に形成され、エピタキシャル層に対しショットキーバリア整流コンタクトを形成する導電体部分を備える複数のショットキーダイオードセルとを備える。この併合素子では、複数の金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかのゲート領域は、少なくとも幾つかのトレンチショットキーダイオードセルに隣接するトレンチネットワークの側壁に配設されている。
【０００９】
好ましい実施例は、次に挙げる特徴のうち１以上の特徴を有している。（ａ）半導体はシリコンである。（ｂ）第１の伝導性は、ｎ型伝導性であり、第２の伝導性は、ｐ型伝導性である。（ｃ）ゲート領域は、二酸化シリコン領域に隣接する、不純物がドープされたポリシリコン領域を備える。（ｄ）導電体は、チタンタングステン、プラチナシリサイド、アルミニウム、アルミニウム合金のうちの１以上を含む。（ｅ）併合素子のボディ領域は、不純物が高濃度にドープされたコンタクト領域を備える。（ｆ）併合素子は、ショットキーダイオードの下方に配設され、ショットキーダイオードの外周に接触するｐ型領域を更に備える。
【００１０】
幾つかの実施例においては、金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかと、ショットキーダイオードセルの少なくとも幾つかは、インライン正方形構成、オフセット正方形構成、八角形構成から選択される幾何学的構成に配設されている。
【００１１】
他の具体例においては、金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかは、八角形のセルである。例えば、金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかと、ショットキーダイオードセルの少なくとも幾つかとは、第１のセル列と第２のセル列が交互に配設された構成を有し、第１のセル列のセルの面積は、第２のセル列のセルの面積より大きく、第１のセル列のセルは、八角形のセルであってもよい。八角形のセルは、例えば正八角形のセルであってもよい。金属酸化膜半導体電界効果トランジスタセルを第１のセル列に配置し、ショットキーダイオードセルを第２のセル列に配置してもよい。第２のセル列のセルは、例えば八角形のセル又は正方形のセルであってもよい。
【００１２】
また、本発明は、併合素子の製造方法を提供する。この併合素子の製造方法は、複数のショットキーダイオードセルを形成する工程と、複数の金属酸化膜半導体電界効果トランジスタセルを形成する工程とを有し、（ａ）ショットキーダイオードセルをレンチネットワークの底部に配設し、（ｂ）金属酸化膜半導体電界効果トランジスタセルのゲート領域は、導電領域及び絶縁領域を備え、（ｃ）ゲート領域の一部をトレンチネットワークの側壁に配設し、（ｄ）ゲート領域の導電領域をマスク層を用いることなく形成することを特徴とする。
【００１３】
また、本発明は、複数のショットキーダイオードセルと、複数の金属酸化膜半導体電界効果トランジスタセルとを備える併合素子を設計する設計方法を提供する。この設計方法は、（１）トレンチ金属酸化膜半導体電界効果トランジスタ素子設計内の１以上のソース／ボディのメサを除去するステップと、（２）除去されたメサが配設されていた位置に１以上のショットキーダイオードセルを配設するステップとを有する。
【００１４】
本発明により、同じ基板上に集積された二重拡散金属酸化膜半導体トランジスタとショットキーダイオードとを備える併合素子が実現される。
【００１５】
また、本発明により、併合素子における二重拡散金属酸化膜半導体トランジスタ及びショットキーダイオード部分を順次製造するのではなく、統合された製造プロセスで製造することができる。
【００１６】
更に、本発明により、素子のショットキーダイオード機能を実現するために用いられるトレンチの側壁に二重拡散金属酸化膜半導体トランジスタ機能を組み込むことにより、表面積を最適に活用できる併合素子を実現することができる。
【００１７】
更に、本発明により、素子の幾何学的構成を変更することにより、二重拡散金属酸化膜半導体ソース外周とショットキーダイオード導電領域の面積との比を変更でき、素子の性能を容易に最適化することができる。
【００１８】
更に、本発明により、二重拡散金属酸化膜半導体ソース外周とショットキーダイオード導電領域の面積との比を素子に亘って変更でき、エッジにおける素子の性能を温度の関数として最適化できる。
【００１９】
本発明のこの他の実施例及び利点は、詳細な説明、実施例及び請求の範囲により当業者に明らかとなる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施の形態を示す図面を用いて、本発明を更に詳細に説明する。但し、本発明は、この他の形式でも実現でき、ここに説明する実施の形態に制限されるものではない。
【００２１】
本発明に基づく素子の設計は、同じシリコン基板上にＤＭＯＳトランジスタ及びショットキーダイオードを集積する基本的に無限の様々なレイアウトで実現できる。５つの可能なレイアウトの具体例の平面図を図４Ａ〜図４Ｅに示す。これらの素子において「Ｓ」符号が付されている部分は、素子のショットキーセル部分に対応する。これらの素子の残りの部分、すなわち符号が付されていない部分は、素子のトレンチＭＯＳＦＥＴセル部分のメサに対応する。図４Ａに示す構成（geometry）は、ここでは「インライン正方形構成（in-line square geometry）」と呼び、図４Ｂに示す構成を「オフセット正方形構成（offset square geometry）」と呼び、図４Ｃに示す構成を「六角形構成（hexagonal geometry）」又は、「ハチの巣状構成（honeycomb geometry）」と呼ぶ。図４Ｄに示す構成は、図４Ａに示す構成における２つのＤＭＯＳメサをショットキーダイオード領域に置き換えた構成であり、図４Ｅに示す構成は、図４Ａに示す構成における４つのＤＭＯＳメサをショットキーダイオードに置き換えた構成である。これらの設計は、それぞれ、ＭＯＳＦＥＴの分野で広く用いられている正方形構成及び六角形構成と同様の利点を有している。
【００２２】
本発明では、後述する図５からわかるように、メサ構造ではなくショットキーセル領域において、拡大されたトレンチ領域を設ける。更に、単一のＤＭＯＳメサをショットキーダイオード領域に置き換える場合、ゲートコンダクタのアクセスを実質的に遮ることなく、ショットキーセルによって置き換えることのできるＤＭＯＳセルの最大数は理論的に制限される。（図４Ｄ及び図４Ｅに示すように、２個以上の連続するＤＭＯＳメサをショットキーダイオードに置き換えることもできる。）勿論、素子に関連するショットキーダイオード電流の大きさが許容できる範囲内で、ショットキーダイオードセルの数は、理論的な最大数より少なくなる。
【００２３】
図５は、本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造の断面図である。図５は、図４Ａに示す５−５線又は図４Ｃに示す５−５線における断面図である。
【００２４】
この実施例に示す素子は、Ｎ＋基板２００と、このＮ＋基板２００上に設けられているエピタキシャル層２０１とを備える。Ｎ＋基板２００及びエピタキシャル層２０１とは、いかなる半導体材料から形成してもよいが、現在のところ、シリコンを材料とすることが最も好ましい。
【００２５】
この実施例に示すＮ＋基板２００の厚さは、例えば８〜４０ミル(mil)であり、正味不純物濃度は、１×１０１９〜５×１９２０ｃｍ−３である。
【００２６】
エピタキシャル層２０１の下部には、Ｎエピタキシャル領域２０２が形成されている。この実施例では、Ｎエピタキシャル領域２０２の厚さは、例えば１〜２０μｍであり、正味不純物濃度は、例えば１０１３〜１０１６ｃｍ−３である。
【００２７】
エピタキシャル層２０１の上部には、Ｐボディ領域２０４が形成されている。この実施例では、これらのＰボディ領域２０４は、エピタキシャル層２０１の上面から約０．３〜５．０μｍの深さに延び、不純物が均一にドープされない場合、ピーク不純物濃度は、１０１６〜１０２０ｃｍ−３であり、不純物が均一にドープされる場合、ピーク不純物濃度は、１×１０１５〜５×１０１６ｃｍ−３である。これらのＰボディ領域２０４は、素子のトレンチＭＯＳＦＥＴセルのチャンネル領域を構成する。
【００２８】
エピタキシャル層２０１の上部には、更に、Ｎ＋領域２１２が形成されている。これらのＮ＋領域２１２は、エピタキシャル層２０１の上面から約０．２〜３．５μｍの深さに延び、ピーク不純物濃度は、１０１９〜５×１０２０ｃｍ−３である。これらのＮ＋領域２１２は、素子のトレンチＭＯＳＦＥＴセルのソース電極機能を提供する。
【００２９】
図５では、３個のトレンチ２１９ａ、２１９ｂ、２１９ｃを示しており、各トレンチ２１９ａ、２１９ｂ、２１９ｃは、例えば、エピタキシャル層２０１の上面から約０．３〜０．４μｍの深さに延びている。左側のトレンチ２１９ａ及び右側のトレンチ２１９ｃは、素子のＭＯＳＦＥＴ機能のみに専用に用いられ、ここでは、「ＭＯＳＦＥＴトレンチ」とも呼ぶ。これらのトレンチの幅は、例えば０．４〜２．０μｍである。トレンチ２１９ａ〜２１９ｃの間の領域は、多くの場合、その形状に基づいて「メサ」又は「トレンチメサ」と呼ばれる。これらの領域の幅は、例えば２．０〜１０．０μｍであり、例えば図４Ａ〜図４Ｅに示すように、様々な形状に形成することができる。
【００３０】
素子のＭＯＳＦＥＴ機能に専用に用いられる左側及び右側のトレンチ２１９ａ、２１９ｃの内壁には、例えば酸化シリコン等の酸化絶縁層である絶縁層２１０が設けられている。酸化シリコン（通常、二酸化シリコン）を絶縁層２１０の材料として用いる場合、その厚みは、例えば、１００〜２０００Åとする。この絶縁層２１０に隣接して、多くの場合、不純物がドープされた多結晶シリコン（ポリシリコン）を材料とする導電領域２１１が設けられている。導電領域２１１にポリシリコンを用いる場合、そのシート抵抗は、例えば５〜１００Ωｃｍ／ｓｑである。また、絶縁層２１０及び導電領域２１１は、協働して、素子のトレンチＭＯＳＦＥＴセルのゲート電極機能を提供する。
【００３１】
中央のトレンチ２１９ｂの幅は、左右のトレンチ２１９ａ、２１９ｃより実質的に広く、例えば約２．８〜１４．０μｍである。（尚、本願における図面は、図解的性質を有する図面に共通なように、実際の縮尺を表してはいない。これは、特にトレンチ２１９ｂに関していえることであり、トレンチ２１９ｂの幅は、素子の形状に応じて、２個のＭＯＳＦＥＴトレンチ２１９ａ、２１９ｃの幅にメサの幅を足した値に等しい。図５に示すトレンチ２１９ｂは、この実際の幅よりかなり狭く描かれている。）ＭＯＳＦＥＴ機能は、トレンチ２１９ｂ右側及び左側で実現され、ショットキーダイオード機能は、トレンチ２１９ｂの中央で実現される。したがって、トレンチ２１９ｂは、「ハイブリッドトレンチ」と呼ぶこともできる。ＭＯＳＦＥＴ機能を有するトレンチ２１９ｂの領域は、Ｐボディ領域２０４によってドレイン（Ｎエピタキシャル領域２０２）から分離されたソース領域２１２の存在によって画定される。ゲート（導電領域２１１と絶縁層２１０とを含む。）を適切にバイアスすることにより、Ｐボディ領域２０４内にチャンネルが形成される。
【００３２】
ショットキーダイオード機能を有するトレンチ２１９ｂの領域は、導電層２１８と、Ｎエピタキシャル領域２０２とが接触する部分として画定される。この接触部分は、ショットキー整流コンタクトである。このコンタクトに関連するショットキーバリアの高さは、例えば、用いられている導電性材料及び半導体材料の種類と、半導体における不純物濃度とに依存する。
【００３３】
導電層２１８は、素子のトレンチＭＯＳＦＥＴ部分のソース及びボディ導電層としても機能し、全てのソース領域２１２及びＰボディ領域２０４を短絡している。導電層２１８と、ソース領域２１２及びＰボディ領域２０４との間のコンタクトは、オーミック接触である。
【００３４】
導電層２１８の材料としては、チタンタングステン、プラチナシリサイド、アルミニウム、又はこれらの材料のうちの２以上の材料を含む膜が好ましく、これらにより（ａ）Ｎエピタキシャル領域２０２とのショットキー整流コンタクト及び（ｃ）ソース領域及びＰボディ領域２０４の両方とのオーミック接触を実現することができる。
【００３５】
通常、二酸化シリコン及び／又はホウ素とリンが入ったシリカガラス（boro-phospho silicate glass：以下、ＢＰＳＧという。）領域として形成される絶縁領域２１６は、素子のＭＯＳＦＥＴ下０と機能に関連する不純物がドープされたポリシリコン領域２１１が導電層２１８を介してＮ＋ソース領域２１２及びＰボディ領域２０４に短絡することを防いででいる。
【００３６】
更に、多くの場合、Ｎ＋基板２００に隣接して、導電層（図示せず）が設けられる。この導電層は、素子のＭＯＳＦＥＴ部分のドレイン導電層としての機能と、ショットキーダイオード部分のカソード導電層としての機能を両方を有している。更に、多くの場合、素子のアクティブ領域の外側に、ポリシリコン領域２１１のゲートランナ部分に接続された更なる導電層（図示せず）が設けられる。
【００３７】
このように、本発明に基づく併合された素子では、トレンチＭＯＳＦＥＴ及びショットキーダイオードが同じシリコンのピースに集積される。このような設計により、素子の使用可能な表面領域を効率的に活用することができる。例えば、上述のように、図５に示す、ショットキーダイオード部分を含むトレンチ２１９ｂは、その側壁にトレンチＭＯＳＦＥＴが組み込まれた特徴を有している。更に、この設計により、ショットキーダイオードとトレンチＭＯＳＦＥＴセルとの間でオーバヘッド（パッド、外周（perimeter）等）を共有することにより、更にコストを削減することができる。更に、素子における電流が比較的均等に分布され（これにより、例えば熱的な利益が得られる）、電流を所望の箇所に流すことができる（これにより、例えば、高い周波数における誘導損失を低減できる）。更に、このプロセスにより、ショットキーダイオード及びトレンチＭＯＳＦＥＴを統合されたプロセススキームにおいて、共通のプロセス工程を用いて形成できる。
【００３８】
図５に示す素子を製造するための一連の工程を図６Ａ〜図６Ｆを用いて説明する。まず、図６Ａに示すように、従来と同様の、Ｎ型不純物がドープされたＮ＋基板２００上にＮエピタキシャル領域２０２を成長させる。Ｎエピタキシャル領域２０２の厚さは、１．３〜２５μｍとする。次に打込み工程を行う。例えば、Ｎエピタキシャル領域２０２の上面に、５〜２００ＫｅＶで、ドーズ量を５．５×１０１５／ｃｍ２としてホウ素を打ち込む。次に、例えば８００〜１２００℃の温度で、１〜２００分間ウェット酸化又はドライ酸化を行うことにより、表面に酸化層２０３を形成する。酸化層２０３の厚さは、５００〜１００００Åとする。この工程は、酸化層２０３の形成に加えて、先に打ち込まれた不純物をＮエピタキシャル領域２０２に拡散させ、Ｐボディ領域２０４を形成する役割も果たす。この実施例では、Ｐボディ領域２０４は、ピーク不純物濃度が１０１６〜１０２０ｃｍ−３であり、深さが０．３〜５．０μｍであるＰ型領域である。これにより、図６Ａに示す構造が形成される。
【００３９】
次に、酸化層２０３上にパターンを有するフォトレジスト層（図示せず）を設け、ウェットエッチング又はプラズマエッチングを用いて、フォトレジスト層に覆われていない酸化層２０３の部分を取り除くことにより、酸化層２０３からソースマスクを形成する。次に、ソース打込み工程を行う。ここでは、例えば５〜２００ＫｅＶで、ドーズ量を５×１０１４〜１×１０１６ｃｍ２として、ヒ素又はリンを打ち込む。次に、例えば８００〜１２００℃の温度で、１〜２００分間ウェット酸化又はドライ酸化を行うことにより、酸化層２０３が先に取り除かれた領域において、５００〜５０００Åの厚さの酸化層を形成する。この工程により、ソース不純物が拡散し、ピーク不純物濃度が１０１９〜５×１０２０ｃｍ−３であり、深さが０．２〜３．５μｍであるソース領域２１２が形成される。これまでの工程により図６Ｂに示す構造が形成される。
【００４０】
次に、酸化層２０３上にトレンチマスク（図示せず）を形成し、プラズマエッチング又は反応性イオンエッチングにより、通常０．３〜４．０μｍの深さのトレンチをエッチングする。これにより、Ｐボディ領域２０４及びソース領域２１２が画定する。次に、トレンチマスクを取り除き、当分野において周知の手法を用いて、犠牲酸化層を成長させ、取り除く。次に、例えば、９００〜１２００℃の温度の温度で、１〜６０分間ウェット酸化又はドライ酸化を行うことにより、１００〜２０００Åの厚さのゲート酸化層２１０を形成する。
【００４１】
次に、例えば化学気相成長法（chemical vapor deposition：以下、ＣＶＤという。）によって、ポリシリコン領域２１１によりこの構造を覆い、及びトレンチを埋め込む。ポリシリコンは、通常、その抵抗率を低減するために、Ｎ型不純物をドープする。Ｎ型不純物のドープは、ホスフィンガスによるＣＶＤの間に、五酸化リン（phosphorous oxychloride）を用いた熱による予備的な蒸着（thermal pre-deposition）又はヒ素又はリンによる打込みによって行うことができる。これまでの工程により、図６Ｃに示す構造が形成される。
【００４２】
アクティブ領域の外側に適切なマスキングを行って、ゲートコンタクト用のポリシリコンを確保した後、例えばプラズマエッチング又は反応性イオンエッチングによってポリシリコン層を異方性エッチングし、独立したポリシリコン領域２１１を形成する。このポリシリコン領域２１１は、図６Ｄに示す特定の断面に対応する平面の外側でトレンチに接続されている。次に、マスクを取り除き、酸化層２１６を堆積させることにより、図６Ｄに示す構造が形成される。
【００４３】
次に、コンタクトマスク（すなわち、フォトレジスト層（図示せず））を設け、例えばウェットエッチング又はプラズマエッチングによる酸化層エッチングステップによって酸化層にコンタクト領域を開設する。これにより、アクティブ領域の外側に、ソース／ボディコンタクト、ショットキー整流コンタクト、及びゲートコンタクトが形成される。ここでも、ポリシリコンエッチング工程と同様、異方性エッチングを用いてもよく、これにより、中央のトレンチ２１９ｂの傾斜したポリシリコンの側壁にフォトレジスト層を設ける必要がなくなる。次に、コンタクトマスクを取り除くことにより、図６Ｅに示す構造が形成される。ここで、必要であれば、更なるマスクを用いて、Ｐボディ領域２０４の上部にＰ＋領域（図示せず）を設けてもよく、これにより後に形成される導電層２１８との良好なオーミック接触が実現される。これらのＰ＋領域は、十分な深さを有する場合、ショットキーダイオードの周囲に形成してもよい。これにより形成される構造を図７に示す。更に、ボディ領域に対して低抵抗コンタクトを実現するためのＰ＋領域又はショットキーダイオードを取り囲むＰ型不純物ドープ領域を形成してもよい。図７に示す実施例では、Ｐ＋領域２２０は、低抵抗コンタクト及びショットキーダイオードの周囲のＰ型不純物ドープ領域の両方の機能を有し、これにより降伏電圧が高められている。
【００４４】
導電層２１８は、好ましくはスパッタリング法によって堆積される。次に、導電層マスクを形成し、例えばウェットエッチング又はプラズマエッチング等のエッチングによって、様々な導電領域を互いに分離する。例えば、この工程により、ゲートコンタクト用の導電層（図示せず）は、ソース／ボディ／ショットキー整流コンタクト用の導電層２１８から分離される。この実施例における導電層２１８は、例えばアルミニウム合金を材料とし、これ自体から形成してもよく、或いはトレンチ２１９ｂの底部においてショットキー整流コンタクトを実現し、ソース／Ｐボディ領域２１２、２０４にオーミック接触を実現するよう形成された例えばチタンタングステン又はプラチナシリサイド等の材料の上に配設してもよい。これまでの工程によって形成される構造を図６Ｆに示す。
【００４５】
勿論、上述の処理は様々に変形することができる。例えば、上述の実施例では、トレンチを形成する前にソース領域２１２を形成しているが、トレンチＭＯＳＦＥＴの分野では、トレンチゲート構造を形成した後にソース領域を形成する手法も知られている。また、上述の実施例では、ポリシリコン領域２１１を分離するために酸化層２１６を用いているが、この目的でＢＰＳＧを用いる手法も広く知られている。
【００４６】
上述のように、本発明に基づく素子の設計は、同じシリコン基板上にＤＭＯＳトランジスタ及びショットキーダイオードを集積する基本的に無限の様々なレイアウトで実現できる。特に好ましいレイアウトを図８に示す。ここでは、このレイアウトを「アンパック八角形構成（unpacked octagonal geometry）」と呼ぶ。この設計は、比較的大きな八角形セルの列と比較的小さな八角形セルの列とを交互に配置している。
【００４７】
このアンパック八角形構成の設計は、様々に変形することができる。例えば、図８では、ショットキーセルは、比較的小さなセルに設けられているが、これに代えて、比較的大きなセルにショットキーセルを設けてもよい。また、図８では、比較的小さなセルの列に八角形のセルを配列しているが、この小さなセルは、例えば図１０に示すように、正方形であってもよい。
【００４８】
本発明に基づく併合された素子を特徴付ける１つのパラメータとして、ソース外周とショットキーダイオード導電領域の面積との比がある。図９Ａ〜図９Ｄに示すように、この比は様々な手法で変更することができる。例えば、図９Ｄに示す設計では、大きなＭＯＳＦＥＴメサ（４個のメサが示されている）のそれぞれのソース外周は、（ｓ１×２）＋（ｓ３×２）＋（ｓ２×４）である。図１０に示す小さなＭＯＳＦＥＴメサのソース外周は、およそｓ２×８である。図１０に示すショットキーダイオード（１つが示され、「Ｓ」の符号が付されている。）によって占められる面積は、およそ（ｓ２×ｓ２）である。この図に示すアンパック八角形構成では、ｓ２対ｓ１の比及びｓ３対ｓ１の比を一定の範囲内で変更でき、したがってソース外周とショットキーダイオードの面積との比を柔軟に調整することができる。
【００４９】
例えば、図８に示すセルのうちの５個のセルを拡大して図９Ａに示す。これらのセルのうちの各セルは、正八角形の形状を有している。一方、図９Ｂでは、上下及び左右の辺（ｓ１及びｓ３に対応する。）を斜めの線（ｓ２に対応する。）に対して著しく短くしている。図９Ａと図９Ｂとの比較からわかるように、この処理により、図９Ａの構成に比べて、図９Ｂの構成では、ソース外周とショットキーダイオード面積との比が小さくなっている。
【００５０】
また、図９Ｃに示すように、上下及び左右の辺（ｓ１及びｓ３に対応する。）を斜めの線（ｓ２に対応する。）に対して著しく長くすることもできる。この処理により、図９Ａの構成に比べて、図９Ｃの構成では、ソース外周とショットキーダイオード面積との比が小さくなっている。
【００５１】
他の実施例では、例えば図９Ｄに示すように、上下の辺の寸法のみを長くすることが望ましい場合もある。勿論、左右の辺も同様に長くすることができる。
【００５２】
以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の形態を修正及び変更することができ、このような修正及び変更は、添付の請求の範囲に基づく本発明の思想及び範囲から逸脱するものではない。例えば、本発明は、上述の具体例とは伝導性（conductivities）が逆の構造にも同様に適用することができる。
【図面の簡単な説明】
【００５３】
【図１】従来の縦型パワーＭＯＳＦＥＴの断面図である。
【図２】従来のトレンチパワーＭＯＳＦＥＴの断面図である。
【図３】従来の、ショットキーダイオードに並列に接続されたパワーＭＯＳＦＥＴの回路図である。
【図４Ａ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に用いることができる５つのセル構成例のうちの１つを示す平面図である。
【図４Ｂ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に用いることができる５つのセル構成例のうちの１つを示す平面図である。
【図４Ｃ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に用いることができる５つのセル構成例のうちの１つを示す平面図である。
【図４Ｄ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に用いることができる５つのセル構成例のうちの１つを示す平面図である。
【図４Ｅ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に用いることができる５つのセル構成例のうちの１つを示す平面図である。
【図５】図４Ａ又は図４Ｃに示す本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造の５−５線における断面図である。
【図６Ａ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図６Ｂ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図６Ｃ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図６Ｄ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図６Ｅ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図６Ｆ】本発明に基づく図４Ａ〜図４Ｅに示す素子を形成する工程を説明する断面図である。
【図７】ボディ領域に低抵抗接触し、ショットキーダイオードの外周を取り囲む深いＰ＋領域を備える併合されたＭＯＳＦＥＴ及びショットキーダイオード構造の断面図である。
【図８】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができるセル構成例を示す平面図である。
【図９Ａ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができる様々なセル構成例の１つを示す平面図である。
【図９Ｂ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができる様々なセル構成例の１つを示す平面図である。
【図９Ｃ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができる様々なセル構成例の１つを示す平面図である。
【図９Ｄ】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができる様々なセル構成例の１つを示す平面図である。
【図１０】本発明に基づく併合されたＭＯＳＦＥＴ及びショットキーダイオード構造に関連して用いることができる他のセル構成例を示す平面図である。

Claims (27)

  1. （ａ）半導体領域の上部に形成された第１の伝導性を有するソース領域と、（ｂ）上記半導体領域の中間部に形成された第２の伝導性を有するボディ領域と、（ｃ）上記半導体領域の下部に形成された第１の伝導性を有するドレイン領域と、（ｄ）上記ソース領域、上記ボディ領域、及び上記ドレイン領域に隣接して配設されたゲート領域とを備える複数の金属酸化膜半導体電界効果トランジスタセルと、
    上記半導体領域の下部に対しショットキー整流コンタクトを形成する導電体部分を備える、トレンチネットワーク内に配設された、複数のショットキーダイオードセルとを備え、
    上記複数の金属酸化膜半導体電界効果トランジスタセルの少なくとも１つのゲート領域は、少なくとも１つのトレンチショットキーダイオードセルに隣接する上記トレンチネットワークの側壁に配設されている併合素子。
  2. 上記ゲート領域は、二酸化シリコン領域に隣接する、不純物がドープされたポリシリコン領域を備えることを特徴とする請求項１記載の併合素子。
  3. 上記第１の伝導性は、ｎ型伝導性であり、上記第２の伝導性は、ｐ型伝導性であることを特徴とする請求項１記載の併合素子。
  4. 上記半導体領域は、シリコン領域であることを特徴とする請求項１記載の併合素子。
  5. 上記半導体領域は、エピタキシャルシリコン領域であることを特徴とする請求項４記載の併合素子。
  6. 上記導電体は、チタンタングステン、プラチナシリサイド、アルミニウム、アルミニウム合金のうちの１以上を含むことを特徴とする請求項４記載の併合素子。
  7. 上記ボディ領域へのコンタクトとして、不純物が高濃度にドープされたコンタクト領域を更に備える請求項３記載の併合素子。
  8. 上記ショットキーダイオードの下方に配設され、該ショットキーダイオードの外周に接触するｐ型領域を更に備える請求項３記載の併合素子。
  9. 上記金属酸化膜半導体電界効果トランジスタの少なくとも１つは、八角形の形状を有していることを特徴とする請求項１記載の併合素子。
  10. 第１の導電性を有する半導体基板と、
    上記半導体基板上に配設された半導体エピタキシャル層と、
    上記エピタキシャル層の表面から該エピタキシャル層内に延び、複数のメサを形成するトレンチネットワークと、
    （ａ）上記メサの１つに配設され、第１の伝導性を有するソース領域と、（ｂ）上記メサの１つに配設され、上記ソース領域と接合を形成する第２の伝導性を有するボディ領域と、（ｃ）上記メサの１つに配設され、上記ボディ領域と接合を形成する第１の伝導性を有するドレイン領域と、（ｄ）上記トレンチネットワーク内に、上記ソース領域、上記ボディ領域、及び上記ドレイン領域と隣接して配設され、（ｉ）上記トレンチネットワークの内壁の少なくとも一部を覆う絶縁領域と、（ｉｉ）上記絶縁領域に隣接し、該絶縁領域によって上記ソース領域、上記ボディ領域、及び上記ドレイン領域から絶縁されている導電領域とを備えるゲート領域とを備える複数の金属酸化膜半導体電界効果トランジスタセルと、
    上記エピタキシャル層に対しショットキーバリア整流コンタクトを形成する、上記トレンチネットワークの底部上に形成された導電体部分を備える複数のショットキーダイオードセルとを備え、
    上記複数の金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかのゲート領域は、少なくとも幾つかのトレンチショットキーダイオードセルに隣接する上記トレンチネットワークの側壁に配設されている併合素子。
  11. 上記導電体は、上記ソース領域及び上記ボディ領域に対しオーミック接触を形成することを特徴とする請求項１０記載の併合素子。
  12. 上記導電体は、チタンタングステン、プラチナシリサイド、アルミニウム、アルミニウム合金のうちの１以上を含むことを特徴とする請求項１１記載の併合素子。
  13. 上記ゲート領域は、二酸化シリコン領域に隣接する、不純物がドープされたポリシリコン領域を備えることを特徴とする請求項１０記載の併合素子。
  14. 上記第１の伝導性は、ｎ型伝導性であり、上記第２の伝導性は、ｐ型伝導性であることを特徴とする請求項１０記載の併合素子。
  15. 上記半導体は、シリコンであることを特徴とする請求項１０記載の併合素子。
  16. 上記金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかと、上記ショットキーダイオードセルの少なくとも幾つかは、インライン正方形構成、オフセット正方形構成、八角形構成から選択される幾何学的構成に配設されていることを特徴とする請求項１０記載の併合素子。
  17. 上記金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかは、八角形のセルであることを特徴とする請求項１０記載の併合素子。
  18. 上記金属酸化膜半導体電界効果トランジスタセルの少なくとも幾つかと、上記ショットキーダイオードセルの少なくとも幾つかとは、第１のセル列と第２のセル列が交互に配設された構成を有し、該第１のセル列のセルの面積は、該第２のセル列のセルの面積より大きく、該第１のセル列のセルは、八角形のセルであることを特徴とする請求項１０記載の併合素子。
  19. 上記第１のセル列のセルは、正八角形のセルであることを特徴とする請求項１８記載の併合素子。
  20. 上記金属酸化膜半導体電界効果トランジスタセルは、上記第１のセル列に配置され、上記ショットキーダイオードセルは、上記第２のセル列に配置されていることを特徴とする請求項１８記載の併合素子。
  21. 上記第２のセル列のセルは、八角形のセル又は正方形のセルであることを特徴とする請求項１８記載の併合素子。
  22. 上記ボディ領域へのコンタクトとして、不純物が高濃度にドープされたコンタクト領域を更に備える請求項１４記載の併合素子。
  23. 上記ショットキーダイオードの下方に配設され、該ショットキーダイオードの外周に接触するｐ型領域を更に備える請求項１４記載の併合素子。
  24. ショットキーダイオードセルと金属酸化膜半導体電界効果トランジスタセルとを備える併合素子において、該ショットキーダイオードセルは、トレンチネットワークの底部に配設され、上記金属酸化膜半導体電界効果トランジスタセルのゲート領域の一部は、該トレンチネットワークの側壁に配設されていることを特徴とする併合素子。
  25. 複数のショットキーダイオードセルを形成する工程と、
    複数の金属酸化膜半導体電界効果トランジスタセルを形成する工程とを有し、
    上記ショットキーダイオードセルをレンチネットワークの底部に配設し、上記金属酸化膜半導体電界効果トランジスタセルのゲート領域は、導電領域及び絶縁領域を備え、該ゲート領域の一部を該トレンチネットワークの側壁に配設し、該ゲート領域の導電領域をマスク層を用いることなく形成することを特徴とする併合素子の製造方法。
  26. 上記ゲート導電体は、異方性エッチングプロセスによって、不純物がドープされたポリシリコン層をエッチングすることによって形成されることを特徴とする請求項２５記載の併合素子。
  27. 複数のショットキーダイオードセルと、複数の金属酸化膜半導体電界効果トランジスタセルとを備える併合素子を設計する設計方法において、
    トレンチ金属酸化膜半導体電界効果トランジスタ素子設計内の１以上のソース／ボディのメサを除去するステップと、
    上記除去されたメサが配設されていた位置に１以上のショットキーダイオードセルを配設するステップとを有する設計方法。
JP2003522983A 2001-08-23 2002-08-23 トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ Expired - Fee Related JP4874516B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/938,253 2001-08-23
US09/938,253 US6621107B2 (en) 2001-08-23 2001-08-23 Trench DMOS transistor with embedded trench schottky rectifier
PCT/US2002/027189 WO2003019623A2 (en) 2001-08-23 2002-08-23 Trench dmos transistor with embedded trench schottky rectifier

Publications (2)

Publication Number Publication Date
JP2005501408A true JP2005501408A (ja) 2005-01-13
JP4874516B2 JP4874516B2 (ja) 2012-02-15

Family

ID=25471173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003522983A Expired - Fee Related JP4874516B2 (ja) 2001-08-23 2002-08-23 トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ

Country Status (8)

Country Link
US (1) US6621107B2 (ja)
EP (1) EP1425791A4 (ja)
JP (1) JP4874516B2 (ja)
KR (1) KR20040036914A (ja)
CN (2) CN1314091C (ja)
AU (1) AU2002329862A1 (ja)
TW (1) TW583773B (ja)
WO (1) WO2003019623A2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281352A (ja) * 2006-04-11 2007-10-25 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008270806A (ja) * 2007-04-17 2008-11-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2009278067A (ja) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体装置とその製造方法
US7751215B2 (en) 2005-07-08 2010-07-06 Panasonic Corporation Semiconductor device and electric apparatus having a semiconductor layer divided into a plurality of square subregions
US7791308B2 (en) 2005-07-25 2010-09-07 Panasonic Corporation Semiconductor element and electrical apparatus
US7964911B2 (en) 2005-07-26 2011-06-21 Panasonic Corporation Semiconductor element and electrical apparatus
JP2012109368A (ja) * 2010-11-17 2012-06-07 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012124430A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 半導体装置および半導体パッケージ
JP2013507769A (ja) * 2009-10-08 2013-03-04 ヴィシェイ ジェネラル セミコンダクター，エルエルシー 改良されたトレンチ型終端構造
CN103400840A (zh) * 2013-07-01 2013-11-20 中航（重庆）微电子有限公司 一种超势垒整流器及其制备方法
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9252261B2 (en) 2011-04-19 2016-02-02 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method of the same
US10312233B2 (en) 2014-09-30 2019-06-04 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US6958513B2 (en) * 2003-06-06 2005-10-25 Chih-Hsin Wang Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
US7754550B2 (en) * 2003-07-10 2010-07-13 International Rectifier Corporation Process for forming thick oxides on Si or SiC for semiconductor devices
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US6998694B2 (en) * 2003-08-05 2006-02-14 Shye-Lin Wu High switching speed two mask Schottky diode with high field breakdown
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
FR2863773B1 (fr) * 2003-12-12 2006-05-19 Atmel Grenoble Sa Procede de fabrication de puces electroniques en silicium aminci
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP4829476B2 (ja) * 2004-03-09 2011-12-07 オンセミコンダクター・トレーディング・リミテッド ショットキーバリアダイオードおよびその製造方法
JP2005285913A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
JP2006049341A (ja) 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
DE102004057235B4 (de) * 2004-11-26 2007-12-27 Infineon Technologies Ag Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US8283723B2 (en) 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US8362547B2 (en) * 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
KR100712989B1 (ko) * 2005-03-14 2007-05-02 주식회사 하이닉스반도체 리세스 채널 및 비대칭접합 구조를 갖는 반도체 소자의제조방법
US7671441B2 (en) * 2005-04-05 2010-03-02 International Rectifier Corporation Trench MOSFET with sidewall spacer gates
CN102867825B (zh) * 2005-04-06 2016-04-06 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
US7411244B2 (en) * 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
DE102005059034B4 (de) * 2005-12-10 2007-10-11 X-Fab Semiconductor Foundries Ag SOI-Isolationsgrabenstrukturen
DE102005059035B4 (de) * 2005-12-10 2007-11-08 X-Fab Semiconductor Foundries Ag Isolationsgrabenstrukturen für hohe Spannungen
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
US8022482B2 (en) * 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
CN101506988B (zh) * 2006-08-18 2010-11-10 和舰科技(苏州)有限公司 一种应用于亚微米集成电路的肖特基二极管及其制造方法
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
US7812409B2 (en) * 2006-12-04 2010-10-12 Force-Mos Technology Corp. Trench MOSFET with cell layout, ruggedness, truncated corners
JP5091487B2 (ja) * 2007-01-09 2012-12-05 株式会社東芝 半導体装置の製造方法
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP4492735B2 (ja) 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
TWI401799B (zh) * 2007-12-21 2013-07-11 Alpha & Omega Semiconductor 具有不同溝渠深度之ｍｏｓ裝置
WO2009134812A1 (en) * 2008-04-28 2009-11-05 Lakota Technologies, Inc. Mosfet with integrated field effect rectifier
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US8426913B2 (en) 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US7781830B2 (en) * 2008-07-16 2010-08-24 Promos Technologies Inc. Recessed channel transistor and method for preparing the same
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
TWI394263B (zh) * 2009-07-23 2013-04-21 Excelliance Mos Corp 半導體結構及其製造方法
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
CN101989600B (zh) * 2009-08-06 2012-09-26 杰力科技股份有限公司 半导体结构及其制造方法
US8222678B2 (en) * 2009-08-17 2012-07-17 Excelliance Mos Corporation Semiconductor structure
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
US8362555B2 (en) * 2009-11-24 2013-01-29 Intersil Americas Inc. Voltage converter and systems including same
CN102074508A (zh) * 2009-11-24 2011-05-25 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的工艺方法
US8368140B2 (en) * 2009-12-03 2013-02-05 Diodes Incorporated Trench MOS device with Schottky diode and method for manufacturing same
CN102088020B (zh) * 2009-12-08 2012-10-03 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN102110687B (zh) * 2009-12-24 2013-06-12 上海华虹Nec电子有限公司 沟槽mos器件
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky
US8492225B2 (en) * 2009-12-30 2013-07-23 Intersil Americas Inc. Integrated trench guarded schottky diode compatible with powerdie, structure and method
CN102859699B (zh) 2010-03-02 2016-01-06 维西埃-硅化物公司 制造双栅极装置的结构和方法
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
CN101853850B (zh) * 2010-03-17 2011-10-26 无锡新洁能功率半导体有限公司 一种超势垒半导体整流器件及其制造方法
US7994001B1 (en) * 2010-05-11 2011-08-09 Great Power Semiconductor Corp. Trenched power semiconductor structure with schottky diode and fabrication method thereof
TWI458022B (zh) * 2010-07-23 2014-10-21 Great Power Semiconductor Corp 低閘極電荷的溝槽式功率半導體製造方法
CN102376568B (zh) * 2010-08-19 2015-08-05 北大方正集团有限公司 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法
CN102005478A (zh) * 2010-09-16 2011-04-06 哈尔滨工程大学 集成肖特基整流器的栅增强功率mosfet器件
DE102010063041A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Generatorvorrichtung mit verbesserter Verpolfestigkeit
CN102737997A (zh) * 2011-04-07 2012-10-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103688363B (zh) 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
TWI521718B (zh) * 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6127820B2 (ja) * 2013-08-02 2017-05-17 トヨタ自動車株式会社 半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
CN103441148B (zh) * 2013-08-13 2016-08-31 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
KR101448158B1 (ko) * 2013-08-19 2014-10-07 주식회사 시지트로닉스 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
CN104517961B (zh) * 2013-09-29 2020-06-05 无锡华润上华科技有限公司 整流器及其制造方法
US9478426B2 (en) 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US10483389B2 (en) 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
TWI528565B (zh) * 2014-07-02 2016-04-01 Hestia Power Inc Silicon carbide semiconductor components
US10418476B2 (en) * 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP6763779B2 (ja) * 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
DE102015204138A1 (de) * 2015-03-09 2016-09-15 Robert Bosch Gmbh Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
JP6222706B2 (ja) * 2015-07-23 2017-11-01 ローム株式会社 半導体装置および半導体パッケージ
WO2017064887A1 (ja) 2015-10-16 2017-04-20 三菱電機株式会社 半導体装置
JP6667893B2 (ja) 2015-10-20 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101786664B1 (ko) 2015-12-11 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
WO2018055318A1 (en) 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN106328718A (zh) * 2016-11-04 2017-01-11 四川洪芯微科技有限公司 一种台面二极管
KR101896332B1 (ko) 2016-12-13 2018-09-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
SE541402C2 (en) * 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
KR102206965B1 (ko) 2017-11-01 2021-01-25 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 트렌치형 전력 트랜지스터
US10818788B2 (en) 2017-12-15 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Schottky diode integrated into superjunction power MOSFETs
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
JP7119422B2 (ja) * 2018-02-28 2022-08-17 富士電機株式会社 縦型半導体装置及び縦型半導体装置の製造方法
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US10593760B2 (en) 2018-08-02 2020-03-17 Semiconductor Components Industries, Llc Method for forming trench semiconductor device having Schottky barrier structure
CN109244136B (zh) * 2018-09-19 2021-07-27 电子科技大学 槽底肖特基接触SiC MOSFET器件
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
CN109256427A (zh) * 2018-09-19 2019-01-22 电子科技大学 一种集成肖特基二极管的SiC MOSFET器件
CN109244138A (zh) * 2018-09-19 2019-01-18 电子科技大学 具有良好第三象限性能的SiC MOSFET器件
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
CN109742135B (zh) * 2018-12-03 2022-05-20 北京大学深圳研究生院 一种碳化硅mosfet器件及其制备方法
CN109742148B (zh) * 2019-01-16 2024-04-02 厦门芯光润泽科技有限公司 碳化硅umosfet器件及其制备方法
CN109755322A (zh) * 2019-02-14 2019-05-14 厦门芯光润泽科技有限公司 碳化硅mosfet器件及其制备方法
US10581426B1 (en) * 2019-03-11 2020-03-03 Texas Instruments Incorporated Source down power FET with integrated temperature sensor
CN110148629B (zh) * 2019-03-18 2020-11-27 电子科技大学 一种沟槽型碳化硅mosfet器件及其制备方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11527627B2 (en) * 2020-01-14 2022-12-13 Diodes Incorporated Semiconductor Schottky rectifier device
KR102501554B1 (ko) * 2020-10-08 2023-02-17 에트론 테크놀로지, 아이엔씨. 누설 전류가 감소되고 온/오프 전류를 조정할 수 있는 트랜지스터 구조체
US20220130998A1 (en) * 2020-10-28 2022-04-28 Cree, Inc. Power semiconductor devices including angled gate trenches
US11610991B2 (en) 2020-10-28 2023-03-21 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
US11769828B2 (en) 2020-10-28 2023-09-26 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116574A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 電界効果トランジスタおよびその製造方法
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JPH08255902A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 絶縁ゲート型半導体装置とその製造方法
JPH09102602A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
JPH10136642A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータ装置
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
GB2199694A (en) 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
JP2797941B2 (ja) 1993-12-27 1998-09-17 日本電気株式会社 光電変換素子とその駆動方法
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3272242B2 (ja) 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US7126169B2 (en) * 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116574A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 電界効果トランジスタおよびその製造方法
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JPH08255902A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 絶縁ゲート型半導体装置とその製造方法
JPH09102602A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
JPH10136642A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータ装置
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751215B2 (en) 2005-07-08 2010-07-06 Panasonic Corporation Semiconductor device and electric apparatus having a semiconductor layer divided into a plurality of square subregions
US7791308B2 (en) 2005-07-25 2010-09-07 Panasonic Corporation Semiconductor element and electrical apparatus
US7964911B2 (en) 2005-07-26 2011-06-21 Panasonic Corporation Semiconductor element and electrical apparatus
JP2007281352A (ja) * 2006-04-11 2007-10-25 Denso Corp 炭化珪素半導体装置およびその製造方法
US8659078B2 (en) 2006-08-09 2014-02-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8937350B2 (en) 2006-08-09 2015-01-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
US8405145B2 (en) 2006-08-09 2013-03-26 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2008270806A (ja) * 2007-04-17 2008-11-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
US9252266B2 (en) 2008-04-17 2016-02-02 Fuji Electric Co., Ltd. Wide band gap semiconductor device and method for producing the same
JP2009278067A (ja) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体装置とその製造方法
JP2013507769A (ja) * 2009-10-08 2013-03-04 ヴィシェイ ジェネラル セミコンダクター，エルエルシー 改良されたトレンチ型終端構造
JP2012109368A (ja) * 2010-11-17 2012-06-07 Fuji Electric Co Ltd 半導体装置の製造方法
US8841697B2 (en) 2010-11-17 2014-09-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor devices
US9614029B2 (en) 2010-12-10 2017-04-04 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP2015128180A (ja) * 2010-12-10 2015-07-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9985093B2 (en) 2010-12-10 2018-05-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2012124430A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 半導体装置および半導体パッケージ
US9252261B2 (en) 2011-04-19 2016-02-02 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method of the same
JP5862660B2 (ja) * 2011-04-19 2016-02-16 日産自動車株式会社 半導体装置およびその製造方法
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法
JP5939448B2 (ja) * 2013-04-30 2016-06-22 日産自動車株式会社 半導体装置及びその製造方法
CN103400840A (zh) * 2013-07-01 2013-11-20 中航（重庆）微电子有限公司 一种超势垒整流器及其制备方法
US10312233B2 (en) 2014-09-30 2019-06-04 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
CN1314091C (zh) 2007-05-02
KR20040036914A (ko) 2004-05-03
US20030040144A1 (en) 2003-02-27
WO2003019623A3 (en) 2003-10-16
US6621107B2 (en) 2003-09-16
EP1425791A4 (en) 2006-02-15
WO2003019623A2 (en) 2003-03-06
CN101064308A (zh) 2007-10-31
TW583773B (en) 2004-04-11
AU2002329862A1 (en) 2003-03-10
EP1425791A2 (en) 2004-06-09
JP4874516B2 (ja) 2012-02-15
CN1547765A (zh) 2004-11-17

Similar Documents

Publication Publication Date Title
JP4874516B2 (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US7489011B2 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
EP0763259B1 (en) Punch-through field effect transistor
US7714383B2 (en) Semiconductor device
EP2315247B1 (en) Trench dmos transistor with embedded trench schottky rectifier
JP4860821B2 (ja) 半導体デバイス製造方法
US6600194B2 (en) Field-effect semiconductor devices
US8035158B2 (en) Semiconductor device
EP1290735B1 (en) Semiconductor device
JP2003505886A (ja) セル状トレンチゲート電界効果トランジスタ
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
JP2001298190A (ja) 半導体装置及びその製造方法
WO2007015500A1 (ja) トレンチ型ｍｉｓｆｅｔ
JP3998454B2 (ja) 電力用半導体装置
JP4865194B2 (ja) 超接合半導体素子
JP2024009372A (ja) 超接合半導体装置
JP2002100783A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees