CN102376568B - 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 - Google Patents
在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 Download PDFInfo
- Publication number
- CN102376568B CN102376568B CN201010258080.2A CN201010258080A CN102376568B CN 102376568 B CN102376568 B CN 102376568B CN 201010258080 A CN201010258080 A CN 201010258080A CN 102376568 B CN102376568 B CN 102376568B
- Authority
- CN
- China
- Prior art keywords
- deep trench
- polysilicon
- wafer
- reative cell
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域,特别涉及一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,用以解决现有技术中存在的在沟槽较深时,有可能导致晶圆翘曲严重,致使光刻机无法进片,影响正常生产工艺,降低生产效率的问题。该方法包括:将具有深沟槽的晶圆放入反应室;在晶圆的深沟槽内淀积掺杂的多晶硅。采用本发明实施例的方法能够改变多晶硅的内部结构和应力,减小晶圆翘曲,从而可以使光刻机正常进片,保证生产工艺正常进行,提高生产效率。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法。
背景技术
肖特基是一种典型的二极管结构,它相比普通的由P型和N型半导体组成的二极管结构,具有导通电压更低,反应速度更快,恢复时间更短的优点。
肖特基二极管产品是在晶圆上完成加工的,加工肖特基二极管产品的晶圆称为肖特基二极管晶圆,肖特基二极管晶圆表面有一层质量很好、符合特定要求的硅层,称为外延晶圆。
肖特基二极管产品有平面型和沟槽型两种不同的结构。
目前,生产沟槽型肖特基二极管产品的工艺流程包括:在外延晶圆上开沟槽(如图1所示,在外延晶圆上刻蚀出沟槽的晶圆示意图中,晶圆衬底101上有一层外延晶圆102,外延晶圆102上开了很多条沟槽103);在沟槽内生长隔离氧化层;在沟槽内淀积未掺杂的多晶硅;以及后续的工艺步骤。
目前,在生产过程中发现,如果沟槽较深,如深度大于1微米,在后续的工艺步骤中,有可能导致晶圆翘曲严重(具体可以参见图2,从图2中可以看出:晶圆201上有淀积了未掺杂多晶硅的沟槽202,晶圆201已经发生严重翘曲),致使光刻机无法进片,影响正常生产工艺,降低生产效率。
综上所述,现有技术的不足在于:
在沟槽较深时,有可能导致晶圆翘曲严重,致使光刻机无法进片,影响正常生产工艺,降低生产效率。
发明内容
本发明实施例提供一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,用以解决现有技术中存在的在沟槽较深时,有可能导致晶圆翘曲严重,致使光刻机无法进片,影响正常生产工艺,降低生产效率的问题。
本发明实施例提供的一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,包括:
将具有深沟槽的晶圆放入反应室;所述放入反应室的晶圆的深沟槽内已经淀积未掺杂的多晶硅;
在晶圆的深沟槽内淀积掺杂的多晶硅,以减小晶圆翘曲。
所述在晶圆的深沟槽内淀积掺杂的多晶硅包括:
向反应室通入掺杂源气体,通过高温扩散法将杂质元素掺杂在未掺杂的多晶硅中,在深沟槽内淀积掺杂的多晶硅。
所述放入反应室的晶圆的深沟槽内已经淀积未掺杂的多晶硅;
所述在晶圆的深沟槽内淀积掺杂的多晶硅包括:
向反应室通入掺杂源气体,通过离子注入法将杂质离子注入未掺杂的多晶硅表层;
通过退火对杂质离子趋进,在深沟槽内淀积掺杂的多晶硅。
所述通过退火对杂质离子进行趋进之前,还包括:
将深沟槽内已注入杂质离子的晶圆放入另一反应室。
所述掺杂的多晶硅为掺杂N型杂质的多晶硅。
所述深沟槽的深度为大于1微米。
所述掺杂的多晶硅在8000A厚度时的方块电阻小于14欧姆/方块。
由于本发明实施例将具有深沟槽的晶圆放入反应室;在晶圆的深沟槽内淀积掺杂的多晶硅。能够改变多晶硅的内部结构和应力,减小晶圆翘曲,从而可以使光刻机正常进片,保证生产工艺正常进行,提高生产效率。
附图说明
图1为背景技术中在外延晶圆上刻蚀出沟槽的部分截面示意图;
图2为背景技术中晶圆翘曲的截面示意图;
图3为本发明实施例在深沟槽内淀积未掺杂多晶硅后的应力示意图;
图4A为本发明实施例第一种在深沟槽内淀积多晶硅的方法示意图;
图4B为本发明实施例晶圆放置在反应室的示意图;
图4C为本发明实施例在深沟槽内淀积掺杂多晶硅后的应力示意图;
图5为本发明实施例第二种在深沟槽内淀积多晶硅的方法示意图;
图6为本发明实施例第三种在深沟槽内淀积多晶硅的方法示意图;
图7为本发明实施例第四种在深沟槽内淀积多晶硅的方法示意图;
图8为本发明实施例第五种在深沟槽内淀积多晶硅的方法示意图。
具体实施方式
发明人在发明过程中,发现晶圆翘曲与现有技术中采用的在沟槽内淀积未掺杂多晶硅有很大关系。原因在于:外延晶圆上开沟槽处的硅原子被挖去后,在高温下淀积的未掺杂多晶硅材质结构与外延晶圆的硅原子结构不同,无法抵御沟槽及沟槽两边外延晶圆硅原子向中间的挤压力,这种挤压力称为应力,由于沟槽内淀积的未掺杂多晶硅的应力小于沟槽两边外延晶圆的应力,从而导致晶圆向沟槽开口方向弯曲,并且沟槽越深、间距越密,则晶圆的翘曲越严重。如图3所示,在深沟槽内淀积未掺杂多晶硅的应力示意图中,深沟槽302外边的黑色单向箭头表示外延晶圆301及深沟槽302的应力方向,深沟槽302内部的黑色双向箭头表示未掺杂的多晶硅303的应力方向。
为使晶圆翘曲较小,发明人通过改变深沟槽内淀积多晶硅的类型,从而改变多晶硅的内部结构和应力大小,减小晶圆翘曲。
如图4A所示,本发明提供一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,包括如下步骤:
步骤401、将具有深沟槽的晶圆放入反应室;
其中,深沟槽的深度为大于1微米。
反应室是一个可密闭的容器,具有进气口和出气口,并且反应室的温度可以根据需要设定。如图4B所示,在晶圆放置在反应室的示意图中,反应室403包括用于固定晶圆的卡槽404及进气口405,具有深沟槽的晶圆406放置在卡槽404中。
步骤402、在晶圆的深沟槽内淀积掺杂的多晶硅,用以减小晶圆翘曲。
其中,掺杂的多晶硅可以为掺杂N型杂质(如:磷、砷、锑)的多晶硅,也可以是掺杂P型杂质(如:硼)的多晶硅。
包含杂质元素的气体称为掺杂源气体。
具体的,含磷(P)的掺杂源气体包括:磷化氢(PH3)、三溴氧磷(POBr3)、三氯氧磷(POCl3),其中,POCl3常温下为液态,加热可以转为气态。
含硼(B)的掺杂源气体包括:硼乙烷(B2H6)、硼酸三甲酯(B(CH3O))、三溴化硼(BBr3)、无水硼酸三甲酯(B(CH3O)3)、硼酸三丙酯(C9H21BO3)等。
含砷(As)的掺杂源气体包括:AsH3。
含锑(Sb)的掺杂源气体包括:SbH3。
由于P型杂质硼在多晶硅中的扩散速率较快,有可能扩散到深沟槽周围的氧化层中去。较佳的,本发明实施例采用含N型杂质的掺杂源气体,最常用的是采用含磷的掺杂源气体。
本发明实施例中,由于深沟槽内淀积掺杂的多晶硅,相比现有技术中在深沟槽中淀积未掺杂的多晶硅,沟槽内的多晶硅结构上发生改变,从微观上分析,由于不是所有的掺杂原子都可以占据晶格的位置,有些掺杂原子必须处于空隙的位置或凝结成团,使得掺杂的多晶硅结构更加致密、紧凑,从而内应力增大,能够抵抗深沟槽两边外延晶圆的硅原子的应力。因此从宏观实验结果看,在深沟槽内淀积掺杂的多晶硅可以使晶圆的翘曲较小。如图4C所示,在深沟槽内淀积掺杂多晶硅后的应力示意图中,深沟槽407外边的黑色单向箭头表示外延晶圆408及深沟槽407的应力方向,深沟槽407内部的黑色双向箭头表示填充在深沟槽407内的掺杂多晶硅409的应力方向。
下面以三个具体实施例对本发明在深沟槽肖特基二极管晶圆的深沟槽内淀积掺杂多晶硅的方法进一步详细描述。
实施例一:
如图5所示,为本发明的一个较佳实施例,提供一种在深沟槽肖特基二极管晶圆的深沟槽内淀积掺杂多晶硅的方法,包括如下步骤:
步骤501、将具有深沟槽的晶圆放入反应室。
步骤502、将化学源气体和掺杂源气体通入反应室,经过反应后在深沟槽内淀积多晶硅。
在本步骤中,化学源气体是指经过反应能够生成硅(Si)的气体化合物,包括硅烷(SiH4)、四氯化硅(SiCl4)等,通过SiH4或SiCl4分解可以得到Si,反应式为:
SiH4=Si+2H2
或SiCl4=Si+2Cl2;
为了提高深沟槽内淀积多晶硅的膜层均匀性,较佳的,化学源气体可与惰性气体混合后通入反应室。
进一步地,为了使反应简单地向一个方向进行,即:
SiH4→Si+2H2……..反应式1
或SiCl4→Si+2Cl2。
较佳的,通入氢气作为化学源气体的稀释剂。
较佳地,本实施例的化学源气体为硅烷。
由于在不同温度下生成的Si的形态可能不同,为了形成多晶硅,较佳的,本实施例中的反应室的温度在600摄氏度到650摄氏度之间。
掺杂源气体可以参加图4A中有关掺杂源气体的具体内容,较佳的,本实施例中的掺杂源气体为磷化氢。
如化学源为SiH4,掺杂源为PH3,发生反应式1及PH3的分解反应式2:
2PH3→2P+3H2……..反应式2;
通过反应式2生成的P和通过反应式1生成的Si会发生原子级别的置换,所以随着反应进行,就能在沟槽内淀积掺杂的多晶硅(Si)。
本实施例中对多晶硅掺杂的方法为化学气相沉积法。
实施例二:
如图6所示,本实施例提供一种在深沟槽肖特基二极管晶圆的深沟槽内淀积掺杂多晶硅的方法,包括如下步骤:
步骤601、将具有深沟槽的晶圆放入第一反应室。
其中,第一反应室的温度在600摄氏度到650摄氏度之间。
步骤602、向第一反应室通入化学源气体,经过反应在深沟槽内淀积未掺杂的多晶硅。
步骤603、将深沟槽内淀积了未掺杂多晶硅的晶圆放入第二反应室;
其中,第二反应室的温度一般在800摄氏度以上。
步骤604、向第二反应室通入掺杂源气体,经过反应将杂质元素掺杂在未掺杂的多晶硅中,在深沟槽内淀积掺杂的多晶硅。
本步骤中,掺杂源气体可以为POCl3、POBr3或B(CH3O)等,同时还可以根据需要通入反应气体(比如氧气)。
比如:掺杂源为POCl3,发生反应式:
4POCl3+3O2→2P2O5+6Cl2;
2P2O5+5Si→5SiO2+4P。
反应生成的P2O5和P就会掺杂在未掺杂的多晶硅中,在深沟槽内形成掺杂的多晶硅。
又如掺杂源为B(CH3O),反应式为:
2B(CH3O)+3O2→B2O3+CO2+3H2O+C;
2B2O3+3Si→3SiO2+4B。
反应生成的B2O3和B就会掺杂在未掺杂的多晶硅中,在深沟槽内形成掺杂的多晶硅。
本实施例对多晶硅掺杂的方法为高温扩散法。
实施例三:
如图7所示,本实施例提供一种在深沟槽内淀积掺杂多晶硅的方法,包括如下步骤:
步骤701、将具有深沟槽的晶圆放入第一反应室。
其中,第一反应室的温度在600摄氏度到650摄氏度之间。
步骤702、向第一反应室通入化学源气体,经过反应在深沟槽内淀积未掺杂的多晶硅。
步骤703、将深沟槽内淀积了未掺杂多晶硅的晶圆放入第二反应室;
其中,第二反应室的温度可以为常温。
步骤704、通入掺杂源气体,经过反应后将杂质离子注入到未掺杂的多晶硅表层。
其中掺杂源气体包括:PH3、AsH3、BF3等,注入的离子包括N型的P、As,或P型的B、BF2等常用离子。通过物理反应,即可以通过高压强电场使掺杂源气体发生电离,然后通过离子选择器把需要的杂质离子分离,最后用加速器给杂质离子加速,注入到未掺杂的多晶硅中。
步骤705、将深沟槽内注入了杂质离子的晶圆放入第三反应室。
其中,第三反应室的温度一般在800摄氏度到1000摄氏度之间。
步骤706、在第三反应室内,通过退火对杂质离子趋进,在深沟槽内淀积掺杂的多晶硅。
通过退火可以将注入在未掺杂多晶硅表层的杂质离子驱入到未掺杂多晶硅里部,从而形成掺杂的多晶硅。
本实施例中对多晶硅掺杂的方法为离子注入法。
在上述三个实施例中,高温扩散法在掺杂反应后生产了副产物氧化硅(SiO2),需在多晶硅回刻之前去除氧化硅,同时,高温扩散法和离子注入法都需要先在深沟槽内淀积未掺杂多晶硅,再对未掺杂多晶硅进行掺杂,从而在深沟槽内形成掺杂多晶硅,因此,相比化学气相沉积法来说,高温扩散法和离子注入法在工艺上稍微复杂一些。
为了使工艺步骤简单,节约经济成本,较佳的,采用化学气相沉积法在深沟槽内淀积掺杂的多晶硅。
在上述每一个实施例中,掺杂多晶硅的掺杂浓度可以由掺杂后多晶硅的方块电阻体现。较佳的,掺杂后的多晶硅在8000A厚度时的方块电阻小于16欧姆/方块。
如图8所示,本发明实施例提供另一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,应用于加工深沟槽肖特基二极管晶圆的工艺中,包括如下步骤:
步骤801、将具有深沟槽的晶圆放入第一反应室。
其中,深沟槽的深度为大于1微米。
第一反应室是一个可密闭的容器,具有进气口和出气口,并且反应室的温度可以根据需要设定。
由于在不同温度下生成的Si的形态可能不同,为了形成多晶硅,较佳的,本实施例中的第一反应室的温度在540摄氏度到560摄氏度之间。
步骤802、向第一反应室通入化学源气体,经过反应后在沟槽内淀积非晶硅。
其中化学源气体可以为SiH4、SiCl4等经过反应能够生成Si的气体,本实施例中采用SiH4,发生反应式1,由于温度在540摄氏度到560摄氏度之间,所以在沟槽内淀积的Si为非晶硅。
步骤803、将沟槽内淀积非晶硅的晶圆放入第二反应室。
其中,第二反应室的温度在950摄氏度以上。
步骤804、在第二反应室内,通过退火使非晶硅的结构发生改变,在深沟槽内形成多晶硅,用以减小晶圆翘曲。
本实施例中,在深沟槽中先淀积非晶硅,然后再将非晶硅转变成多晶硅,相比现有技术直接在深沟槽内淀积多晶硅,可以增大沟槽内多晶硅的应力,从而能够抵抗深沟槽两边外延晶圆硅原子的应力,减小晶圆翘曲。
较佳的,在上述每一个实施例中,任一反应室为一个温度可控的炉管。第一反应室、第二反应室和第三反应室可以是相同的反应室,也可以是不同的反应室。如果是相同的反应室,且反应室在进行反应后被污染,则必须将反应室完全清理干净再进行下一反应。
较佳的,第一反应室、第二反应室和第三反应室是不同的反应室。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
由于本发明实施例通过将具有深沟槽的晶圆放入反应室;在晶圆的深沟槽内淀积掺杂的多晶硅,能够改变多晶硅的内部结构和应力,减小晶圆翘曲,从而可以使光刻机正常进片,保证生产工艺正常进行,提高生产效率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法,其特征在于,该方法包括:
将具有深沟槽的晶圆放入反应室;所述放入反应室的晶圆的深沟槽内已经淀积未掺杂的多晶硅;
在晶圆的深沟槽内淀积掺杂的多晶硅,以减小晶圆翘曲。
2.如权利要求1所述的方法,其特征在于,所述在晶圆的深沟槽内淀积掺杂的多晶硅包括:
向反应室通入掺杂源气体,通过高温扩散法将杂质元素掺杂在未掺杂的多晶硅中,在深沟槽内淀积掺杂的多晶硅。
3.如权利要求1所述的方法,其特征在于,所述在晶圆的深沟槽内淀积掺杂的多晶硅包括:
向反应室通入掺杂源气体,通过离子注入法将杂质离子注入未掺杂的多晶硅表层;
通过退火对杂质离子趋进,在深沟槽内淀积掺杂的多晶硅。
4.如权利要求3所述的方法,其特征在于,所述通过退火对杂质离子进行趋进之前,还包括:
将深沟槽内已注入杂质离子的晶圆放入另一反应室。
5.如权利要求1-4任一所述的方法,其特征在于,所述掺杂的多晶硅为掺杂N型杂质的多晶硅。
6.如权利要求1-4任一所述的方法,其特征在于,所述深沟槽的深度为大于1微米。
7.如权利要求1-4任一所述的方法,其特征在于,所述掺杂的多晶硅在8000A厚度时的方块电阻小于14欧姆/方块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010258080.2A CN102376568B (zh) | 2010-08-19 | 2010-08-19 | 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010258080.2A CN102376568B (zh) | 2010-08-19 | 2010-08-19 | 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102376568A CN102376568A (zh) | 2012-03-14 |
CN102376568B true CN102376568B (zh) | 2015-08-05 |
Family
ID=45794974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010258080.2A Active CN102376568B (zh) | 2010-08-19 | 2010-08-19 | 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102376568B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545169A (zh) * | 2012-07-11 | 2014-01-29 | 上海华虹Nec电子有限公司 | 防止晶圆翘曲变形的方法 |
CN109119334B (zh) * | 2018-08-24 | 2021-03-23 | 长江存储科技有限责任公司 | 半导体结构的表面修正方法以及3d存储器件的制造方法 |
CN112542373B (zh) * | 2020-11-05 | 2023-07-21 | 山西中科潞安紫外光电科技有限公司 | 一种提高翘曲蓝宝石晶圆研磨良率的方法 |
CN113964023B (zh) * | 2021-12-21 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1547765A (zh) * | 2001-08-23 | 2004-11-17 | 通用半导体公司 | 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管 |
CN101073157A (zh) * | 2004-12-10 | 2007-11-14 | 罗伯特·博世有限公司 | 半导体装置及用于其制造的方法 |
CN101425461A (zh) * | 2007-10-22 | 2009-05-06 | 应用材料股份有限公司 | 提高用于无孔间隙填充的介电膜质量的方法和系统 |
CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657256B2 (en) * | 2001-05-22 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS transistor having a zener diode for protection from electro-static discharge |
US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
JP2007201417A (ja) * | 2005-12-28 | 2007-08-09 | Tokyo Electron Ltd | 熱処理用ボート及び縦型熱処理装置 |
-
2010
- 2010-08-19 CN CN201010258080.2A patent/CN102376568B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1547765A (zh) * | 2001-08-23 | 2004-11-17 | 通用半导体公司 | 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管 |
CN101073157A (zh) * | 2004-12-10 | 2007-11-14 | 罗伯特·博世有限公司 | 半导体装置及用于其制造的方法 |
CN101425461A (zh) * | 2007-10-22 | 2009-05-06 | 应用材料股份有限公司 | 提高用于无孔间隙填充的介电膜质量的方法和系统 |
CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102376568A (zh) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11637014B2 (en) | Methods for selective deposition of doped semiconductor material | |
US11594600B2 (en) | Structures with doped semiconductor layers and methods and systems for forming same | |
US9647114B2 (en) | Methods of forming highly p-type doped germanium tin films and structures and devices including the films | |
EP2419306B1 (en) | High efficiency epitaxial chemical vapor deposition (cvd) reactor | |
CN107155377B (zh) | 使用离子注入制造太阳能电池发射极区 | |
KR100852585B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN102376568B (zh) | 在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法 | |
CN105659395A (zh) | 使用离子注入制造太阳能电池发射极区 | |
EP2504860A1 (en) | Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles | |
JPS5963723A (ja) | 溝つきガスゲ−ト | |
CN101116173A (zh) | 在硅外延薄膜形成时使用氯气和/或氯化氢 | |
JPS6367730A (ja) | 半導体基板に作られた溝に対するド−ピング方法 | |
CN102856171A (zh) | 用于微波晶体再生长的低温方法和设备 | |
Wehmeier et al. | Boron-doped PECVD silicon oxides as diffusion sources for simplified high-efficiency solar cell fabrication | |
JPH0391239A (ja) | 半導体装置の製造方法 | |
Macco et al. | Temporal and spatial atomic layer deposition of Al-doped zinc oxide as a passivating conductive contact for silicon solar cells | |
CN103855196A (zh) | 异质结双极晶体管装置及其制造方法 | |
CN102623470A (zh) | 制造半导体衬底的方法 | |
CN102017085B (zh) | 用于沉积超细晶粒多晶硅薄膜的方法 | |
US20070155141A1 (en) | Semiconductor device and method for fabricating the same | |
US20160013274A1 (en) | Halogenated dopant precursors for epitaxy | |
Robinson et al. | Silicon epitaxial growth using dichlorosilane | |
CN106298486A (zh) | 半导体器件的制备方法 | |
US20230349069A1 (en) | Structures with boron- and gallium-doped silicon germanium layers and methods and systems for forming same | |
CN111599814B (zh) | 分栅快闪存储器及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |