CN106298486A - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN106298486A CN106298486A CN201510312724.4A CN201510312724A CN106298486A CN 106298486 A CN106298486 A CN 106298486A CN 201510312724 A CN201510312724 A CN 201510312724A CN 106298486 A CN106298486 A CN 106298486A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance lowering
- polysilicon layer
- polysilicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 98
- 229920005591 polysilicon Polymers 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000001590 oxidative effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 223
- 238000000034 method Methods 0.000 claims description 25
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000006701 autoxidation reaction Methods 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052756 noble gas Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000000243 solution Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制备方法，包括：在半导体硅基底的表面上依次形成了栅氧化层、低阻化多晶硅层和氮化硅层之后，对栅氧化层、低阻化多晶硅层和氮化硅层进行光刻和刻蚀，形成半导体器件的栅极；再形成半导体器件的体区、漂移区、源区、漏区以及P+区；形成薄氧化层，去除氮化硅层之后，利用氢氟酸溶液，去除低阻化多晶硅层表面上形成的第一自然氧化层，再在低阻化多晶硅层的表面上形成金属硅化物层。实现了去除了低阻化多晶硅层表面由于暴露在空气中而形成的自然氧化层，防止自然氧化层阻挡金属与多晶硅反应，可以制得合适厚度的金属硅化物层，有效的降低了半导体器件的栅极的电阻。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种半导体器件的制备方法。
背景技术
半导体器件是工业制作中的常用器件，在半导体器件的栅极上需要形成金属硅化物来降低栅极的电阻。
现有技术中提供的半导体器件的制备方法为：在半导体硅基底的表面上依次形成栅氧化层、低阻化多晶硅层和氮化硅层之后，形成半导体器件的栅极，再形成半导体器件的体区、源区等，在去除了氮化硅层之后，在低阻化多晶硅层的表面上形成金属硅化物层以形成半导体器件。
然而现有技术中，在形成半导体器件的过程中，一旦低阻化多晶硅层暴露在空气中，会在低阻化多晶硅层的表面上生成一层自然氧化层，从而在金属硅化物层的形成过程中，自然氧化层会阻挡金属与多晶硅的反应，使得制得的金属硅化物层较薄，无法很好的降低半导体器件的栅极的电阻。
发明内容
本发明提供一种半导体器件的制备方法，用以解决现有技术中的在形成半导体器件的过程中，一旦低阻化多晶硅层暴露在空气中，会在低阻化多晶硅层的表面上生成一层自然氧化层，从而在金属硅化物层的形成过程中，自然氧化层会阻挡金属与多晶硅的反应，使得制得的金属硅化物层较薄，无法很好的降低半导体器件的栅极的电阻的问题。
本发明提供一种半导体器件的制备方法，包括：
在半导体硅基底的表面上形成栅氧化层后，在所述栅氧化层的表面上形成低阻化多晶硅层；
在所述低阻化多晶硅层的表面上沉积氮化硅，形成氮化硅层；
对所述栅氧化层、所述低阻化多晶硅层和所述氮化硅层进行光刻和刻蚀，形成所述半导体器件的栅极，所述栅极为刻蚀后的低阻化多晶硅层；
形成所述半导体器件的体区、漂移区、源区、漏区以及P+区；
在所述硅基底的表面和所述低阻化多晶硅层的侧面上形成薄氧化层；
采用热磷酸溶液，去除所述氮化硅层；
利用氢氟酸溶液，去除所述低阻化多晶硅层表面上形成的第一自然氧化层；
在所述低阻化多晶硅层的表面上形成金属硅化物层。
本发明的技术效果是：在半导体硅基底的表面上依次形成了栅氧化层、低阻化多晶硅层和氮化硅层之后，对栅氧化层、低阻化多晶硅层和氮化硅层进行光刻和刻蚀，形成半导体器件的栅极；再形成半导体器件的体区、漂移区、源区、漏区以及P+区；形成薄氧化层，去除氮化硅层之后，利用氢氟酸溶液，去除低阻化多晶硅层表面上形成的第一自然氧化层，再在低阻化多晶硅层的表面上形成金属硅化物层。实现了去除了低阻化多晶硅层表面由于暴露在空气中而形成的自然氧化层，防止自然氧化层阻挡金属与多晶硅反应，可以制得合适厚度的金属硅化物层，有效的降低了半导体器件的栅极的电阻。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程示意图；
图2为本发明实施例一的步骤101执行过程中半导体器件的剖面结构示意图；
图3为本发明实施例一的步骤102执行过程中半导体器件的剖面结构示意图；
图4为本发明实施例一的步骤103执行过程中半导体器件的剖面结构示意图；
图5为本发明实施例一的步骤104执行过程中半导体器件的剖面结构示意图；
图6为本发明实施例一的步骤105执行过程中半导体器件的剖面结构示意图；
图7为本发明实施例一的步骤106执行过程中半导体器件的剖面结构示意图；
图8为本发明实施例一的步骤107执行过程中半导体器件的剖面结构示意图；
图9为本发明实施例一的步骤108执行过程中半导体器件的剖面结构示意图；
图10为本发明实施例一的步骤101执行过程中半导体器件的另一剖面结构示意图。
附图标记：
11-硅基底 12-栅氧化层 13-低阻化多晶硅层 14-氮化硅层
15-体区 16-漂移区 17-源区 18-漏区
19-P+区 20-薄氧化层 21-第一自然氧化层 22-金属硅化物层23-第二自然氧化层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的半导体器件的制备方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，如图1所示，方法包括：
步骤101、在半导体硅基底的表面上形成栅氧化层后，在栅氧化层的表面上形成低阻化多晶硅层。
在本实施例中，具体的，图2为本发明实施例一的步骤101执行过程中半导体器件的剖面结构示意图，如图2所示，半导体硅基底用标号11表示，半导体硅基底11包括衬底和设置在衬底表面上的外延层，外延层为一层或多层半导体薄膜；栅氧化层用标号12表示，低阻化多晶硅层用标号13表示。
其中，半导体硅基底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
在反应炉中通入氧气，在高温下，半导体硅基底11的表面上形成栅氧化层12。
然后，采用低压化学气相沉积方法，在反应炉中通入硅烷(SiH4)气体，硅烷气体在高温下分解成多晶硅，多晶硅沉积在栅氧化层12的表面，从而在栅氧化层12的表面上形成多晶硅层。
对多晶硅层中进行多晶硅低阻化处理，以降低多晶硅层的电阻，可以向多晶硅层中注入N型离子，或者可以向多晶硅层中掺杂三氯氧磷气体，从而多晶硅层成为低阻化多晶硅层13。本实施例中，对于多晶硅低阻化处理的方式，不做限定。
步骤102、在低阻化多晶硅层的表面上沉积氮化硅，形成氮化硅层。
在本实施例中，具体的，图3为本发明实施例一的步骤102执行过程中半导体器件的剖面结构示意图，如图3所示，氮化硅层用标号14表示。
采用低压化学气相沉积方法，在反应炉中通入二氯硅烷(SiH2Cl2)和氨气(NH3)气体，在高温下，两种气体发生化学反应，生成氮化硅，氮化硅沉积在低阻化多晶硅层13的表面上，形成氮化硅层14。
其中，氮化硅层14的厚度为200埃～500埃之间。
步骤103、对栅氧化层、低阻化多晶硅层和氮化硅层进行光刻和刻蚀，形成半导体器件的栅极，栅极为刻蚀后的低阻化多晶硅层。
在本实施例中，具体的，图4为本发明实施例一的步骤103执行过程中半导体器件的剖面结构示意图，如图4所示，对栅氧化层12、低阻化多晶硅层13和氮化硅层14进行光刻，然后再进行刻蚀，其中，刻蚀的方式可以包括但不限于反应离子刻蚀(Reactive-Ion Etching，简称RIE)和感应耦合等离子体刻蚀(Inductively Coupled Plasma，简称ICP)，从而刻蚀后的低阻化多晶硅层13成为半导体器件的栅极。
步骤104、形成半导体器件的体区、漂移区、源区、漏区以及P+区。
在本实施例中，具体的，图5为本发明实施例一的步骤104执行过程中半导体器件的剖面结构示意图，如图5所示，体区用标号15表示，漂移区用标号16表示，源区用标号17表示，漏区用标号18表示，P+区用标号19表示。
向硅基底11中注入离子后再进行离子驱入，形成体区15；同时向硅基底11中注入其他离子，形成漂移区16，源区17，漏区18，P+区19。
步骤105、在硅基底的表面和低阻化多晶硅层的侧面上形成薄氧化层。
在本实施例中，具体的，图6为本发明实施例一的步骤105执行过程中半导体器件的剖面结构示意图，如图6所示，薄氧化层用标号20表示。
其中，步骤105的具体过程为：对硅基底11进行热氧化处理，在硅基底11的表面、低阻化多晶硅层13的侧面、以及氮化硅层14的表面上形成薄氧化层20；去除氮化硅层表面上的薄氧化层20。
在反应炉中在高温下通入氧气，对硅基底11进行热氧化处理，在硅基底11的表面以及低阻化多晶硅层13的侧面上形成薄氧化层20；同时氮化硅层14会与氧气发生反应，在氮化硅层14的表面上形成薄氧化层20。
然后，去除氮化硅层14表面上的薄氧化层20。由于在对硅基底11进行热氧化处理的过程中，硅基底11的表面以及低阻化多晶硅层13的侧面上的薄氧化层20的厚度，远远大于氮化硅层14的表面上的氧化层；所以去除氮化硅层14表面上的氧化层的时候，薄氧化层20的损失量很小，不会对后续的过程产生影响。
其中，薄氧化层20的厚度为250埃～450埃。
传统工艺中，此步骤的薄氧化层厚度在200～400埃左右，本申请中薄氧化层厚度比传统工艺中略厚50埃，以保证最终留在半导体器件上的薄氧化层的厚度适合后续步骤的处理。
步骤106、采用热磷酸溶液，去除氮化硅层。
在本实施例中，具体的，图7为本发明实施例一的步骤106执行过程中半导体器件的剖面结构示意图，如图7所示，第一自然氧化层用标号21表示。
采用170摄氏度热磷酸溶液去除氮化硅层14，由于热磷酸溶液的特性是只会和氮化硅发生反应，而不会和薄氧化层20发生反应，所以此步骤并不会对薄氧化层20有腐蚀作用。
同时，热磷酸溶液会和低阻化多晶硅层13表面的硅原子发生非常细微的化学反应，在低阻化多晶硅层13表面生成一层非常薄的第一自然氧化层21。
其中，第一自然氧化层21的厚度为20埃～30埃。
步骤107、利用氢氟酸溶液，去除低阻化多晶硅层表面上形成的第一自然氧化层。
在本实施例中，具体的，图8为本发明实施例一的步骤107执行过程中半导体器件的剖面结构示意图，如图8所示。
其中，步骤107的具体过程为：采用浓度范围为1％～5％的氢氟酸溶液，在第一预设时间内，去除低阻化多晶硅层13表面上形成的第一自然氧化层21；
采用氢氟酸浓度范围为1％～5％的氢氟酸溶液，在第一预设时间30秒～50秒内，清洗掉第一自然氧化层21，以清洗掉30～50埃的氧化层为宜。在这个过程中，在硅基底11的表面和低阻化多晶硅层13的侧面上的薄氧化层20也会被氢氟酸溶液腐蚀掉一部分，但是由于在步骤105中生长的薄氧化层20已经较厚，所以薄氧化层20被氢氟酸溶液腐蚀掉的量很小，从而薄氧化层20依旧可以很好的保护硅基底11的表面上的硅，进而不会对后续步骤产生影响，也不会对半导体器件的性能产生影响。
步骤108、在低阻化多晶硅层的表面上形成金属硅化物层。
在本实施例中，具体的，图9为本发明实施例一的步骤108执行过程中半导体器件的剖面结构示意图，如图9所示，金属硅化物层用标号22表示。
其中，步骤108的具体过程为：在整个器件表面上沉积金属层；利用惰性气体作为保护气体，对硅基底11进行高温退火处理，以通过低阻化多晶硅层13和位于低阻化多晶硅层13表面上的金属层反应形成金属硅化物；去除未与低阻化多晶硅层13反应的金属层之后，对硅基底11进行高温退火处理。
首先采用物理气相沉积(Physical Vapor Deposition，简称PVD)方法，用氩原子轰击金属，使得金属沉积在整个半导体器件的表面，在整个半导体器件的表面上形成金属层。
以惰性气体氮气作为保护气体，在高温下对硅基底11进行快速退火处理，低阻化多晶硅层13与金属层发生反应，形成49相的金属硅化物层22；同时，在硅基底11的表面以及低阻化多晶硅层13的侧面上的金属层因为有薄氧化层20的保护，金属不会和硅发生反应，同时金属也不会和薄氧化层20发生反应，从而沉积在硅基底11的表面以及低阻化多晶硅层13的侧面上的金属层不会成为金属硅化物。
可以利用硫酸和双氧水的混合溶液，或者氨水和双氧水的混合溶液，去除未与低阻化多晶硅层13反应的金属层，本实施例对于去除未与低阻化多晶硅层13反应的金属层的方式不做限定。
然后，再对硅基底11进行一次高温退火处理，使得低阻化多晶硅层13上49相的金属硅化物层22，转化为54相的金属硅化物22。
其中，金属层中的金属是以下的任意一种：钛金属、钴金属和镍金属。
本实施例通过在半导体硅基底11的表面上依次形成了栅氧化层12、低阻化多晶硅层13和氮化硅层14之后，对栅氧化层12、低阻化多晶硅层13和氮化硅层14进行光刻和刻蚀，形成半导体器件的栅极；再形成半导体器件的体区15、漂移区16、源区17、漏区18以及P+区19；形成薄氧化层20，去除氮化硅层14之后，利用氢氟酸溶液，去除低阻化多晶硅层13表面上形成的第一自然氧化层21，再在低阻化多晶硅层13的表面上形成金属硅化物层22。从而得到了半导体器件，由于在去除了氮化硅层14之后，低阻化多晶硅层13的表面暴露在了空气中，在低阻化多晶硅层13的表面上会生成一层第一自然氧化层21，由于在金属硅化物层22的形成过程中，第一自然氧化层21会阻挡金属与多晶硅的反应，使得制得的金属硅化物层22较薄，从而在形成金属硅化物层22之前，先去除低阻化多晶硅层13表面上形成的第一自然氧化层21，可以使得金属充分的与多晶硅发生反应，可以制得合适厚度的金属硅化物层22，可以有效的降低了半导体器件的栅极的电阻。
进一步的，在上述实施例的基础上，在步骤101之后，还包括：
利用氢氟酸溶液，去除低阻化多晶硅层表面上形成的第二自然氧化层。
在本实施方式中，具体的，图10为本发明实施例一的步骤101执行过程中半导体器件的另一剖面结构示意图，如图10所示，第二自然氧化层用标号23表示。
由于在形成低阻化多晶硅层13之后，低阻化多晶硅层13中硅会与空气中的氧气反应，在低阻化多晶硅层13的表面上会生成一层第二自然氧化层23，其中，第二自然氧化层23的厚度为10埃～20埃。在步骤108中第二自然氧化层23会阻挡金属与多晶硅的反应，所以需要将第二自然氧化层23去除掉。
其中，去除第二自然氧化层23的具体过程为：采用浓度范围为1％～5％的氢氟酸溶液，在第二预设时间内，去除低阻化多晶硅层13表面上形成的第二自然氧化层23；其中，第二预设时间的范围为20秒～40秒。
利用氢氟酸浓度范围为1％～5％的氢氟酸溶液，在20秒～40秒之间，去除掉第二自然氧化层23，以去除掉20埃～40埃的氧化层为宜。
本实施方式通过在形成低阻化多晶硅层13之后，立即去除此时低阻化多晶硅层13的表面进行氧化反应生成的一层第二自然氧化层23。从而防止了在后续步骤中第二自然氧化层23会阻挡金属与多晶硅的反应，可以使得金属充分的与多晶硅发生反应，可以制得合适厚度的金属硅化物层22，可以有效的降低了半导体器件的栅极的电阻。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种半导体器件的制备方法，其特征在于，包括：
在半导体硅基底的表面上形成栅氧化层后，在所述栅氧化层的表面上形成低阻化多晶硅层；
在所述低阻化多晶硅层的表面上沉积氮化硅，形成氮化硅层；
对所述栅氧化层、所述低阻化多晶硅层和所述氮化硅层进行光刻和刻蚀，形成所述半导体器件的栅极，所述栅极为刻蚀后的低阻化多晶硅层；
形成所述半导体器件的体区、漂移区、源区、漏区以及P+区；
在所述硅基底的表面和所述低阻化多晶硅层的侧面上形成薄氧化层；
采用热磷酸溶液，去除所述氮化硅层；
利用氢氟酸溶液，去除所述低阻化多晶硅层表面上形成的第一自然氧化层；
在所述低阻化多晶硅层的表面上形成金属硅化物层。
2.根据权利要求1所述的方法，其特征在于，在所述在半导体硅基底的表面上形成栅氧化层后，在所述栅氧化层的表面上形成低阻化多晶硅层之后，还包括：
利用所述氢氟酸溶液，去除所述低阻化多晶硅层表面上形成的第二自然氧化层。
3.根据权利要求1所述的方法，其特征在于，所述薄氧化层的厚度为250埃～450埃。
4.根据权利要求2所述的方法，其特征在于，所述利用氢氟酸溶液，去除所述低阻化多晶硅层表面上形成的第一自然氧化层，包括：
采用浓度范围为1％～5％的氢氟酸溶液，在第一预设时间内，去除所述低阻化多晶硅层表面上形成的第一自然氧化层；
其中，所述第一自然氧化层的厚度为20埃～30埃，所述第一预设时间的范围为30秒～50秒。
5.根据权利要求2所述的方法，其特征在于，所述利用所述氢氟酸溶液，去除所述低阻化多晶硅层表面上形成的第二自然氧化层，包括：
采用浓度范围为1％～5％的氢氟酸溶液，在第二预设时间内，去除所述低阻化多晶硅层表面上形成的第二自然氧化层；
其中，所述第二自然氧化层的厚度为10埃～20埃，所述第二预设时间的范围为20秒～40秒。
6.根据权利要求1所述的方法，其特征在于，所述氮化硅层的厚度为200埃～500埃。
7.根据权利要求1-6任一所述的方法，其特征在于，所述在所述硅基底的表面和所述低阻化多晶硅层的侧面上形成薄氧化层，包括：
对所述硅基底进行热氧化处理，在所述硅基底的表面、所述低阻化多晶硅层的侧面、以及所述氮化硅层的表面上形成薄氧化层；
去除所述氮化硅层表面上的薄氧化层。
8.根据权利要求1-6任一所述的方法，其特征在于，所述在所述低阻化多晶硅层的表面上形成金属硅化物层，包括：
在整个器件表面上沉积金属层；
利用惰性气体作为保护气体，对所述硅基底进行高温退火处理，以通过所述低阻化多晶硅层和位于所述低阻化多晶硅层表面上的金属层反应形成金属硅化物；
去除未与所述低阻化多晶硅层反应的金属层之后，对所述硅基底进行高温退火处理。
9.根据权利要求8所述的方法，其特征在于，所述金属层中的金属是以下的任意一种：
钛金属、钴金属和镍金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510312724.4A CN106298486B (zh) | 2015-06-09 | 2015-06-09 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510312724.4A CN106298486B (zh) | 2015-06-09 | 2015-06-09 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298486A true CN106298486A (zh) | 2017-01-04 |
| CN106298486B CN106298486B (zh) | 2019-08-06 |
Family
ID=57660043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510312724.4A Active CN106298486B (zh) | 2015-06-09 | 2015-06-09 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298486B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473339A (zh) * | 2018-10-18 | 2019-03-15 | 上海华虹宏力半导体制造有限公司 | 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法 |
| CN110211921A (zh) * | 2019-05-23 | 2019-09-06 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083815A (en) * | 1998-04-27 | 2000-07-04 | Taiwan Semiconductor Manufacturing Company | Method of gate etching with thin gate oxide |
| US6207582B1 (en) * | 1999-07-21 | 2001-03-27 | Advanced Micro Devices, Inc. | Native oxide removal with fluorinated chemistry before cobalt silicide formation using nitride spacers |
| US20060030095A1 (en) * | 2004-08-06 | 2006-02-09 | Chartered Semiconductor Manufacturing Ltd. | Methods for elimination of arsenic based defects |
| JP2010192501A (ja) * | 2009-02-16 | 2010-09-02 | Seiko Epson Corp | スイッチング素子の製造方法 |
| CN102543672A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 去除自然氧化硅层和形成自对准硅化物的方法 |
| CN102915918A (zh) * | 2011-08-04 | 2013-02-06 | 无锡华润上华半导体有限公司 | 金属硅化物形成方法 |
| CN103871883A (zh) * | 2012-12-17 | 2014-06-18 | 北大方正集团有限公司 | 一种高频水平双扩散结构半导体器件的制造方法 |
-
2015
- 2015-06-09 CN CN201510312724.4A patent/CN106298486B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083815A (en) * | 1998-04-27 | 2000-07-04 | Taiwan Semiconductor Manufacturing Company | Method of gate etching with thin gate oxide |
| US6207582B1 (en) * | 1999-07-21 | 2001-03-27 | Advanced Micro Devices, Inc. | Native oxide removal with fluorinated chemistry before cobalt silicide formation using nitride spacers |
| US20060030095A1 (en) * | 2004-08-06 | 2006-02-09 | Chartered Semiconductor Manufacturing Ltd. | Methods for elimination of arsenic based defects |
| JP2010192501A (ja) * | 2009-02-16 | 2010-09-02 | Seiko Epson Corp | スイッチング素子の製造方法 |
| CN102543672A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 去除自然氧化硅层和形成自对准硅化物的方法 |
| CN102915918A (zh) * | 2011-08-04 | 2013-02-06 | 无锡华润上华半导体有限公司 | 金属硅化物形成方法 |
| CN103871883A (zh) * | 2012-12-17 | 2014-06-18 | 北大方正集团有限公司 | 一种高频水平双扩散结构半导体器件的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473339A (zh) * | 2018-10-18 | 2019-03-15 | 上海华虹宏力半导体制造有限公司 | 氮化硅膜层剥离过程中调控多晶硅膜层之膜厚的方法 |
| CN110211921A (zh) * | 2019-05-23 | 2019-09-06 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
| CN110211921B (zh) * | 2019-05-23 | 2021-08-10 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298486B (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| CN101174569B (zh) | 制造碳化硅半导体器件的方法 | |
| CN102804349A (zh) | 碳化硅半导体器件及其制造方法 | |
| TW201308443A (zh) | 半導體裝置之製造方法 | |
| JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| WO2013073293A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN103035523B (zh) | 一种晶体管形成方法 | |
| WO2015178120A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN103907195B (zh) | 半导体器件及其制造方法 | |
| CN106298486A (zh) | 半导体器件的制备方法 | |
| CN109411342A (zh) | 一种碳化硅沟槽刻蚀方法 | |
| JP4854719B2 (ja) | 半導体装置の製造方法 | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| CN105261567A (zh) | 嵌入式外延锗硅层的盖帽层的制作方法 | |
| CN103633027B (zh) | 一种形成源漏区双外延层的方法 | |
| CN106206272B (zh) | 半导体器件栅极上形成金属硅化物的制备方法 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| CN103632929B (zh) | 一种半导体器件双外延层的形成方法 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| CN108010840B (zh) | 掺杂半导体器件的制备方法和半导体器件 | |
| JP2010093170A (ja) | 半導体装置の製造方法 | |
| KR100564416B1 (ko) | 반도체소자의 살리사이드층 형성방법 | |
| CN106298744B (zh) | 功率器件的制备方法及功率器件 | |
| CN106158614A (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |