KR100564416B1 - 반도체소자의 살리사이드층 형성방법 - Google Patents
반도체소자의 살리사이드층 형성방법 Download PDFInfo
- Publication number
- KR100564416B1 KR100564416B1 KR1019980062450A KR19980062450A KR100564416B1 KR 100564416 B1 KR100564416 B1 KR 100564416B1 KR 1019980062450 A KR1019980062450 A KR 1019980062450A KR 19980062450 A KR19980062450 A KR 19980062450A KR 100564416 B1 KR100564416 B1 KR 100564416B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- salicide
- forming
- heat treatment
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 11
- 239000000956 alloy Substances 0.000 claims abstract description 11
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 abstract description 3
- 239000010941 cobalt Substances 0.000 abstract description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 229910019001 CoSi Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 게이트전극의 살리사이드층에 관한 것으로서, 게이트전극의 측면부에 스페이서막을 형성한 후 정션영역에 이온을 주입하여 소오스/드레인영역을 형성하는 단계와; 상기 결과물 상에 Ni층/Co층을 연속하여 적층하는 단계와; 상기 Ni층/Co층을 제1차 열처리공정을 진행하여 정션영역과 폴리실리콘층 상에 합금살리사이드층인 Co1-xNixSi2층을 형성하는 단계와; 상기 단계 후에 스페이서막과 필드산화막 상에 형성되어 있는 Co 및 Ni의 혼합층을 선택식각으로 제거하는 단계와; 상기 결과물에 제2차 열처리공정을 진행하여 합금살리사이드층인 Co1-xNixSi2층 보다 안정화시키도록 하는 단계를 포함한 반도체소자의 살리사이드층 형성방법인 바, 게이트전극에 니켈층과 코발트층을 순차적으로 적층하여 제1차 열처리공정, 선택에칭공정 및 제2차열처리공정을 거치면서 게이트전극의 폴리실리콘층과 정션영역에 Co1-xNixSi2으로 된 합금살리사이드층을 형성하므로 누설전류를 감소시킬 뿐만아니라 공정을 간소화하도록 하는 매우 유용하고 효과적인 발명이다.
Description
본 발명은 게이트전극에서 살리사이드층 형성방법에 관한 것으로서, 특히, 반도체기판 상에 게이트산화막 및 폴리실리콘층을 적층한 후 식각을 하여 게이트전극을 형성하고, 이 게이트전극에 니켈층과 코발트층을 순차적으로 적층하여 제1차 열처리공정, 선택에칭공정 및 제2차열처리공정을 거치면서 게이트전극의 폴리실리콘층과 정션영역에 Co1-xNixSi2으로 된 합금살리사이드층을 형성하므로 누설전류를 감소시킬 뿐만아니라 공정을 간소화하도록 하는 반도체소자의 살리사이드층 형성방법에 관한 것이다.
일반적으로, 트랜지스터의 소오스/드레인영역 콘택재료 및 게이트메탈로서 동시에 CoSi2층을 형성하기 위하여서는 여러 가지 방법이 있으나 대표적으로 적용되는 2가지 방법을 살펴 보도록 한다.
첫번째 방법은 Co단일층을 증착하여 소오스/드레인 지역의 실리콘과 게이트부분의 도핑된 폴리실리콘층과 동시에 반응하여 CoSi2층을 형성하도록 하는 방법이 있다.
그리고, 두 번째 방법은 Co/Ti이중층을 이용하는 방법으로서, 이 방법은 소오스/드레인의 정션부분에 중간층으로서 Ti층을 사용하도록 하고, Co층의 플럭스량을 조절하여 CoSi2층을 에피성장으로 형성하도록 한다.
그러나, 상기한 첫 번째 방법은, 소오스/드레인영역의 정션지역(Junction Region)의 CoSi2층이 다결정층으로 자라기 때문에 얕은 정션(Shallow Junction)에 있어서, CoSi2층의 두께조절이 어렵고, CoSi2층과 Si사이의 계면이 거칠어지는 문제점을 지니고 있었다.
또한, 두 번째 방법은 TiCoSi층이 삼상층으로 생성됨으로 인한 선택적 에칭방법이 복잡하고 게이트부분의 스페이서막인 사이드월 산화막(Side Wall Oxide) 밑부분에서 Si의 확산으로 인한 공극(Void)이 형성되어 소자의 특성을 저하시키는 문제점을 지니고 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판 상에 게이트산화막 및 폴리실리콘층을 적층한 후 식각을 하여 게이트전극을 형성하고, 이 게이트전극에 니켈층과 코발트층을 순차적으로 적층하여 제1차 열처리공정, 선택에칭공정 및 제2차열처리공정을 거치면서 게이트전극의 폴리실리콘층과 정션영역에 Co1-xNixSi2으로 된 합금살리사이드층을 형성하므로 누설전류를 감소시킬 뿐만아니라 공정을 간소화하도록 하는 것이 목적이다.
이러한 목적은 필드산화막이 형성된 반도체기판 상에 게이트산화막 및 폴리실리콘층을 순차적으로 적층한 후 식각으로 게이트전극을 형성하는 단계와; 상기 결과물 상에 산화막을 적층하여 선택 식각으로 게이트전극의 측면부에 스페이서막을 형성한 후 정션영역에 이온을 주입하여 소오스/드레인영역을 형성하는 단계와;상기 결과물 상에 Ni층/Co층을 연속하여 적층하는 단계와; 상기 Ni층/Co층을 제1차 열처리공정을 진행하여 정션영역과 폴리실리콘층 상에 합금살리사이드층인 Co1-xNixSi2층을 형성하는 단계와; 상기 단계 후에 스페이서막과 필드산화막 상에 형성되어 있는 Co 및 Ni의 혼합층을 선택식각으로 제거하는 단계와; 상기 결과물에 제2차 열처리공정을 진행하여 합금살리사이드층인 Co1-xNixSi2층 보다 안정화시키도록 하는 단계를 포함하여 이루어진 반도체소자의 살리사이드층 형성방법을 제공함으로써 달성된다.
그리고, 상기 폴리실리콘층은 500 ∼ 650℃의 온도범위와 80torr이하의 증착압력으로 진행하고, 증착소오스가스는 PH3와 SiH4 가스를 사용하도록 한다.
상기 폴리실리콘층 상에 적층되는 Ni층/Co층은 CVD(Chemical Vapor Deposition) 혹은 PVD(Pressure Vapor Deposition)법으로 증착하도록 하고, 이 Co층 : Ni층의 증착비율은 1 : 0.05 ∼ 0.6정도로 하는 것이 바람직하다.
그리고, 상기 제1차 열처리공정은 급속열처리공정(RTP; Rapid Thermal Processing)으로 하고, 400 ∼ 850 ℃의 온도범위에서 진행하거나 또는, 제1차 열처리공정은 확산로(Furnace)에서 하고, 400 ∼ 800℃의 온도범위에서 진행하도록 한다.
그리고, 상기 선택식각공정은 SPM용액, BOE용액 또는 HF용액으로 진행하도록 한다.
그리고, 상기 제2차 열처리공정은 급속열처리공정으로 하고, 550 ∼ 900℃의 온도범위에서 진행하거나 또는, 제2차 열처리공정은 확산로에서 하고, 550 ∼ 850℃의 온도범위에서 진행하도록 한다.
한편, 상기 Ni층/Co층을 증착하는 대신에 Co1-XNix의 스퍼링(Supttering) 혼합물을 타겟(Target)으로 이용하여 PVD방법으로 증착하고, 급속열처리공정으로 Co1-xNixSi2층을 형성할 수도 있다.
이때, 이 Co1-XNix 스퍼링 혼합물 타겟의 Ni비율의 값은 0.05 ∼ 0.6 으로 하고, 급속열처리공정은 500 ∼ 900℃의 온도범위로 진행하도록 한다.
이하, 첨부한 도면에 의거하여 본 발명의 일실시예에 대하여 상세히 살펴보도록 한다.
도 1 내지 도 6은 본 발명에 따른 반도체소자에서 게이트전극의 살리사이드층을 형성하는 방법을 순차적으로 보인 도면이다.
도 1은 상기 필드산화막(20)이 형성된 반도체기판(10) 상에 게이트산화막(30) 및 폴리실리콘층(40)을 순차적으로 적층한 상태를 도시하고 있다.
이때, 상기 폴리실리콘층(40)은 500 ∼ 650℃의 온도범위와 80torr이하의 증착압력으로 진행하고, 증착소오스가스는 PH3와 SiH4 가스를 사용하여 증착하도록 한다.
그리고, 도 2는 상기 결과물을 마스킹식각으로 에칭하여 게이트전극(A)을 형성한 후에 게이트전극(A)의 측면에 스페이서를 형성하기 위하여 산화막(50)을 적층한 상태를 도시하고 있다.
도 3는 상기 결과물 상에 산화막(50)을 적층하여 선택식각(Slectivity Etch)으로 게이트전극(A)의 측면부에 스페이서막(60)을 형성한 후 정션영역에 이온을 주입하여 소오스/드레인영역(70)을 형성하는 상태를 도시하고 있다.
도 4는 상기 결과물 상에 Ni층(80)/Co층(90)을 연속하여 적층하는 상태를 도시하고 있다.
상기 Ni층(80)/Co층(90)은 CVD 혹은 PVD법으로 증착하도록 하고, Co층(90) : Ni층(80)의 증착비율은 1 : 0.05 ∼ 0.6정도로 하는 것이 바람직하다.
도 5는 상기 Ni층(80)/Co층(90)을 제1차 열처리공정을 진행하여 정션영역과 폴리실리콘층(40)상에 합금살리사이드층인 Co1-xNixSi2층(100)을 형성하도록 하고, 스페이서막(60)과 필드산화막(20)에는 Ni층과 Co층의 혼합층(100')이 형성된 상태를 도시하고 있다.
이때, 상기 제1차 열처리공정은 급속열처리공정으로 하고, 400 ∼ 850℃의 온도범위에서 진행하거나 또는, 제1차 열처리공정은 확산로에서 하고, 400 ∼ 800℃의 온도범위에서 진행하도록 한다.
그리고, 도 6은 상기 단계 후에 스페이서막(60)과 필드산화막(20) 상에 형성되어 있는 Co 및 Ni의 혼합층(100')을 선택식각으로 제거한 후의 상태를 도시하고 있다.
이때, 상기 선택식각공정은 SPM용액(H2SO4 + H2O2의 혼합용액), BOE용액 또는 HF용액으로 진행하도록 한다.
그리고, 상기 결과물에 제2차 열처리공정을 진행하여 합금살리사이드층인 Co1-xNixSi2층 보다 안정화시키도록 한다.
상기 제2차 열처리공정은 급속열처리공정으로 하고, 550 ∼ 900℃의 온도범위에서 진행하거나 혹은, 제2차 열처리공정은 확산로에서 하고, 550 ∼ 850℃의 온도범위에서 진행하도록 한다.
한편, 상기 Ni층(80)/Co층(90)을 증착하는 대신에 Co1-XNix의 스퍼링 혼합물을 타겟으로 이용하여 PVD 방법으로 증착하고, 급속열처리공정으로 500 ∼ 900℃의 온도범위로 Co1-xNixSi2층(100)을 형성하도록 하며, 상기 Co1-XNix 스퍼링 혼합물 타겟의 Ni층 비율의 값은 0.05 ∼ 0.6 정도가 되도록 하는 약간 변형된 방법을 이용할 수 있다.
따라서, 상기한 바와 같이 본 발명에 따른 반도체소자의 살리사이드 형성방법을 이용하게 되면, 반도체기판 상에 게이트산화막 및 폴리실리콘층을 적층한 후 식각하여 게이트전극을 형성하고, 이 게이트전극에 니켈층과 코발트층을 순차적으로 적층하여 제1차 열처리공정, 선택에칭공정 및 제2차 열처리공정을 거치면서 게이트전극의 폴리실리콘층과 정션영역에 Co1-xNixSi2으로 된 합금살리사이드층을 형성하므로 누설전류를 감소시킬 뿐만아니라 공정을 간소화하도록 하는 매우 유용하고 효과적인 발명이다.
도 1 내지 도 6은 본 발명에 따른 반도체소자에서 게이트전극의 살리사이드층을 형성하는 방법을 순차적으로 보인 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 필드산화막
30 : 게이트산화막 40 : 하부폴리실리콘층
50 : 마스크산화막 60 : 감광막
70 : PECVD산화막 80 : 감광막
90 : 금속층 95 : 스페이서막
90' : 살리사이드층 100 : 소오스/드레인영역
A : 게이트전극
Claims (6)
- 필드산화막이 형성된 반도체기판 상에 게이트산화막 및 폴리실리콘층을 순차적으로 적층한 후 식각으로 게이트전극을 형성하는 단계와;상기 결과물 상에 산화막을 적층하여 선택식각으로 게이트전극의 측면부에 스페이서막을 형성한 후 정션영역에 이온을 주입하여 소오스/드레인영역을 형성하는 단계와;상기 결과물 상에 Ni층 및 Co층을 순차적으로 적층하는 단계와;상기 Ni층 및 Co층에 대한 제1차 열처리공정을 진행하여 정션영역과 폴리실리콘층 상에 합금살리사이드층인 Co1-xNixSi2층을 형성하는 단계와;상기 단계 후에 스페이서막과 필드산화막 상에 형성되어 있는 Co 및 Ni의 혼합층을 선택식각으로 제거하는 단계와;상기 결과물에 제2차 열처리공정을 진행하여 합금살리사이드층인 Co1-xNixSi2층을 보다 안정화시키도록 하는 단계를 포함한 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
- 제 1 항에 있어서, 상기 폴리실리콘층은 500 ∼ 650℃의 온도범위와 80torr이하의 증착압력으로 진행하고, 증착소오스가스는 PH3와 SiH4 가스를 사용하는 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
- 제 1 항에 있어서, 상기 Co층 : Ni층의 증착비율은 1 : 0.05 ∼ 0.6인 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
- 제 1 항에 있어서, 상기 선택식각공정은 SPM용액, BOE용액 또는 HF용액으로 진행하는 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
- 제 1 항에 있어서, 상기 Ni층/Co층을 증착하는 대신에 Co1-XNix의 스퍼링 혼합물을 타겟으로 이용하여 PVD 방법으로 증착하고, 급속열처리공정으로 Co1-xNixSi2층을 형성하는 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
- 제 5 항에 있어서, 상기 Co1-XNix 스퍼링 혼합물 타겟의 Ni비율의 값은 0.05 ~ 0.6 인 것을 특징으로 하는 반도체소자의 살리사이드층 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980062450A KR100564416B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 살리사이드층 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980062450A KR100564416B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 살리사이드층 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000045854A KR20000045854A (ko) | 2000-07-25 |
KR100564416B1 true KR100564416B1 (ko) | 2006-07-06 |
Family
ID=19569113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980062450A KR100564416B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 살리사이드층 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100564416B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100628253B1 (ko) * | 2000-08-09 | 2006-09-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 자기 정렬 실리사이드 형성방법 |
US6534871B2 (en) * | 2001-05-14 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same |
KR100870176B1 (ko) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 |
KR101016337B1 (ko) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213058A (ja) * | 1984-04-09 | 1985-10-25 | Agency Of Ind Science & Technol | シリサイド膜を有する構造体およびその製造方法 |
JPH0594966A (ja) * | 1991-02-26 | 1993-04-16 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
KR19990018279A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법 |
KR19990071451A (ko) * | 1998-02-13 | 1999-09-27 | 존 엠. 매닝 | 얕은 소스/드레인 접합을 형성하기 위한 국소적 실리사이드화방법 |
-
1998
- 1998-12-30 KR KR1019980062450A patent/KR100564416B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213058A (ja) * | 1984-04-09 | 1985-10-25 | Agency Of Ind Science & Technol | シリサイド膜を有する構造体およびその製造方法 |
JPH0594966A (ja) * | 1991-02-26 | 1993-04-16 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
KR19990018279A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법 |
KR19990071451A (ko) * | 1998-02-13 | 1999-09-27 | 존 엠. 매닝 | 얕은 소스/드레인 접합을 형성하기 위한 국소적 실리사이드화방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20000045854A (ko) | 2000-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5933741A (en) | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors | |
JP2738333B2 (ja) | 半導体装置の製造方法 | |
US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
KR20020001383A (ko) | 반도체 소자의 제조 방법 | |
US6677201B1 (en) | Method of fabricating thermal CVD oxynitride and BTBAS nitride sidewall spacer for metal oxide semiconductor transistors | |
US20020179996A1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
KR20020002624A (ko) | 반도체 소자의 게이트전극 형성 방법 | |
US20070117294A1 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
CN112151367B (zh) | 半导体器件及其形成方法 | |
JPH07297136A (ja) | 半導体装置の製造方法 | |
JP3492973B2 (ja) | 半導体装置の製造方法 | |
KR100564416B1 (ko) | 반도체소자의 살리사이드층 형성방법 | |
US6004872A (en) | Method of manufacturing semiconductor device | |
US6221760B1 (en) | Semiconductor device having a silicide structure | |
US5913115A (en) | Method for producing a CMOS circuit | |
KR100671563B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택 형성 방법 | |
US6087248A (en) | Method of forming a transistor having thin doped semiconductor gate | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
US20100219499A1 (en) | Semiconductor device and manufacturing method of the same | |
US20040038528A1 (en) | Method for forming an epitaxial cobalt silicide layer on MOS devices | |
JPH0964359A (ja) | 半導体装置及びその製造方法 | |
US6764912B1 (en) | Passivation of nitride spacer | |
JPH023935A (ja) | 自己整合形シリサイドと低濃度ドープドレンを備えるmos装置の製法 | |
KR100638422B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법 | |
US20040048438A1 (en) | Method of forming a metal-oxide semiconductor transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |