JPH07297136A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07297136A
JPH07297136A JP8422794A JP8422794A JPH07297136A JP H07297136 A JPH07297136 A JP H07297136A JP 8422794 A JP8422794 A JP 8422794A JP 8422794 A JP8422794 A JP 8422794A JP H07297136 A JPH07297136 A JP H07297136A
Authority
JP
Japan
Prior art keywords
film
plasma
contact hole
vapor deposition
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8422794A
Other languages
English (en)
Other versions
JP2565131B2 (ja
Inventor
Akira Inoue
顕 井上
Makoto Sekine
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6084227A priority Critical patent/JP2565131B2/ja
Publication of JPH07297136A publication Critical patent/JPH07297136A/ja
Application granted granted Critical
Publication of JP2565131B2 publication Critical patent/JP2565131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】接合リーク耐性の劣化とコンタクト抵抗の上昇
とを同時に抑制し、狭い口径と高アスペクト比とを有す
るコンタクトホールの底面へのバリアメタル層の形成を
容易する。 【構成】コンタクトホール104aを形成し、全面に多
結晶シリコン膜105aを成膜する。ECR−PECV
D装置にTiCl4 とH2 とを導入してECRプラズマ
を発生し、多結晶シリコン膜105aをチタンシリサイ
ド膜107aに変換する。さらに、N2 を追加導入し、
窒化チタン膜108aを成膜する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高いアスペクト比を有するコンタクトホール
への金属配線の形成方法に関する。
【0002】
【従来の技術】半導体装置の微細化により、シリコン基
板の表面に形成される拡散層の接合の深さは浅くなり、
シリコン基板を覆う絶縁膜に設けられた拡散層に達する
コンタクトホールのアスペクト比は高くなっている。こ
れに伴なって、少なくともコンタクトホールの底面の部
分には、バリアメタル層を設けている。このバリアメタ
ル層は、金属配線を構成する金属および拡散層のシリコ
ンの相互拡散を防止し、コンタクト抵抗の上昇を抑制す
る機能がある。
【0003】従来のバリアメタル層の一般的な構造は、
次のようになっている。コンタクトホールの底面の部分
ではチタンシリサイド膜の上に窒化チタン膜が積層さ
れ、コンタクトホールの側壁の部分を含めて他の部分で
はチタン膜の上に窒化チタン膜が積層されている。この
バリアメタル層の製造方法の一例は、スパッタリングに
よるチタン膜の形成と、窒素ガス中での反応スパッタリ
ングによる窒化チタン膜の形成と、熱処理によるコンタ
クトホール底面でのチタン膜のシリサイド化とからな
る。バリアメタル層の構造がこのようになっている理由
を、以下に述べる。反応性スパッタリングによる窒化チ
タン膜は、絶縁膜との密着性が悪いため、絶縁膜との密
着性が良いチタン膜が必要になる。窒化チタン膜は上記
相互拡散を防止する機能を有するが、窒化チタン膜が直
接に拡散層に接触するとコンタクト抵抗は低くならな
い。チタン膜自体の抵抗率はチタンシリサイド膜の抵抗
率より低いが、チタン膜が直接に拡散層に接触した場合
にはショットキ性のコンタクト抵抗を有することにな
る。これに対してチタンシリサイド膜が直接に拡散層に
接触した場合には、オーミック性のコンタクト抵抗が得
られる。すなわち、上記バリアメタル層におけるチタン
シリサイド膜には、コンタクト抵抗の上昇を抑制する機
能がある。チタン膜をシリサイド化する上記熱処理は、
500℃以上の温度で行なわれる。750℃〜800℃
程度の温度による熱処理ならばチタンシリサイド膜の結
晶構造は低抵抗相となるC54構造を有するが、この温
度より低いとチタンシリサイド膜の結晶構造は高抵抗相
のC49構造を有することになる。
【0004】微細化された半導体装置では拡散層の接合
の深さが浅いため、チタン膜をシリサイド化するための
上記熱処理が大きな問題となる。シリサイド化に際して
のシリコンの供給源はコンタクトホール近傍の拡散層に
局在化していることから、拡散層の接合の実効的な深さ
がさらに浅くなり、接合リーク耐性が劣化する。さらに
この拡散層がボロンを導電型不純物とするP+ 型拡散層
である場合には、シリコンと共にコンタクトホール近傍
の拡散層のボロンもチタンシリサイド膜中に取り込まれ
てしまい、コンタクトホール近傍の不純物濃度が低下し
てコンタクト抵抗が上昇するという問題も生じる。これ
らの問題に対処する方法が、特開平2−234424号
公報に開示されている。
【0005】半導体装置の製造工程の断面模式図である
図5を参照すると、上記公開公報記載の半導体装置の製
造方法は、次のとおりになっている。まず、N型半導体
基板201表面,および表面上に選択的にP+ 型拡散層
202等並びにゲート酸化膜,およびゲート電極210
を形成して、PチャネルMOSトランジスタ等を形成す
る。全面に絶縁膜203を堆積する。その後、P+ 型拡
散層202等に達するコンタクトホール204を、フォ
トレジスト膜(図示せず)をマスクにした反応性イオン
エッチング(RIE)により形成する〔図5(a)〕。
次に、フォトレジスト膜を除去した後、全面に膜厚30
nm程度の多結晶シリコン膜205を堆積する。Pチャ
ネルMOSトランジスタが形成されている領域の多結晶
シリコン膜205に、30keVで5×1015cm-2
BF2 + がイオン注入され、窒素ガス中で1000℃程
度の急速加熱が施される。続いて、スパッタ装置内で全
面に50nm程度の膜厚のチタン膜206が堆積され、
さらに90nm程度の膜厚の窒化チタン膜208が堆積
される〔図5(b)〕。スパッタ装置から取り出された
後、例えば600℃の窒素雰囲気でのアニールにより、
多結晶シリコン膜205とチタン膜206との(シリサ
イド化)反応によりチタンシリサイド膜207が形成さ
れる〔図5(c)〕。次に、スパッタリングにより全面
にアルミ−シリコン−銅合金膜219を堆積する〔図5
(d)〕。続いて、フォトレジスト膜(図示せず)をマ
スクにしたRIEにより、アルミ−シリコン−銅合金膜
219,窒化チタン膜208およびチタンシリサイド膜
207が順次エッチングされ、P+ 型拡散層202に接
続される金属配線(図示せず)が形成される。
【0006】上記公開公報記載の半導体装置の製造方法
は、コンタクトホール204の形状(口径,アスペクト
比)と多結晶シリコン膜205,チタン膜206および
窒化チタン膜208等の膜厚との相対的な関係を無視す
るならば、チタン膜206の下には必らずP+ 型の多結
晶シリコン膜205が在るために、チタンシリサイド膜
207が形成される際に前述のような接合リーク耐性の
劣化やP+ 型拡散層202におけるコンタクト抵抗の上
昇は抑制できる。コンタクトホールのアスペクト比が高
くなるのには、コンタクトホールの口径の縮小が支配的
である。これに応じてバリアメタル層の膜厚の縮小も要
求される。絶縁膜に設けられた口径が狭く(例えば0.
35μm)アスペクト比の高いコンタクトホールに対し
て、チタン膜等をスパッタリング等により形成すると、
コンタクトホールの底面におけるチタン膜等の膜厚は絶
縁膜上面に形成されるチタン膜等の膜厚に比べて極めて
薄くなり、バリアメタル層として機能しにくくなる。
【0007】狭い口径と高アスペクト比とを有するコン
タクトホールに対するバリアメタル層の形成方法とし
て、最近、化学気相成長法(CVD)が注目されつつあ
る。1989年のジャーナル・オブ・アプライド・フィ
ジックス(Journal of Applied P
hysics)第65巻,第8号,3212−3218
頁には、コンタクトホール底面へのチタンシリサイド
(TiSi2 )膜の選択成長が、報告されている。この
報告では、827〜852℃の温度範囲で4塩化チタン
(TiCl4 )ガスとモノシラン(SiH4 )ガスとを
原料ガスに用いた減圧化学気相成長法(LPCVD)を
用いている。チタンシリサイド膜の成膜速度は、200
nm/min〜2μm/minである。また、1991
年のジャーナル・オブ・アプライド・サーフェス・サイ
エンス(Journal of Applid Sur
face Science)第53巻,11−17頁に
は、4塩化チタンガス,水素ガスおよびモノシランガス
を原料ガスとして800℃に急速加熱するLPCVDに
よるコンタクトホール底面へのチタンシリサイド膜の選
択成長が、報告されている。チタンシリサイド膜の成膜
速度は、200〜800nm/minである。狭い口径
と高アスペクト比とを有するコンタクトホールであって
も、これらの方法によれば、チタンシリサイド膜からな
るバリアメタル層がコンタクトホールの底面に確実に形
成される。これらの方法により形成されたチタンシリサ
イド膜は、低抵抗相であるC54構造を有する。
【0008】さらに、1993年の第10回ヴィ−エル
−エス−アイ・マルチレベル・インターコネクション・
カンファレンス(VLSI Multlevel In
ter Connection Conferenc
e)の予稿集405−411頁には、マイクロ波を用い
た電子サイクロトロン共鳴によるプラズマ励起化学気相
成長法(ECR−PECVDと記す)を採用したチタン
膜と窒化チタン膜との成膜法が、報告されている。
【0009】半導体装置の断面模式図である図6を参照
すると、上記第10回ヴィ−エル−エス−アイ・マルチ
レベル・インターコネクション・カンファレンスの報告
のECR−PECVDを用いたバリアメタル層の形成
は、以下のように行なわれる。まず、シリコン基板30
1表面に選択的に拡散層302を形成し、全面に層間絶
縁膜303を堆積し、拡散層302に達するコンタクト
ホール304を層間絶縁膜303に形成する。次に、こ
のシリコン基板301をECR−PECVD装置内に挿
入し、アルゴンガス,水素ガスおよび4塩化チタンガス
をこの装置内に導入してECRプラズマを発生して4塩
化チタンガスの分解を促進し、コンタクトホール304
を含めた層間絶縁膜303表面にチタン膜306を堆積
する。この状態でこの装置内に窒素ガスを追加導入し、
チタン膜306を覆う窒化チタン膜308を形成する。
続いて、725℃の窒素雰囲気で20秒間の急速加熱を
行なうと、コンタクトホール304底面でのチタン膜3
06と拡散層302のシリコンとが反応し、この部分の
みにチタンシリサイド膜307が形成される。狭い口径
と高アスペクト比とを有するコンタクトホールであって
も、この方法によれば、チタンシリサイド膜と窒化チタ
ン膜とからなる積層構造のバリアメタル層がコンタクト
ホールの底面に確実に形成される。その後、公知の方法
により、例えばアルミ−シリコン−銅合金膜からなる金
属配線(図示せず)が形成される。このチタンシリサイ
ド膜307の結晶構造は高抵抗相のC49構造を有す
る。この方法によると、コンタクトホール304の口径
が例えば0.6μmの場合、N+ 型拡散層でのコンタク
ト抵抗は20〜30Ω/個であり、P+ 型拡散層でのコ
ンタクト抵抗は50〜70Ω/個である。
【0010】
【発明が解決しようとする課題】上記特開平2−234
424号公報記載のバリアメタル層の形成方法は、拡散
層のシリコンを消費してのチタンシリサイド膜の形成で
はないために拡散層の接合の実効的な深さが浅くなるこ
とによる接合リーク耐性の劣化は無いが、狭い口径と高
アスペクト比とを有するコンタクトホールの底面へのバ
リアメタル層の形成が困難になる。一方、LPCVDあ
るいはECR−PECVDによれば、狭い口径と高アス
ペクト比とを有するコンタクトホールの底面へのバリア
メタル層の形成という問題は解決するが、コンタクトホ
ール底面に露出した拡散層のシリコンを消費することに
よりチタンシリサイド膜が形成されることから、再び接
合リーク耐性の劣化が顕在化する。すなわち、従来の技
術では、これら2つの問題を同時に解決する方法が存在
しなかった。
【0011】したがって、本発明の半導体装置の製造方
法の目的は、拡散層の接合の実効的な深さが浅くなるこ
とによる接合リーク耐性の劣化と拡散層の不純物分布の
変化によるコンタクト抵抗の上昇とを同時に抑制するこ
とにあり、さらに、狭い口径と高アスペクト比とを有す
るコンタクトホールの底面へのバリアメタル層の形成を
容易にすることにある。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第1の態様は、表面に逆導電型の拡散層が設け
られた一導電型のシリコン基板の上に層間絶縁膜を形成
し、これら拡散層に達するコンタクトホールをこの層間
絶縁膜に形成する工程と、上記コンタクトホールの底面
に露出した上記拡散層の表面の自然酸化膜を除去し、多
結晶もしくは非晶質のシリコン膜を全面に形成する工程
と、プラズマ励起化学気相成長装置に上記シリコン基板
を挿入し,プラズマを発生して上記シリコン膜の表面の
自然酸化膜を除去する工程と、上記プラズマ励起化学気
相成長装置内に4塩化チタンガスと水素ガスとキャリア
ガスとを導入し,プラズマを発生して上記シリコン膜を
チタンシリサイド膜に変換し、さらに窒素ガスを追加導
入し,プラズマを発生してこのチタンシリサイド膜の表
面を覆う窒化チタン膜を形成する工程と、上記窒化チタ
ン膜の表面を覆う金属膜を形成し、この金属膜,この窒
化チタン膜および上記チタンシリサイド膜をパターニン
グすることにより上記コンタクトホールを介して上記拡
散層に接続される金属配線を形成する工程とを有する。
【0013】好ましくは、上記シリコン膜の形成が減圧
化学気相成長法もしくはプラズマ励起化学気相成長法で
あり、上記プラズマ励起化学気相成長装置がマイクロ波
を用いた電子サイクロトロン共鳴によるプラズマ励起化
学気相成長装置もしくはヘリコン波によるプラズマ励起
化学気相成長装置であり、上記プラズマ励起化学気相成
長装置内での上記シリコン膜の表面の自然酸化膜の除去
が水素ガスを導入してプラズマを発生して行なわれる。
【0014】本発明の半導体装置の製造方法の第2の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これら拡散層
に達するコンタクトホールをこの層間絶縁膜に形成する
工程と、上記コンタクトホールの底面に露出した上記拡
散層の表面の自然酸化膜を除去し、多結晶もしくは非晶
質のシリコン膜を全面に形成する工程と、プラズマ励起
化学気相成長装置に上記シリコン基板を挿入し,プラズ
マを発生して上記シリコン膜の表面の自然酸化膜を除去
する工程と、上記プラズマ励起化学気相成長装置内に4
塩化チタンガスと水素ガスとキャリアガスとを導入し,
プラズマを発生して上記シリコン膜をチタンシリサイド
膜に変換し、さらに窒素ガスを追加導入し,プラズマを
発生してこのチタンシリサイド膜の表面を覆う窒化チタ
ン膜を形成する工程と、上記窒化チタン膜の表面を覆う
第1の金属膜を形成し、少なくともこの第1の金属膜を
エッチバックして上記コンタクトホール内にこの第1の
金属膜,上記窒化チタン膜および上記チタンシリサイド
膜を残置させる工程と、上記コンタクトホール内に残置
された上記第1の金属膜,上記窒化チタン膜および上記
チタンシリサイド膜の表面を含めて上記層間絶縁膜の表
面を覆う第2の金属膜を形成し、少なくともこの第2の
金属膜をパターニングすることにより上記コンタクトホ
ールを介して上記拡散層に接続される金属配線を形成す
る工程とを有する。
【0015】好ましくは、上記シリコン膜の形成が減圧
化学気相成長法もしくはプラズマ励起化学気相成長法で
あり、上記プラズマ励起化学気相成長装置がマイクロ波
を用いた電子サイクロトロン共鳴によるプラズマ励起化
学気相成長装置もしくはヘリコン波によるプラズマ励起
化学気相成長装置であり、上記プラズマ励起化学気相成
長装置内での上記シリコン膜の表面の自然酸化膜の除去
が水素ガスを導入してプラズマを発生して行なわれる。
さらに好ましくは、上記第1の金属膜が減圧化学気相成
長法によるタングステンもしくはタングステンシリサイ
ドからなる。
【0016】本発明の半導体装置の製造方法の第3の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これら拡散層
に達するコンタクトホールをこの層間絶縁膜に形成する
工程と、上記コンタクトホールの底面に露出した上記拡
散層の表面の自然酸化膜を除去し、これらコンタクトホ
ールの底面に露出したこれらの拡散層の表面に多結晶シ
リコン膜を選択的に形成する工程と、プラズマ励起化学
気相成長装置に上記シリコン基板を挿入し,プラズマを
発生して上記多結晶シリコン膜の表面の自然酸化膜を除
去する工程と、上記プラズマ励起化学気相成長装置内に
4塩化チタンガスと水素ガスとキャリアガスとを導入
し,プラズマを発生して上記多結晶シリコン膜をチタン
シリサイド膜に変換し、さらに窒素ガスを追加導入し,
プラズマを発生してこのチタンシリサイド膜の表面を含
めて上記コンタクトホールの表面および上記層間絶縁膜
の表面を覆う窒化チタン膜を形成する工程と、上記窒化
チタン膜の表面を覆う金属膜を形成し、この金属膜およ
びこの窒化チタン膜をパターニングすることにより上記
コンタクトホールを介して上記拡散層に接続される金属
配線を形成する工程とを有する。
【0017】好ましくは、上記プラズマ励起化学気相成
長装置がマイクロ波を用いた電子サイクロトロン共鳴に
よるプラズマ励起化学気相成長装置もしくはヘリコン波
によるプラズマ励起化学気相成長装置であり、上記プラ
ズマ励起化学気相成長装置内での上記多結晶シリコン膜
の表面の自然酸化膜の除去が水素ガスを導入してプラズ
マを発生して行なわれる。
【0018】本発明の半導体装置の製造方法の第4の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これらの拡散
層に達するコンタクトホールをこの層間絶縁膜に形成す
る工程と、上記コンタクトホールの底面に露出した上記
拡散層の表面の自然酸化膜を除去し、これらのコンタク
トホールの底面に露出したこれらの拡散層の表面に多結
晶シリコン膜を選択的に形成する工程と、プラズマ励起
化学気相成長装置に上記シリコン基板を挿入し,プラズ
マを発生して上記多結晶シリコン膜の表面の自然酸化膜
を除去する工程と、上記プラズマ励起化学気相成長装置
内に4塩化チタンガスと水素ガスとキャリアガスとを導
入し,プラズマを発生して上記多結晶シリコン膜をチタ
ンシリサイド膜に変換する工程と、上記コンタクトホー
ル内にタングステン膜を選択的に形成する工程と、上記
コンタクトホール内に形成された上記タングステン膜表
面を含めて上記層間絶縁膜の表面を覆う金属膜を形成
し、この金属膜をパターニングすることにより上記コン
タクトホールを介して上記拡散層に接続される金属配線
を形成する工程とを有する。
【0019】好ましくは、上記プラズマ励起化学気相成
長装置がマイクロ波を用いた電子サイクロトロン共鳴に
よるプラズマ励起化学気相成長装置もしくはヘリコン波
によるプラズマ励起化学気相成長装置であり、上記プラ
ズマ励起化学気相成長装置内での上記多結晶シリコン膜
の表面の自然酸化膜の除去が水素ガスを導入してプラズ
マを発生して行なわれる。
【0020】
【実施例】次に、本発明について図面を参照して説明す
る。
【0021】半導体装置の製造工程の模式断面図である
図1および図2を参照すると、本発明の第1の実施例
は、狭い口径と高アスペクト比とを有するコンタクトホ
ールを有する場合のバリアメタル層と金属配線との形成
方法であり、以下のようになっている。
【0022】まず、P型シリコン基板101表面の所定
の領域に選択的に砒素イオンを加速電圧70keV,5
×1015cm-2のドーズ量で注入し、900℃の窒素雰
囲気で30分間の熱処理を行ない、接合の深さ(Xjn
が約0.2μmの複数のN+型拡散層102(図では1
つの拡散層のみを図示してある)を形成する。モノシラ
ンガスおよび酸素ガスを用いた熱CVDによる膜厚10
0mn程度の酸化シリコン膜が堆積され、さらに、モノ
シランガス,フォスフィン(PH3 )ガス,ジボラン
(B2 6 )ガスおよび酸素ガスを用いた熱CVDによ
る膜厚1900mn程度のBPSG膜が堆積される。こ
れにより、2層の酸化シリコン系の絶縁膜からなる20
00nm程度の膜厚を有する層間絶縁膜103が、全面
に形成される。続いて、窒素ガス中での熱処理が行なわ
れ、層間絶縁膜103の上層を成す上記BPSG膜がリ
フローされ,緻密化される。次に、それぞれ上記N+
拡散層102のそれぞれの所定の位置に達する複数のコ
ンタクトホール104a(図では1つのコンタクトホー
ルのみを図示してある)が、弗化炭素系のガスを用いた
RIEにより形成される。コンタクトホール104aの
口径は350nm程度であり、これらのコンタクトホー
ル104aのアスペクト比は約5.7である〔図1
(a)〕。
【0023】次に、コンタクトホール104a底面に露
出したN+ 型拡散層102表面の自然酸化膜(図示せ
ず)を弗酸系の溶液で除去した後、モノシランガスの熱
分解を用いたLPCVDにより膜厚10nm程度の多結
晶シリコン膜105aを全面に形成する〔図1
(b)〕。この多結晶シリコン膜105aは、この膜の
膜厚がコンタクトホール104aの口径に比べて充分に
薄く,かつLPCVDによるため等方性が良く成膜でき
ることから、層間絶縁膜103上面と同じ膜厚でコンタ
クトホール104aの底面(および側壁)にも支障なく
形成される。また、この多結晶シリコン膜105aの成
膜には、異方性に優れた成膜装置であるPECVD装置
を用いてもよい。このときには、層間絶縁膜103上面
の膜厚:コンタクトホール104a側壁の膜厚:コンタ
クトホール104a底面の膜厚≒2:1:2となる。な
お、この多結晶シリコン膜105aを常圧化学気相成長
(APCVD)により形成するならば、コンタクトホー
ル104aの底面(および側壁)への成膜には支障を来
たすことになる。
【0024】なお、上記多結晶シリコン膜105aを形
成する代りに、非晶質シリコン膜を形成してもよい。非
晶質シリコン膜の形成には、PECVDもしくはLPC
VDを用いるのが好ましい。
【0025】次に、シリコン基板101をECR−PE
CVD装置内に挿入する。このECR−PECVD装置
は、室内の磁束密度が875Gaussになるように磁
場コイルで囲まれたプラズマ室内に、導波管から2.4
5GHzのマイクロ波が入射され、電子のサイクロトロ
ン共鳴が起るようになっている。共鳴電子(サイクロト
ロン共鳴した電子)が反応室内に導入され、この電子か
ら原料ガスにエネルギーが伝達され、成膜に必要なラジ
カル,イオン等が形成される。共鳴電子の生成により、
このECR−PECVD装置は、LPCVD装置より低
温で成膜できる。このECR−PECVD装置内におい
て、まず、0.6Pa程度の圧力下でシリコン基板10
1が500℃程度に加熱される。その後、流量75sc
cmのアルゴンガスと流量25sccmの水素ガスとが
このECR−PECVD装置内に導入され、ECRプラ
ズマを発生させることにより多結晶シリコン膜105a
表面に形成されている自然酸化膜(図示せず)が除去さ
れる。
【0026】続いて、シリコン基板101を500℃程
度に加熱した状態で、この装置に4塩化チタンガスが5
sccm,水素ガスが25sccm,アルゴンガスが7
5sccmの流量からなる混合ガスを導入し、0.1P
a程度の圧力下で2kWのプラズマパワーをかける。こ
の状態で、4塩化チタンから分解生成されたチタンラジ
カル等が多結晶シリコン膜105aと反応し、この多結
晶シリコン膜105aが膜厚20nm程度のチタンシリ
サイド膜107aに変換される。ECR−PECVD装
置は元来異方性に優れた成膜装置ではあるが、このチタ
ンシリサイド膜107aの成膜がシリサイド化反応であ
ることから、このチタンシリサイド膜107aの膜厚は
層間絶縁膜103上面とコンタクトホール104a側壁
とで同じになる。一方、コンタクトホール104a底面
を成すN+ 型拡散層102表面の自然酸化膜も除去され
ているため、このN+ 型拡散層102表層部もチタンシ
リサイド膜105aに変換される。この部分でのチタン
シリサイド膜105aの膜厚は25nm程度に制御でき
る〔図1(c)〕。
【0027】ここで上記のシリサイド化反応について、
補足説明しておく。シリコン基板表面の全面に多結晶シ
リコン膜を堆積した試料,P型シリコン基板表面の全面
にN+ 拡散層を堆積した試料およびP型シリコン基板表
面の全面にN+ 拡散層を堆積した試料を用意して、それ
ぞれの試料の表面の自然酸化膜を除去した後、上記条件
のもとでチタンシリサイド膜を形成した本発明者等の実
験によると、多結晶シリコン膜,N+ 拡散層およびP+
拡散層がそれぞれチタンシリサイド膜に変換される速度
は、それぞれ約200nm/min,約10〜20nm
/minおよび約20〜30nm/minである。な
お、非晶質シリコン膜がチタンシリサイド膜に変換され
る速度は、多結晶シリコン膜がチタンシリサイド膜に変
換される速度より高くなる。このシリサイド化反応にお
いて、多結晶シリコン膜105aが全面を覆っているこ
とを勘案すれば、プラズマ中での反応生成物であるSi
ClX におけるSi−Cl結合からの発光スペクトル
(波長約280nm)強度が急減するのを観測すること
によって、この多結晶シリコン膜105aのシリサイド
化反応の終止点(時間)の測定が容易である。
【0028】なお、多結晶シリコン膜105aの成膜前
にコンタクトホール104a底面を成すN+ 型拡散層1
02表面の自然酸化膜の除去を行なわなかった場合、こ
のコンタクトホール104a底面の部分では、N+ 型拡
散層102表面での上記シリサイド化反応は起らずに、
多結晶シリコン膜105aのみで上記シリサイド化反応
が起る。その結果、コンタクトホール104aにおける
コンタクト抵抗は低くならなくなる。さらになお、多結
晶シリコン膜105a表面の自然酸化膜の除去を行なわ
なかった場合、上記温度でのシリサイド化反応は起らず
に、この自然酸化膜上には(成膜速度が極めて低いた
め)膜厚が1nm台の極めて薄いチタン膜もしくは粒径
が1nm台のチタン粒子が形成されることになる。
【0029】引き続いて、上記終止点の検出にともな
い、上記ECR−PECVD装置内に流量8sccm程
度の窒素ガスの追加導入を行ない、4塩化チタンと窒素
とをECRプラズマのもとで反応させる。これにより、
層間絶縁膜103上面上のチタンシリサイド膜107a
の表面に膜厚50nm程度の窒化チタン膜108aを堆
積する。このとき、(ECR−PECVD装置による成
膜が異方性に優れているため)コンタクトホール104
a側壁および底面での窒化チタン膜108aの膜厚は、
それぞれ25nm程度および50nm程度となる。この
段階でのコンタクトホール104aのアスペクト比は、
約7.7となり当初の値(約5.7)より高くなる。
【0030】次に、シリコン基板101を上記ECR−
PECVD装置から取り出した後、LPCVD装置に挿
入し、水素ガスによる6弗化タングステン(WF6 )ガ
スの還元反応により、窒化チタン膜108aを覆うタン
グステン膜109を形成する。層間絶縁膜103上面上
でのタングステン膜109の膜厚は、250nm程度で
ある〔図1(b)〕。タンズステン膜の成膜には、コン
タクトホール104内への充填性という点から、スパッ
タリングは好ましくない。タンズステン膜105の代り
に、タングステンシリサイド膜を形成してもよい。タン
グステンシリサイド膜は、6弗化タングステンガス1に
対してモノシランガス20程度の流量比のもとで、36
0〜400℃程度でのLPCVDにより成膜できる。コ
ンタクトホール104a内に空孔を形成することなく充
分に充填し、かつ、コンタクトホール104aの直上の
部分を含めてこのタングステン膜109の上面が概ね平
坦であるためには、タングステン膜109の膜厚は薄く
ても200nmは必要である。なお、タングステン膜か
らなる金属配線を形成するとするならば、このタングス
テン膜の膜厚は500nm程度あるのが好ましい。
【0031】次に、アルゴンガスをキャリアガスとし6
弗化硫黄(SF6 )ガスと酸素ガスとをエッチャントガ
スとする等方性のプラズマエッチングにより、層間絶縁
膜103上面上のタングステン膜109,窒化チタン膜
108aおよびチタンシリサイド膜107aを順次エッ
チバックして、コンタクトホール104a内にタングス
テン膜109a,窒化チタン膜108aaおよびチタン
シリサイド膜107aaを残置させる〔図2(a)〕。
【0032】なお、層間絶縁膜103上面上のタングス
テン膜109のみを除去して層間絶縁膜103上面上の
窒化チタン膜108aおよびチタンシリサイド膜107
aを残置させておきたいときには、アルゴンガスをキャ
リアガスとし6弗化硫黄ガスと酸素ガスとをエッチャン
トガスとする上記等方性プラズマエッチングにより例え
ば膜厚150nm程度のタングステン膜109をエッチ
ング除去し、さらに、アルゴンガスをキャリアガスとし
6弗化硫黄ガスをエッチャントガスとする(異方性の)
RIEにより残りの層間絶縁膜103上面上のタングス
テン膜109をエッチング除去してもよい。このRIE
はタングステンに対するエッチングの選択性が高く、窒
化チタン膜108aおよびチタンシリサイド膜107a
はほとんどエッチングされない。さらになお、タングス
テン膜からなる金属配線を形成する場合には、フォトレ
ジストパターンをマスクして、上記RIEによりタング
ステン膜をパターニングする。さらにこのフォトレジス
トパターンをマスクにして、3塩化ボロン(BCl3
ガスと塩素ガスとをエッチャントガスとしたRIEによ
り窒化チタン膜およびチタンシリサイド膜をパターニン
グすればよい。
【0033】次に、スパッタリングおよび反応性スパッ
タリングにより、全面にチタン膜116および窒化チタ
ン膜118を順次成膜し、さらにスパッタリングにより
例えばアルミニウム膜119aを全面に径膜する〔図2
(b)〕。なお、アルミニウム膜119aの上にスパッ
タリングによる窒化チタン膜をさらに成膜してもよい。
また、アルミニウム膜119aの代りに、アルミ−シリ
コン合金膜,アルミ−シリコン−銅合金膜あるいはアル
ミ−ゲルマニウム合金膜等のアルミ合金膜を用いてもよ
く、さらには銅膜を用いてもよい。さらになお、窒化チ
タン膜108aを形成した後、タングステン膜109お
よびアルミニウム膜119aを形成する代りに、LPC
VDもしくはPECVDにより例えばトリイソブチルア
ルミニウム(Al(i−C4 9 3 )等の有機アルミ
ニウムを熱分解して形成するアルミニウム膜を用いるこ
とも可能である。
【0034】続いて、フォトレジストパターン(図示せ
ず)をマスクにして,3塩化ボロンガスと塩素ガスとを
エッチャントガスとしたRIEにより、アルミニウム膜
119a,窒化チタン膜118およびチタン膜117を
パターニングする。これにより、チタン膜117a,窒
化チタン膜118aおよびアルミニウム膜119aaが
順次積層されてなる金属配線120aが、形成される
〔図2(c)〕。
【0035】上記第1の実施例における成膜直後のチタ
ンシリサイド膜107aのX線回折スペクトルの強度分
布を示すグラフである図3を参照すると、このチタンシ
リサイド膜107aの結晶構造は、低抵抗相のC54構
造である。この事実は、前述したようにC54構造のチ
タンシリサイド膜を得るには750〜800℃程度の熱
処理を必要としたことと、上記の1993年の第10回
ヴィ−エル−エス−アイ・マルチレベル・インターコネ
クション・カンファレンス予稿集405−411頁の報
告では700℃の熱処理後のチタンシリサイド膜の結晶
構造がC49構造であったこととに矛盾する。
【0036】ECR−PECVDでは、このように基板
温度が500℃程度でC54構造となるのは、次のよう
な理由によるものと推測される。高エネルギーを有した
共鳴電子により、水素ガスから高エネルギーを有する水
素ラジカル,励起された水素原子等が生成されやすくな
る。これら共鳴電子,水素ラジカル等により、4塩化チ
タンガスはますます還元されやすくなり、高エネルギー
を有するチタン・ラジカル,チタン・イオン等が分離生
成しやすくなる。また、これら共鳴電子,水素ラジカル
等により、多結晶シリコン膜105aには不飽和結合
(dangling bond)やSi−H結合が形成
されやすくなり、これらの結合と高エネルギーを有した
状態のチタン・ラジカル,チタン・イオン等とが反応す
る。すなわち、(不飽和結合やSi−H結合を多量に含
んだ)多結晶シリコン膜105aと反応するチタン・ラ
ジカル等が高エネルギーを有した状態であるため、基板
温度が500℃程度であるにもかかわらず、低抵抗相の
C54構造を有するチタンシリサイド膜107aが得ら
れる。一方、LPCVDによるコンタクトホールでのチ
タンシリサイド膜の選択的な形成では、この反応がほぼ
純粋な化学反応によるため、低抵抗相のC54構造を有
するチタンシリサイド膜を得るには、750℃以上の基
板温度が必要となる。
【0037】また、N+ 拡散層およびP+ 拡散層のチタ
ンシリサイド膜への変換速度に比べて、非晶質シリコン
膜,多結晶シリコン膜等のシリコン膜のチタンシリサイ
ド膜への変換速度が高いのは、成膜段階でこれらシリコ
ン膜中の不飽和結合やSi−H結合の密度が拡散層に比
べて極めて高いためと考えられる。
【0038】上記第1の実施例によると、コンタクトホ
ールを形成した後、ECR−PECVDによりチタンシ
リサイド膜等を形成するため、狭い口径と高アスペクト
比とを有するコンタクトホールの底面へのバリアメタル
層の形成が容易になる。また、拡散層の深さ(Xj )を
深くするような高温にしないで、低抵抗相のC54構造
を有するチタンシリサイド膜を形成できる。さらに、拡
散層表面に形成された多結晶シリコン膜と制御性よく拡
散層のごく表層部のみとをチタンシリサイド膜に変換す
ることが可能なため、Xj を実効的に浅くすることもな
く,かつ,拡散層の不純物分布を変動させることもな
い。このため、コンタクト抵抗の上昇と接合リーク耐性
の劣化とを同時に抑制することが容易になる。
【0039】従来のLPCVDによるコンタクトホール
部へのチタンシリサイド膜の選択形成による方法では、
ゲート電極がシリサイド,ポリサイドあるいは高融点金
属からなる場合、ゲート電極に対するコンタクトホール
へのチタンシリサイド膜の形成は不可能であり、この部
分でのコンタクト抵抗の上昇を抑制することは不可能で
あった。上記第1の実施例を採用すれば、シリサイド,
ポリサイドあるいは高融点金属からなるゲート電極に対
するコンタクトホールにおいて、金属配線とゲート電極
との間のコンタクト抵抗も高くなることが避けられる。
【0040】なお、上記第1の実施例では、P型シリコ
ン基板表面に形成されたN+ 型拡散層に達するコンタク
トホールに適用されたが、本実施例はこれに限定される
ものではなく、Pウェル表面に形成されたN+ 型拡散
層,N型シリコン基板もしくはNウェル表面に形成され
たP+ 型拡散層等に達するコンタクトホールにも適用で
きる。さらに、バイポーラ,CMOSあるいはBiCO
M等の半導体装置に対しても適用できる。ここで、コン
タクト抵抗に関する具体的な例を示しておく。本実施例
におけるコンタクトホール105aの口径は350nm
程度であったが、例えばP型シリコン基板表面にNウェ
ルを形成し、さらにN+ 型拡散層およびP+ 型拡散層を
形成し、上記の1993年の第10回ヴィ−エル−エス
−アイ・マルチレベル・インターコネクション・カンフ
ァレンス予稿集405−411頁の報告と同様に、口径
が0.6μm程度のこれらの拡散層に達するコンタクト
ホールを形成し、本実施例を適用し、コンタクト抵抗を
測定した。本実施を適用した場合、N+ 型拡散層でのコ
ンタクト抵抗は10〜15Ω/個(上記報告の場合20
〜30Ω/個),P+ 型拡散層でのコンタクト抵抗は3
0〜40Ω/個(上記報告の場合50〜70Ω/個)と
なった。
【0041】さらになお、本実施例ではチタンシリサイ
ド膜および窒化チタン膜の形成にECR−PECVD装
置を用いたが、ヘリコン波によるPECVD(HW−P
ECVD)装置を用いることもできる。本実施例ではプ
ラズマ密度の均一性の制約から6インチ以下の径のシリ
コン・ウェハに対して適用可能であるが、HW−PEC
VD装置は8インチ以上の径のシリコン・ウェハにも適
用できる。
【0042】半導体装置の製造工程の模式断面図である
図4を参照すると、本発明の第2の実施例は、金属配線
形成直前のコンタクトホールの実効的なアスペクト比が
低くなる製造方法であり、以下のようになっている。
【0043】まず、上記第1の実施例と同様に、P型シ
リコン基板101表面の所定の領域に選択的に複数のN
+ 型拡散層102(図では1つの拡散層のみを図示して
ある)を形成し、2000nm程度の膜厚を有する層間
絶縁膜103を全面に形成し、窒素ガス中での熱処理に
よりこの層間絶縁膜103を緻密化する。次に、上記第
1の実施例と同様の方法により、それぞれ上記N+ 型拡
散層102のそれぞれの所定の位置に達する複数のコン
タクトホール104b(図では1つのコンタクトホール
のみを図示してある)を形成する。これらのコンタクト
ホール104bの口径も350nm程度であり、この段
階でのこれらのコンタクトホール104bのアスペクト
比も約5.7である。次に、コンタクトホール104b
底面に露出したN+ 型拡散層102表面の自然酸化膜
(図示せず)を弗酸系の溶液で除去する。続いて、シリ
コン基板101をLPCVD装置に挿入し、基板温度を
600℃程度にしてジクロルシラン(SiCl2 2
ガスと塩化水素(HCl)ガスとをこのLPCVD装置
に導入し、コンタクトホール104b底面のN+ 型拡散
層102表面上に例えば膜厚100nm程度の多結晶シ
リコン膜105bを選択成長させる〔図4(a)〕。
【0044】次に、シリコン基板101を上記第1の実
施例で用いたECR−PECVD装置内に挿入する。
0.6Pa程度の圧力下で、シリコン基板101を50
0℃程度に加熱し、この装置内に75sccm程度のア
ルゴンガスと25sccm程度の水素ガスとを導入し,
ECRプラズマを発生させて、上記多結晶シリコン膜1
05b表面の自然酸化膜(図示せず)を除去する。
【0045】続いて、まず第1の段階として、シリコン
基板101を500℃程度に加熱した状態で、この装置
に4塩化チタンガスが10sccm,水素ガスが25s
ccm,アルゴンガスが100sccmの流量からなる
混合ガスを導入し、0.1Pa程度の圧力下で2kWの
プラズマパワーを1〜2秒間程度かける。これは、シリ
サイド化反応を均一に起しやすくするためである。次に
第2の段階として、4塩化チタンガスが5sccm,水
素ガスが200sccm,アルゴンガスが100scc
mの流量からなるように混合比を変更し、0.1Pa程
度の圧力下で2kWのプラズマパワーを10分間程度か
ける。これら2段階のシリサイド化反応により、4塩化
チタンから分解生成されたチタンラジカル等が多結晶シ
リコン膜105bおよびN+ 型拡散層102と反応し、
この膜厚100nm程度の多結晶シリコン膜105bと
10nm程度の厚さのN+ 型拡散層102の表層部とが
膜厚220nm程度のチタンシリサイド膜107bに変
換される。上記第2段階のシリサイド化反応における水
素ガスの流量比は、上記第1の実施例の水素ガスの流量
比より高めてある。これは、上記第1の実施例の多結晶
シリコン膜105aの表面積に比べて本実施例の多結晶
シリコン膜105bの露出面積が極めて小さいことか
ら、本実施例でのシリサイド化の変換速度を低くするた
めである。多結晶シリコン膜およびN+ 拡散層がそれぞ
れチタンシリサイド膜に変換される第2段階での速度
は、それぞれ約20nm/minおよび約2nm/mi
n(それぞれ、上記第1の実施例の変換速度の1/10
程度)である。また、この10分間程度のシリサイド化
反応において、層間絶縁膜103上面とコンタクトホー
ル104a側壁とには、1nm前後の膜厚のチタン膜
(図示せず)もしくは径が1nm前後のチタン粒子(図
示せず)が形成される〔図4(b)〕。
【0046】次に、上記ECR−PECVD装置内に流
量8sccmの窒素ガスを追加導入し、4塩化チタンガ
ス,水素ガスおよびアルゴンガスの流量をそれぞれ5s
ccm,25sccmおよび75sccmに変更し、
0.1Pa程度の圧力下で2kWのプラズマパワーをか
けることにより、窒化チタン膜108bを形成する。こ
のとき、上記チタン膜もしくはチタン粒子も窒化され
る。層間絶縁膜103上面,コンタクトホール104b
側壁および底面での窒化チタン膜108bの膜厚は、そ
れぞれ50nm程度,25nm程度および50nm程度
となる。この段階でのコンタクトホール104bのアス
ペクト比は、約6.0となり上記第1の実施例の値(約
7.7)より低くなる。なお、本実施例においては、窒
化チタン膜108bが層間絶縁膜103を直接に覆って
おり、この間にチタン膜もしくはチタンシリサイド膜が
介在しない。この窒化チタン膜108bは(ECR−P
ECVDによるため)高エネルギーを有して形成される
ことから、通常の場合の異なり、窒化チタン膜108b
と層間絶縁膜103との間の密着性は高い。
【0047】上記装置からシリコン基板100を取り出
した後、400℃程度にシリコン基板101を加熱した
高温スパッタリングにより、アルミニウム膜119bを
形成する〔図4(c)〕。上記第1の実施例ではコンタ
クトホール104a内を他の金属で充填せずにアルミニ
ウム膜のみで配線を形成することが困難ではあるが、本
実施例ではこの段階でのコンタクトホール104bのア
スペクト比が比較的に低いため、アルミニウム膜119
bのコンタクトホール104bに対する段差被覆性に問
題は生じなくなる。勿論、本実施例においても、タング
ステン膜等によりコンタクトホール104bを充填して
からアルミニウム膜等を形成することはできる。なお、
アルミニウム膜119bの表面上にさらに窒化チタン膜
を形成してもよい。また、アルミニウム膜119bの代
りに、アルミ−シリコン合金膜,アルミ−シリコン−銅
合金膜あるいはアルミ−ゲルマニウム合金膜等のアルミ
合金膜を高温スパッタリングで形成してもよい。
【0048】次に、フォトレジストパターン(図示せ
ず)をマスクして、3塩化ボロンガスと塩素ガスとをエ
ッチャントガスとしたRIEにより、アルミニウム膜1
19bおよび窒化チタン膜108bをパターニングす
る。これにより、窒化チタン膜108baaおよびアル
ミニウム膜119baが積層されてなる金属配線120
bが、形成される〔図4(c)〕。
【0049】上記第2の実施例は、上記第1の実施例の
有する効果を有している。さらに上述したように、コン
タクトホールの実効的なアスペクト比を上記第1の実施
例より低くすることが容易であることに付随した効果を
有する。
【0050】なお、上記第2の実施例も、上記第1の実
施例と同様に、Pウェル表面に形成されたN+ 型拡散
層,N型シリコン基板もしくはNウェル表面に形成され
たP+型拡散層等に達するコンタクトホールにも適用で
きる。また、バイポーラ,CMOSあるいはBiCOM
等の半導体装置に対しても適用できる。さらに、上記第
1の実施例と同様に、チタンシリサイド膜および窒化チ
タン膜の形成に、ヘリコン波によるPECVD(HW−
PECVD)装置を用いれこともできる。
【0051】上記第2の実施例の応用例として、チタン
シリサイド膜107b(図4(b)参照)を形成した
後、タングステン膜の選択成長によりコンタクトホール
104bを充填することも可能である。
【0052】この場合の製造方法は、次のとおりであ
る。まず、チタンシリサイド膜107bを形成した後シ
リコン基板101をECR−PECVD装置から取り出
し、過酸化水素(H2 2 ):アンモニア(NH4
H):水=1:1:5からなる溶液にシリコン基板10
1を5分間程度浸すことにより、チタンシリサイド10
7bと同時に形成されるチタン膜もしくはチタン粒子を
除去する。次に、6弗化タングステンガス:モノシラン
ガス:アルゴンガス=10sccm:6sccm:10
0sccmの流量比,基板温度300℃,圧力2Paの
条件のもとでのLPCVDにより、チタンシリサイド膜
107b表面上へのタングステン膜の選択成長ができ
る。ここでは、窒化チタン膜を形成してからではコンタ
クトホール104b内にのみタングステン膜を選択成長
できないため、窒化チタン膜を形成せずにタングステン
膜を形成している。層間絶縁膜103とタングステン膜
との密着性はあまり良好ではないが、コンタクトホール
104b内にのみタングステン膜を形成することから、
実質的な支障はない。
【0053】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、拡散層の接合の実効的な深さが浅
くならず、かつ、拡散層の不純物分布も変化しないた
め、接合リーク耐性の劣化とコンタクト抵抗の上昇とを
同時に抑制することが容易になる。さらに、狭い口径と
高アスペクト比とを有するコンタクトホールの底面への
バリアメタル層の形成も容易になる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の製造工程の断面模式図
である。
【図2】上記第1の実施例の製造工程の断面模式図であ
る。
【図3】上記第1の実施例を説明するための図であり、
本実施例によるチタンシリサイド膜のX線回折スペクト
ルの強度分布を示すグラフである。
【図4】本発明の第2の実施例の製造工程の断面模式図
である。
【図5】従来の半導体装置の製造方法を説明するための
製造工程の断面模式図である。
【図6】従来の別の半導体装置の製造方法を説明するた
めの断面模式図である。
【符号の説明】
101 P型シリコン基板 102 N+ 型拡散層 103,303 層間絶縁膜 104a,104b,204,304 コンタクトホ
ール 105a,105b,205 多結晶シリコン膜 107a,107aa,107b,207,307
チタンシリサイド膜 108a,108aa,108b,108ba,11
8,118a,208,308 窒化チタン膜 109,109a タングステン膜 116,116a,206,306 チタン膜 119a,119aa,119b,119ba アル
ミニウム膜 120a,120b 金属配線 201 N型半導体基板 202 P+ 型拡散層 203 絶縁膜 210 ゲート電極 219 アルミ−シリコン−銅合金膜 301 シリコン基板 302 拡散層

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 表面に逆導電型の拡散層が設けられた一
    導電型のシリコン基板の上に層間絶縁膜を形成し、該拡
    散層に達するコンタクトホールを該層間絶縁膜に形成す
    る工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
    面の自然酸化膜を除去し、多結晶もしくは非晶質のシリ
    コン膜を全面に形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
    入し,プラズマを発生して前記シリコン膜の表面の自然
    酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
    スと水素ガスとキャリアガスとを導入し,プラズマを発
    生して前記シリコン膜をチタンシリサイド膜に変換し、
    さらに窒素ガスを追加導入し,プラズマを発生して該チ
    タンシリサイド膜の表面を覆う窒化チタン膜を形成する
    工程と、 前記窒化チタン膜の表面を覆う金属膜を形成し、該金属
    膜,該窒化チタン膜および前記チタンシリサイド膜をパ
    ターニングすることにより前記コンタクトホールを介し
    て前記拡散層に接続される金属配線を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記シリコン膜の形成が、減圧化学気相
    成長法もしくはプラズマ励起化学気相成長法であること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記プラズマ励起化学気相成長装置が、
    マイクロ波を用いた電子サイクロトロン共鳴によるプラ
    ズマ励起化学気相成長装置もしくはヘリコン波によるプ
    ラズマ励起化学気相成長装置であることを特徴とする請
    求項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記プラズマ励起化学気相成長装置内で
    の前記シリコン膜の表面の自然酸化膜の除去が、水素ガ
    スを導入し,プラズマを発生して行なわれることを特徴
    とする請求項3記載の半導体装置の製造方法。
  5. 【請求項5】 表面に逆導電型の拡散層が設けられた一
    導電型のシリコン基板の上に層間絶縁膜を形成し、該拡
    散層に達するコンタクトホールを該層間絶縁膜に形成す
    る工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
    面の自然酸化膜を除去し、多結晶もしくは非晶質のシリ
    コン膜を全面に形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
    入し,プラズマを発生して前記シリコン膜の表面の自然
    酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
    スと水素ガスとキャリアガスとを導入し,プラズマを発
    生して前記シリコン膜をチタンシリサイド膜に変換し、
    さらに窒素ガスを追加導入し,プラズマを発生して該チ
    タンシリサイド膜の表面を覆う窒化チタン膜を形成する
    工程と、 前記窒化チタン膜の表面を覆う第1の金属膜を形成し、
    少なくとも該第1の金属膜をエッチバックして前記コン
    タクトホール内に該第1の金属膜,前記窒化チタン膜お
    よび前記チタンシリサイド膜を残置させる工程と、 前記コンタクトホール内に残置された前記第1の金属
    膜,前記窒化チタン膜および前記チタンシリサイド膜の
    表面を含めて前記層間絶縁膜の表面を覆う第2の金属膜
    を形成し、少なくとも該第2の金属膜をパターニングす
    ることにより前記コンタクトホールを介して前記拡散層
    に接続される金属配線を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  6. 【請求項6】 前記シリコン膜の形成が、減圧化学気相
    成長法もしくはプラズマ励起化学気相成長法であること
    を特徴とする請求項5記載の半導体装置の製造方法。
  7. 【請求項7】 前記プラズマ励起化学気相成長装置が、
    マイクロ波を用いた電子サイクロトロン共鳴によるプラ
    ズマ励起化学気相成長装置もしくはヘリコン波によるプ
    ラズマ励起化学気相成長装置であることを特徴とする請
    求項5記載の半導体装置の製造方法。
  8. 【請求項8】 前記プラズマ励起化学気相成長装置内で
    の前記シリコン膜の表面の自然酸化膜の除去が、水素ガ
    スを導入し,プラズマを発生して行なわれることを特徴
    とする請求項7記載の半導体装置の製造方法。
  9. 【請求項9】 前記第1の金属膜が減圧化学気相成長法
    によるタングステンもしくはタングステンシリサイドか
    らなることを特徴とする請求項5,請求項6,請求項7
    あるいは請求項8記載の半導体装置の製造方法。
  10. 【請求項10】 表面に逆導電型の拡散層が設けられた
    一導電型のシリコン基板の上に層間絶縁膜を形成し、該
    拡散層に達するコンタクトホールを該層間絶縁膜に形成
    する工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
    面の自然酸化膜を除去し、該コンタクトホールの底面に
    露出した該拡散層の表面に多結晶シリコン膜を選択的に
    形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
    入し,プラズマを発生して前記多結晶シリコン膜の表面
    の自然酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
    スと水素ガスとキャリアガスとを導入し,プラズマを発
    生して前記多結晶シリコン膜をチタンシリサイド膜に変
    換し、さらに窒素ガスを追加導入し,プラズマを発生し
    て該チタンシリサイド膜の表面を含めて前記コンタクト
    ホールの表面および前記層間絶縁膜の表面を覆う窒化チ
    タン膜を形成する工程と、 前記窒化チタン膜の表面を覆う金属膜を形成し、該金属
    膜および該窒化チタン膜をパターニングすることにより
    前記コンタクトホールを介して前記拡散層に接続される
    金属配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  11. 【請求項11】 前記プラズマ励起化学気相成長装置
    が、マイクロ波を用いた電子サイクロトロン共鳴による
    プラズマ励起化学気相成長装置もしくはヘリコン波によ
    るプラズマ励起化学気相成長装置であることを特徴とす
    る請求項10記載の半導体装置の製造方法。
  12. 【請求項12】 前記プラズマ励起化学気相成長装置内
    での前記多結晶シリコン膜の表面の自然酸化膜の除去
    が、水素ガスを導入し,プラズマを発生して行なわれる
    ことを特徴とする請求項11記載の半導体装置の製造方
    法。
  13. 【請求項13】 表面に逆導電型の拡散層が設けられた
    一導電型のシリコン基板の上に層間絶縁膜を形成し、該
    拡散層に達するコンタクトホールを該層間絶縁膜に形成
    する工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
    面の自然酸化膜を除去し、該コンタクトホールの底面に
    露出した該拡散層の表面に多結晶シリコン膜を選択的に
    形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
    入し,プラズマを発生して前記多結晶シリコン膜の表面
    の自然酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
    スと水素ガスとキャリアガスとを導入し,プラズマを発
    生して前記多結晶シリコン膜をチタンシリサイド膜に変
    換する工程と、 前記コンタクトホール内にタングステン膜を選択的に形
    成する工程と、 前記コンタクトホール内に形成された前記タングステン
    膜表面を含めて前記層間絶縁膜の表面を覆う金属膜を形
    成し、該金属膜をパターニングすることにより前記コン
    タクトホールを介して前記拡散層に接続される金属配線
    を形成する工程とを有することを特徴とする半導体装置
    の製造方法。
  14. 【請求項14】 前記プラズマ励起化学気相成長装置
    が、マイクロ波を用いた電子サイクロトロン共鳴による
    プラズマ励起化学気相成長装置もしくはヘリコン波によ
    るプラズマ励起化学気相成長装置であることを特徴とす
    る請求項13記載の半導体装置の製造方法。
  15. 【請求項15】 前記プラズマ励起化学気相成長装置内
    での前記多結晶シリコン膜の表面の自然酸化膜の除去
    が、水素ガスを導入し,プラズマを発生して行なわれる
    ことを特徴とする請求項14記載の半導体装置の製造方
    法。
JP6084227A 1994-04-22 1994-04-22 半導体装置の製造方法 Expired - Fee Related JP2565131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6084227A JP2565131B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6084227A JP2565131B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07297136A true JPH07297136A (ja) 1995-11-10
JP2565131B2 JP2565131B2 (ja) 1996-12-18

Family

ID=13824596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6084227A Expired - Fee Related JP2565131B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2565131B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004872A (en) * 1996-11-13 1999-12-21 Tokyo Electron Limited Method of manufacturing semiconductor device
KR20000057879A (ko) * 1999-02-05 2000-09-25 가네꼬 히사시 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
KR100284723B1 (ko) * 1996-08-13 2001-04-02 니시무로 타이죠 반도체장치의 제조장치 및 제조방법
US6335282B1 (en) * 1999-08-26 2002-01-01 Micron Technology, Inc. Method of forming a titanium comprising layer and method of forming a conductive silicide contact
JP2002057125A (ja) * 2000-06-30 2002-02-22 Hynix Semiconductor Inc 金属配線形成方法
US6407003B2 (en) 1997-01-23 2002-06-18 Nec Corporation Fabrication process of semiconductor device with titanium film
JP2002203810A (ja) * 2000-12-28 2002-07-19 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
KR100458465B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의비트라인형성방법
JPWO2004097930A1 (ja) * 2003-04-28 2006-07-13 富士通株式会社 半導体装置及びその製造方法
US7968463B2 (en) 2006-05-25 2011-06-28 Renesas Electronics Corporation Formation method of metallic compound layer, manufacturing method of semiconductor device, and formation apparatus for metallic compound layer
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法
US10702920B2 (en) 2016-06-20 2020-07-07 Othrys Technologies Pty Ltd Coating of particulate substrates
JP2021515405A (ja) * 2018-03-09 2021-06-17 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Pecvdによるsiギャップ充填の方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284723B1 (ko) * 1996-08-13 2001-04-02 니시무로 타이죠 반도체장치의 제조장치 및 제조방법
US6004872A (en) * 1996-11-13 1999-12-21 Tokyo Electron Limited Method of manufacturing semiconductor device
US6407003B2 (en) 1997-01-23 2002-06-18 Nec Corporation Fabrication process of semiconductor device with titanium film
KR100458465B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의비트라인형성방법
KR20000057879A (ko) * 1999-02-05 2000-09-25 가네꼬 히사시 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
US6335282B1 (en) * 1999-08-26 2002-01-01 Micron Technology, Inc. Method of forming a titanium comprising layer and method of forming a conductive silicide contact
JP2002057125A (ja) * 2000-06-30 2002-02-22 Hynix Semiconductor Inc 金属配線形成方法
JP2002203810A (ja) * 2000-12-28 2002-07-19 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
JPWO2004097930A1 (ja) * 2003-04-28 2006-07-13 富士通株式会社 半導体装置及びその製造方法
US7492047B2 (en) 2003-04-28 2009-02-17 Fujitsu Limited Semiconductor device and its manufacture method
US7968463B2 (en) 2006-05-25 2011-06-28 Renesas Electronics Corporation Formation method of metallic compound layer, manufacturing method of semiconductor device, and formation apparatus for metallic compound layer
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法
US10702920B2 (en) 2016-06-20 2020-07-07 Othrys Technologies Pty Ltd Coating of particulate substrates
JP2021515405A (ja) * 2018-03-09 2021-06-17 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Pecvdによるsiギャップ充填の方法
US11848232B2 (en) 2018-03-09 2023-12-19 Applied Materials, Inc. Method for Si gap fill by PECVD

Also Published As

Publication number Publication date
JP2565131B2 (ja) 1996-12-18

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US5926737A (en) Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
JP2565131B2 (ja) 半導体装置の製造方法
US6372643B1 (en) Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same
JP2738333B2 (ja) 半導体装置の製造方法
JPH0697111A (ja) バリアメタルの形成方法
KR100407684B1 (ko) 반도체 소자의 제조 방법
JP3129232B2 (ja) 半導体装置の製造方法
JP2742590B2 (ja) 半導体装置の製造方法
JPH0669157A (ja) チタン膜の形成方法
JP3393465B2 (ja) 半導体装置の製造方法
JPH073819B2 (ja) 高融点金属成長方法
US5882975A (en) Method of fabricating salicide-structure semiconductor device
JP3221159B2 (ja) 半導体装置における配線構造及び配線形成方法並びにmos型トランジスタ
JP2914282B2 (ja) 半導体装置の製造方法
JP3361971B2 (ja) 窒化金属変換方法および半導体装置の製造方法
US6797598B2 (en) Method for forming an epitaxial cobalt silicide layer on MOS devices
KR0172559B1 (ko) 반도체소자의 제조방법
KR100564416B1 (ko) 반도체소자의 살리사이드층 형성방법
Kwon et al. Comparison of Amorphous and Polycrystalline Tungsten Nitride Diffusion Barrier for MOCVD-Cu Metallization
JP2001284284A (ja) 半導体装置における配線構造及びmos型トランジスタ
JPH10112446A (ja) コンタクト形成方法およびこれを用いた半導体装置
JP3191477B2 (ja) 配線構造およびその製造方法
Taguwa et al. Low contact resistance metallization for gigabit scale DRAM's using fully-dry cleaning by Ar/H/sub 2/ECR plasma

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960806

LAPS Cancellation because of no payment of annual fees