KR0172559B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR0172559B1
KR0172559B1 KR1019950066080A KR19950066080A KR0172559B1 KR 0172559 B1 KR0172559 B1 KR 0172559B1 KR 1019950066080 A KR1019950066080 A KR 1019950066080A KR 19950066080 A KR19950066080 A KR 19950066080A KR 0172559 B1 KR0172559 B1 KR 0172559B1
Authority
KR
South Korea
Prior art keywords
tic1
sih
oxide film
gas
chamber
Prior art date
Application number
KR1019950066080A
Other languages
English (en)
Inventor
박보현
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066080A priority Critical patent/KR0172559B1/ko
Priority to US08/762,030 priority patent/US5924009A/en
Priority to DE19653493A priority patent/DE19653493B4/de
Priority to JP8357095A priority patent/JP2847645B2/ja
Application granted granted Critical
Publication of KR0172559B1 publication Critical patent/KR0172559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, H2가스와 TiC14가스를 증착챔버에 주입되기 전에 화학반응시켜서 반응성이 좋은 TiC12로 분해시켜 증착온도를 200℃까지 감소시킬수 있으며, 플라즈마를 사용하지 않아 소오스/드레인 영역과 게이트전극에만 TiSi2가 선택적으로 증착되고, 스페이서산화막과 필드산화막에서는 형성되지 않아서 마스크와 에치 등의 공정이 생략되어 공정이 간단해지고, TiC14대신 TiC12를 사용하므로 증착초기의 기판의 소모가 감소되어 누설전류가 감소되므로 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Description

반도체소자의 제조방법
제1a도 내지 제1d도는 본 발명에 따른 반도체소자의 제조 공정도.
제2도는 본발명에 사용되는 LPCVD 장비의 구성을 설명하기 위한 개략도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 필드산화막
3 : 게이트산화막 4 : 게이트전극
7 : 실리사이드 8 : 층간절연막
100 : 가스공급부 101 : SiH4가스 공급라인
103 : 액상의 TiCl4증발기 104 : TiSi4공급라인
105 : TiCl4브레이킹 챔버 106 : HCl 제거 챔버
200 : 반응챔버부 201 : 반응기 챔버
202 : 로드록장치
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 소오스/드레인 정션(junction)에 사용되는 실리사이드를 안정적으로 형성하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
반도체소자가 고집적화되어 감에 따라 MOSFET의 게이트전극도 폭이 줄어들고 있으나, 게이트전극의 폭이 N배 줄어들면 게이트전극의 전기 저항이 N배 증가되어 반도체소자의 동작 속도를 떨어뜨리는 문제점이 있다. 따라서 게이트전극의 저항을 감소시키기 위하여 가장 안정적인 MOSFET 특성을 나타내는 폴리실리콘층/산화막 계면의 특성을 이용하여 폴리실리콘층과 실리사이드의 적층 구조인 폴리사이드가 저저항 게이트로서 사용된다.
일반적으로 반도체 회로를 구성하는 트랜지스터의 기능에서 가장 중요한 기능은 전류구동능력이며, 이를 고려하여 MOSFET의 채널폭을 조정한다. 가장 널리 쓰이는 MOSFET는 게이트전극으로 불순물이 도핑된 폴리실리콘층을 사용하고, 소오스/드레인전극은 반도체기판상에 불순물이 도핑된 확산영역이 사용된다. 여기서 게이트전극의 면저항은 약 30∼70Ω/ㅁ 정도이며, 소오스/드레인전극의 면저항은 N+의 경우에는 약 70∼15Ω/ㅁ, P+의 경우 약 100∼250Ω/ㅁ 정도이며, 게이트전극이나 소오스/드레인전극상에 형성되는 콘택의 경우에는 콘택저항이 하나의 콘택당 약 30∼70Ω/ㅁ정도이다.
이와 같이 게이트전극과 소오스/드레인전극의 높은 면저항 및 콘택저항을 감소시키기 위하여 살리사이드(salicide; self-aligned silicide) 방법이나 선택적 금속막 증착 방법으로 게이트전극과 소오스/드레인전극의 상부에만 금속 실리사이드막을 형성하여 MOSFET의 전류구동능력을 증가시켰다.
예를들어 Ti 실리사이드을 사용하면 게이트전극과 소오스/드레인전극의 면저항을 약 5Ω/ㅁ, 콘택저항은 콘택당 약 3Ω/ㅁ이하로 현저하게 감소되어 MOSFET의 전류구동능력이 40% 이상 증가되므로 MOSFET의 고집적화가 가능하다.
따라서 기가급 이상의 DRAM 소자나, 고집적화와 동시에 고속동작이 요구되는 로직 소자에서는 게이트전극과 소오스/드레인전극의 표면에 실리사이드층을 형성하여 면저항을 낮추어 줄 필요성이 증가되고 있다.
일반적으로, 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 TiSi2를 증착하는 초기의 방법은 반응기의 압력이 수백 Torr인 상압CVD(APCVD) 방법을 주로 사용하였으나, 균일한 두께나 낮은 불순물농도, 우수한 재현성 등의 장점을 갖는 저압CVD(LPCVD)이 현재는 주로 사용되고 있다.
현재 Ti의 원료로는 TiCl4가스를 사용하며, Si의 원료로는 종래에는 Si 기판 자체를 사용하다가 실리사이드후에 발생하는 기판의 소모와 식각 현상등을 극복하기 위해서 SiH4가스를 사용하고 있다.
상기 SiH4가스를 사용하는 경우에는 TiCl4/SiH4사이에 완전한 화학반응이 일어나 TiCl4가 기판의 Si와 반응하는 것을 차단할 수 있어야 한다.
그러나 TiCl4/SiH4의 혼합비율이 부적절하면 선택성을 잃게되고, TiSi2가 필라멘트 모양으로 자라게 되며, 750℃ 이상의 고온공정으로 증착하여야므로, 기판의 실리콘이 TiSi2내로 빠르게 확산하여 반도체기판에 손실이 발생하여 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
상기에서 기판 손실을 방지하기 위하여 Ti 실리사이드 증착전에 H2인시튜(in-situ) 클리닝이 실시하여 증착표면의 자연산화막을 제거하여 더 낮은 온도에서 TiSi2핵이 생성되게 하는 방법이 있으나, 플라즈마 증착 보다 효율이 떨어져 공정수율이 저하된다.
또한 플라즈마(plasma) 증착 방법을 사용하면 LPCVD 방법 보다 증착온도는 200℃ 정도 낮출 수 있으나, 선택적 증착이 불가능하여 적합에 적용하기가 어렵고 별도의 패턴닝 공정이 필요하여 공정이 복잡해지는 다른 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본발명의 목적은 증착온도를 낮추기 위해서 플라즈마 방법을 사용하지 않고 TiCl4가스를 반응기내로 주입하기 전에 H2가스와 반응시켜 반도체기판의 손상을 방지하여 저접합 및 저누설전류를 요구하는 소자에 적합한 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 실리콘기판에 N 또는 P웰을 형성하고 필드산화막과 게이트산화막과 게이트전극 및 스페이서산화막을 형성한 후 표면의 잔류산화막을 제거하는 제1단계와, TiCl4를 TiCl2로 분해하는 제2단계와, SiH4를 이용하여 H2를 생성하는 제3단계와, TiCl2와 H2그리고 SiH4가스를 반응기챔버내에 주입하여 TiSi2를 선택적으로 형성하는 제4단계와, 층간절연막을 증착하고 후속 반도체공정을 진행하는 제5단계를 포함하는 방법임을 특징으로 한다.
이하 본 발명에 따른 반도체소자의 제조방법을 첨부 도면을 참조하여 상세히 설명한다.
먼저, 본 발명에 따른 실리사이드 형성방법의 원리 즉, TiCl4의 전달물질로 H2를 사용하는 것에 대하여 설명하면 아래와 같다.
실리콘의 원료로써 SiH4를 사용하더라도 선택적 증착이 되면서 약간의 Si는 TiSi2를 형성하기 위해 소모된다. 즉,
3TiCl4+4SiH4+ 6Si →
3TiCl2+ 2HC1 + 2SiH3C1 + 4H2+ 2SiC14--(1)
TiC14+ 3Si →TiSi2+ SiC14--- (2)
여기서 증착초기에는 TiC14가 Si와 반응하고, SiO2와는 반응하지 않는 성질에 의해 선택적 증착이 된다. 수소원자층이 증착되고 나면 TiSi2와 SiO2사이에 핵생성 및 성장에너지 차이에 의해 선택적으로 TiSi2에만 쉽게 증착이 지속되게 된다. 그러므로 증착초기에는 TiC14와 SiH4가 반응하기 보다는 식(2)의 반응식처럼 TiC14와 기판실리콘의 반응이 지배적이다. 그리고 식(2)에서 보듯이 기판 Si 원자의 1/3은 SiC14로 에칭된다.
그러나 플라즈마나 H2를 사용하여 TiC14를 TiC12와 형태로 절단하면 아래의 식(3)과 같이 되어 반도체기판의 Si에서 1/5만이 SiC14형태로 에칭되므로 반도체기판의 소모가 감소된다.
TiC12+ (5/2)Si → TiSi2+ (1/2)SiC14--- (3)
특히 수소를 사용하는 경우에는 SiO2위에는 TiSi2가 형성되지 않으므로 선택적 증착도 가능하다.
제1a도 내지 제1d도는 본 발명에 따른 반도체소자의 제조 공정도이다.
먼저, 실리콘 반도체기판(1)에 N 또는 P형 웰(도시되지 않음)을 형성하고 필드산화막(2)과 게이트산화막(3)과 게이트전극(4) 및 스페이서산화막(5)을 순서대로 형성한 후, 반도체기판(1)이나 게이트전극(4) 표면의 잔류산화막(도시되지 않음)을 제거한다. 이때 상기 반도체기판(1)에 손상을 가하지 않는 HF용액을 사용하는 것이 좋다.
그다음 반응기 챔버내에서 상기 구조의 반도체기판(1)을 H2가스나 SiH4가스를 사용하여야 인-시튜 클리닝을 실시한다. (제1a도 참조).
그후, 상기 게이트전극(4) 양측의 반도체기판(1)에 BF2나 As 등의 도펀트(dopant)를 이온주입하여 소오스/드레인 영역(6)을 형성한 후, (제1b도 참조), LPCVD 장비를 이용하여 상기 소오스/드레인 영역(6)과 게이트전극(4)의 상부에 Ti 실리사이드막(7)을 형성한다.
여기서 상기 LPCVD 장비는 제2도에 도시되어 있는 바와 같이, 가스 공급부(100)와 반응기 챔버부(200) 및 진공부(300)로 구성되어 있다.
상기 진공장치(300)는 로핑펌프와 터보분자펌프로 구성되어 있어 1X10-7torr까지 배기 가능하다.
또한 상기 가스공급부(100)는 SiH4가스 공급라인(101)과 H2가스 공급라인(102)과 액상의 TiC14의 증발기(103)와 공급라인(104)로 구성되어 있다. 상기 온도조절이 가능한 증발기(103)에서 증발된 TiC14가스는 공급라인(104)를 통과하여 TiC14브레이킹 챔버(105)에서 H2가스와 혼합되어 TiC14브레이킹 챔버(105)내에서H2가스와TiC14가스가 반응하여 TiC14+ H2→ TiC12+ 2HC1가 된다. 그다음 상기 TiC14브레이킹 챔버(105)를 나온 TiC12와 HC1은 HC1제거 챔버(106)로 들어가게 되며, 상기 HC1 제거 챔버(106)에 SiH4가스를 넣어주어 SiH4, TiC12, HC1이 함께 존재하게 된다.
여기서 TiC12와 SiH4가 반응하기 위해서는 상당한 고온이 필요하나, SiH4와 HC1은 상온에서도 반응성이 좋은 특성이 있어 TiC12와 SiH4는 가스 상태에서의 반응은 거의 없고 SiH4와 HC1이 반응을 일으킨다.
이때의 반응은 SiH4+ HC1 → SiH3C12의 반응이 된다.
그후, HC1 제거반응을 충분히 진행한 후에 SiHxC1y, H2, SiH4, TiC12의 가스들이 반응기 챔버(201)에 주입된다. 반응기 챔버내의 웨이퍼는 저항가열방식을 이용하거나, IR 램프 가열방식을 이용하여 원하는 온도까지 올린후, 기판온도가 안정될 때, 가스를 주입하여 증착을 시작한다.
한편 반응기 챔버(201) 내로의 웨이퍼의 입력과 출력은 로드록장치(Load-Lock; 202)를 이용하여 산화나 오염을 방지하도록 한다.
일정시간 증착시킨후 반응가스 주입을 차단하고, 기판의 온도를 낮추어서 TiSi2의 증착 두께를 조절할 수 있다.
상기에서의 LPCVD-TiSi2장비를 이용한 TiSi2증착조건은 다음과 같다.
첫째, 소오스/드레인 영역(6)과 게이트전극(4)의 실리콘 표면에 존재하는 자연 산화막을 제거하기 위해서 인-시튜 클리닝을 실시한다. 이때에 클리닝은 수소나 사아린 가스를 이용하며, 둘째, 베이즈 압력을 1x10-7torr 이하로 배기시켜서 챔버내에 오염원을 최소화 시키고, 셋째, 증착시의 입력은 0.01mtorr∼10torr로 하며, TiC14, SiH4, SiH4, H2의 유동속도는 각각 0.01∼100sccm, 0.1∼1000sccm 그리고 1∼10000sccm로 하고, 기판의 온도는 400∼800℃ 로 하며, TiSi2의 증착두께는 100∼1000Å을 증착시키며, 이는, 반응가스의 유량과 반응기 압력과 증착시간을 조절하여 적절한 두께를 형성시키도록 한다. (제1c도 참조).
그후, 상기 구조의 전표면에 층간절연막(8)을 증착하고 열처리하여 평탄화시킨다. 이후 기존의 반도체공정 그대로 후속공정을 진행한다.
이상에서 설명한 바와 같이, 본 발명에 의해 반도체소자의 제조방법은, H2가스와 TiC14가스를 증착챔버에 주입되기 전에 화학반응시켜서 반응성이 좋은 TiC12로 분해시켜 증착온도를 200℃까지 감소시킬 수 있으며, 플라즈마를 사용하지 않아 소오스/드레인 영역과 게이트전극에만 TiSi2가 선택적으로 증착되고, 스페이서산화막과 필드산화막에서는 형성되지 않아서 마스크와 에치 등의 공정이 생략되어 공정이 간단해지고, TiC14대신 TiC12를 사용하므로 증착초기의 기판의 소모가 감소되어 누설전류가 감소되므로 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 실리사이드 형성방법에 있어서, 실리콘기판에 N 또는 P웰을 형성하고 필드산화막과 게이트산화막과 게이트 전극 및 스페이서산화막을 형성한 후 표면의 잔류산화막을 제거하는 제1단계와, 상기 실리콘 기판이 탑재되어있는 제1챔버와 연결되는 제2챔버에서 TiC14가스를 TiC12로 분해하는 제2단계와, 상기 제2챔버와 연결되는 제3챔버에서 SiH4를 이용하여 H2를 생성하는 제3단계와, 상기 TiC12와 H2그리고 SiH4가스를 제1챔버내에 주입하여 TiSi2를 상기 게이트전극과 반도체기판상에 선택적으로 형성하는 제4단계를 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 잔류 산화막 제거 공정을 HF 용액으로 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 TiSi2증착전에 제1챔버내에서 H2가스나 SiH4가스를 사용하는 인-시튜 클리닝을 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 TiSi2를 100∼1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 제1챔버로의 웨이퍼 출입을 로드록 방식으로 이용하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제1항에 있어서, 상기 TiSi2증착조건을 베이즈 압력은 1x10-7torr이하, 증착시의 입력은 0.01mtorr∼10torr, TiC14과 SiH4과 SiH4및 H2각각의 유동속도는 0.01∼100sccm, 0.1∼1000sccm 그리고 1∼10000sccm이며, 기판의 온도는 400∼800℃로 하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019950066080A 1995-12-29 1995-12-29 반도체소자의 제조방법 KR0172559B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950066080A KR0172559B1 (ko) 1995-12-29 1995-12-29 반도체소자의 제조방법
US08/762,030 US5924009A (en) 1995-12-29 1996-12-11 Titanium silicide interconnect method
DE19653493A DE19653493B4 (de) 1995-12-29 1996-12-20 Verfahren zur Ausbildung einer integrierten Schaltungseinrichtung mit Titansilicidschicht, integrierte Schaltungseinrichtung mit Titansilicidschicht und Vorrichtung zur Erzeugung derselben
JP8357095A JP2847645B2 (ja) 1995-12-29 1996-12-26 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066080A KR0172559B1 (ko) 1995-12-29 1995-12-29 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR0172559B1 true KR0172559B1 (ko) 1999-03-30

Family

ID=19447242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066080A KR0172559B1 (ko) 1995-12-29 1995-12-29 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US5924009A (ko)
JP (1) JP2847645B2 (ko)
KR (1) KR0172559B1 (ko)
DE (1) DE19653493B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205457B1 (en) * 1998-06-22 2001-03-20 Intel Corporation Ordered ole file structure
US7700480B2 (en) * 2007-04-27 2010-04-20 Micron Technology, Inc. Methods of titanium deposition
US11008505B2 (en) 2013-01-04 2021-05-18 Carbo Ceramics Inc. Electrically conductive proppant
WO2014107608A1 (en) 2013-01-04 2014-07-10 Carbo Ceramics Inc. Electrically conductive proppant and methods for detecting, locating and characterizing the electrically conductive proppant
KR102302000B1 (ko) 2016-09-15 2021-09-14 어플라이드 머티어리얼스, 인코포레이티드 콘택 집적 및 선택적 실리사이드 형성 방법들

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803127A (en) * 1983-02-25 1989-02-07 Liburdi Engineering Limited Vapor deposition of metal compound coating utilizing metal sub-halides and coated metal article
US5393565A (en) * 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
US5344792A (en) * 1993-03-04 1994-09-06 Micron Technology, Inc. Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation

Also Published As

Publication number Publication date
JP2847645B2 (ja) 1999-01-20
JPH1074711A (ja) 1998-03-17
DE19653493A1 (de) 1997-07-03
US5924009A (en) 1999-07-13
DE19653493B4 (de) 2005-03-03

Similar Documents

Publication Publication Date Title
US4517225A (en) Method for manufacturing an electrical interconnection by selective tungsten deposition
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
US7105055B2 (en) In situ growth of oxide and silicon layers
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
US6204206B1 (en) Silicon nitride deposition method
KR940006669B1 (ko) 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
WO2003030243A1 (en) Incorporation of nitrogen into high k dielectric film
JP2692554B2 (ja) 半導体装置の製造方法
JP2004523885A (ja) 堆積前の表面調整方法
WO2006019603A2 (en) Thin tungsten silicide layer deposition and gate metal integration
US4587710A (en) Method of fabricating a Schottky barrier field effect transistor
JPH07176627A (ja) 半導体装置の製造方法
JP2565131B2 (ja) 半導体装置の製造方法
JPH10199881A (ja) 半導体装置の製造方法
KR0172559B1 (ko) 반도체소자의 제조방법
EP1044291B1 (en) In situ growth of oxide and silicon layers
US6004872A (en) Method of manufacturing semiconductor device
JP3215898B2 (ja) プラズマｃｖｄ法およびプラズマｃｖｄ装置
JP2914282B2 (ja) 半導体装置の製造方法
US4612257A (en) Electrical interconnection for semiconductor integrated circuits
KR100313943B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH07130668A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法と、基板熱処理方法及び化学気相堆積方法
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
KR20000004224A (ko) 반도체 소자의 텅스텐 실리사이드 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee