JP3129232B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3129232B2 JP3129232B2 JP09118461A JP11846197A JP3129232B2 JP 3129232 B2 JP3129232 B2 JP 3129232B2 JP 09118461 A JP09118461 A JP 09118461A JP 11846197 A JP11846197 A JP 11846197A JP 3129232 B2 JP3129232 B2 JP 3129232B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- source gas
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 55
- 239000010936 titanium Substances 0.000 claims description 55
- 229910052719 titanium Inorganic materials 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 44
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 28
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 28
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 26
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 239000007789 gas Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 102220491117 Putative postmeiotic segregation increased 2-like protein 1_C23F_mutation Human genes 0.000 description 1
- PDBOLQCPEKXSBW-UHFFFAOYSA-M [Ti]Cl Chemical compound [Ti]Cl PDBOLQCPEKXSBW-UHFFFAOYSA-M 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- ZWYDDDAMNQQZHD-UHFFFAOYSA-L titanium(ii) chloride Chemical compound [Cl-].[Cl-].[Ti+2] ZWYDDDAMNQQZHD-UHFFFAOYSA-L 0.000 description 1
- YONPGGFAJWQGJC-UHFFFAOYSA-K titanium(iii) chloride Chemical compound Cl[Ti](Cl)Cl YONPGGFAJWQGJC-UHFFFAOYSA-K 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
方法に関し、金属シリサイド膜を有する半導体装置の製
造方法に関するものである。
ールの微細化が進み、コンタクトホールの深さを直径で
割ったアスペクト比が増大している。このため従来から
使用されてきたスパッタ法で形成したアルミニウム等の
金属では段差被覆性が悪いため、接続抵抗が高くなった
り、断線する可能性が高くなっている。たとえ配線が可
能であっても、電流によりアルミニウムが移動するエレ
クトロマイグレーションにより断線しやすいという信頼
性の問題がある。この問題の対策として、段差被覆性に
優れた化学気相成長法により形成したタングステンによ
りコンタクトホールを埋め込むタングステンプラグ法が
提案されている。このタングステンプラグ法は、コンタ
クトホールの接続抵抗(コンタクト抵抗)を下げるため
のチタンと、タングステンとの密着性を高め、タングス
テンの基板への侵入を防ぐための窒化チタンからなるバ
リアメタルをスパッタ法により形成した後、タングステ
ンを化学気相成長法によりコンタクトホールを埋め込ん
で形成し、タングステンを全面エッチバックしてコンタ
クトホール内のみにタングステンを残してタングステン
プラグを形成している。
コンタクトホールの微細化が進み、高アスペクト比にな
ると、スパッタ法ではコンタクトホール内にチタンや窒
化チタンを所望の厚さに形成することが不可能となる。
このためコンタクト抵抗が増加したり素子がタングステ
ンにより破壊されたりする問題がおこる。
い化学気相成長(CVD)法により形成する方法も試み
られている。特に、窒化チタンは熱反応を利用したCV
D法が最も段差被覆性に優れており、広く使用されてい
る。通常、コンタクトホールの埋め込みには、チタン、
窒化チタン、タングステンの3層をCVD法で形成して
いる。しかしながらこの方法では、工程が複雑になり、
また製造コストも高くなってしまうという問題があるた
め、窒化チタンでコンタクトホールを埋め込んでタング
ステンの工程を省略するという方法が提案されている。
す工程順断面図である。まず、素子が形成されたシリコ
ン基板301上に層間絶縁膜としてシリコン酸化膜にリ
ンやホウ素を添加したBPSG膜302をCVD法によ
り形成する。その後、素子に達するコンタクトホールを
通常のフォトリソグラフィーとドライエッチング技術に
より形成する[図4(a)]。ここで、コンタクトホー
ルの直径は0.4μm程度になされている。
03を10〜50nm、通常の熱CVD法により窒化チ
タン膜305を0.3μm程度の厚さに形成してコンタ
クトホールを完全にチタン膜303と窒化チタン305
で埋め込む[図4(b)]。チタン膜304は、半導体
基板を500℃以上に加熱することで、シリコン基板上
では、実際には下地と反応しその場でチタンシリサイド
膜304を形成している。
03、窒化チタン膜305を塩素ガスを用いたドライエ
ッチング法により除去し、コンタクトホール内のみチタ
ンシリサイド膜304、窒化チタン膜305を残す[図
4(c)]。
をBPSG膜302上に堆積し、リソグラフィー技術及
びドライエッチング技術を用いて、Al合金306を所
望の形状にパターニングして、Al配線を形成する[図
4(d)]。
た従来例による半導体装置の製造方法では、CVD法で
コンタクトホールを形成するために窒化チタン膜を厚く
形成すると、CVD法で形成した窒化チタン膜には8E
10dyne/cm2 以上の大きな引っ張り応力が作用
している。さらにチタン膜と熱CVD法で形成した窒化
チタン膜は密着性が悪い。これらのことから、窒化チタ
ン膜にクラックが入ったり、剥がれたりする事故が発生
する。窒化チタン膜の剥離が起こると、続く窒化チタン
膜のエッチング工程において下地の層間絶縁膜(BPS
G膜)が異常にエッチングされることにより製造歩留ま
りを低下させ、また信頼性の低下を招く。また、剥離し
た窒化チタン膜は異物となってやはり歩留まりの低下の
原因となる。クラックが入った場合にも下地層の異常エ
ッチングなどの不具合が生じる。
03を堆積させたまま窒化チタン膜305を堆積させる
のではなく、チタン膜303、チタンシリサイド膜30
4を形成したのち、チタンシリサイド膜304を残すよ
うにチタン膜303をエッチングし、その後窒化チタン
膜305を堆積する方法が考えられる。
的に除去する方法は、従来アンモニア水及び過酸化水素
等の混合液を使用していた。この工程では、除去にかか
る数分の時間以外にもエッチング後の水洗(10分程
度)やスピンドライヤー等による乾燥(5分程度)など
を含む工程となっておりかなりの時間を要する。また、
大量の廃液の問題を生じることも明らかである。
シリサイド膜を残しつつチタン膜をエッチングできる半
導体装置の製造方法を提供することにある。
造方法は、所定の原料ガスを用いたプラズマCVD法に
より第1の領域に形成された金属シリサイド及び前記所
定の原料ガスを用いたプラズマCVD法により第2の領
域に形成された金属膜を有する半導体装置の製造方法に
おいて、プラズマ化せずに前記原料ガスで前記金属膜を
選択的に除去することを特徴とする。
は、半導体基板上に開口部を有する絶縁膜を形成する工
程と、前記開口部内及び前記絶縁膜上にに所定の原料ガ
スを用いたプラズマCVD法により金属膜を堆積する工
程と、前記開口部内に堆積した前記金属膜と前記半導体
基板が反応して金属シリサイド膜を形成する工程と、前
記絶縁膜上の未反応の前記金属膜をプラズマ化せずに前
記原料ガスでエッチングして選択的に除去する工程とを
有することを特徴とする。
なくドライな状態で金属膜を選択的に除去できる。
記並び他の目的、技術、及び効果をより明瞭にすべく本
発明の実施の形態につき詳述する。
示す工程順断面図である。
コン基板101A上に層間絶縁膜としてBPSG膜10
2をCVD法により1.5μm程度の厚さに形成する
[図1(a)]。その後、フォトレジスト膜103Bを
塗布後、露光・現像により所望の位置に直径0.3μm
程度の開口部を設け、フォトレジスト膜3Bをマスク
に、トリフロロメタン(CHF3 )と一酸化炭素(C
O)ガスの混合ガスによるドライエッチングによりBP
SG膜102をシリコン基板101が露出するまでエッ
チングし、コンタクトホールを形成する[図1
(b)]。
後、CVD法により、チタン膜104を成膜する。チタ
ン膜104は四塩化チタン3〜10sccm、Ar20
0〜500sccm、水素(H2 )1000〜2000
sccmのガスを流し、圧力を3〜10Torrとし、
半導体基板1を500〜600℃に加熱し、基板の対向
電極にRFパワー数100Wを印加して、プラズマを発
生させるCVD法により10〜30nmの厚さに形成す
る[図1(c)]。このような条件では、シリコン基板
上ではC49型構造のチタンシリサイド膜105、BP
SGなどの層間絶縁膜(酸化膜)上はチタン膜104と
して成長する。
温度は500℃で四塩化チタンとArの混合ガスを流
し、選択的にエッチングを行い、チタンシリサイド膜1
05以外の不要のチタン膜を除去する。
W(すなわち、プラズマは発生しない)として、他の条
件はチタン膜の成膜条件と同等として行うことができ
る。ただし、四塩化チタン以外のガスは、四塩化チタン
を希釈する目的で混合されるので、その目的さえ満たせ
ば種類は問わない。従って実施例では水素はのぞかれて
いるが、水素を混合ガスに含めてもよい。ただし水素が
あるとRFパワーが0Wであり、ラジカルな水素が発生
せず、従って、チタン膜のデポはおこらないはずである
が、よりデポの発生を防止するために水素はとりのぞい
てある。説明の都合上、CVDによる成膜と不要な膜の
除去工程を別に述べたが、実際にはこれらはその場で連
続的に行うことができ効率がよい。
チタンシリサイド基板のエッチング速度の四塩化チタン
流量依存性を示す図面である。チタン基板の場合は、四
塩化チタンによるエッチング速度が全体的に大きく、四
塩化チタンの流量を増やしていくことによりさらにエッ
チング速度が大きくなる。一方、チタンシリサイド基板
の場合は四塩化チタンではほとんどエッチングされず、
また、四塩化チタン流量流量依存性も全くない。このよ
うに、四塩化チタンはチタン基板とチタンシリサイド基
板とで高いエッチング選択性をもつ特性を有している。
ン30〜50sccm、NH3 40〜70sccm、N
2 30〜50sccmのガスを流し、圧力を15〜30
Torrとし、半導体基板を400〜650℃に加熱
し、熱CVD法により0.2〜0.3μmの厚さに形成
してコンタクトホールを埋め込む[図1(e)]。
って平坦部の窒化チタン膜106を除去してBPSG膜
102の表面を露出させ、コンタクトホール内のみにこ
れらを残す[図1(f)]。
により0.3〜1.0μmの厚さに形成した後、通常の
リソグラフィー技術及びドライエッチング技術によりA
l合金膜107を所望の形状にパターニングしてAl配
線を形成する[図1(g)]。
説明する。
膜して得られたチタン膜とチタンシリサイド膜(シリコ
ン基板上)の内、チタン膜のみが四塩化チタンと希釈ガ
スの混合ガスにより選択的に除去される。窒化チタン膜
は酸化膜と非常に密着性がよく、チタン膜と窒化チタン
膜の密着性が悪いという問題がなくなる。そのため気相
成長窒化チタン膜を厚く形成しても窒化チタン膜にクラ
ックが入ったり剥離したりしてしまうことがない。
ン膜は段差被覆性が良いため、ホール底に接続抵抗を下
げるのに必要な膜厚のチタン膜を形成することができ
る。さらにスパッタ法に比べ低抵抗の気相成長窒化チタ
ン膜によりコンタクトホールやスルーホール内を埋め込
むことができるため、コンタクトホール抵抗やスルーホ
ール抵抗を低抵抗にすることが可能になる。
タンを還元して行われるチタンCVD法によればシリコ
ン基板上ではC49型構造のチタンシリサイド膜がその
場で形成される。四塩化チタンは、チタン膜に対しては
エッチング速度が大きいが、チタンシリサイド膜はほと
んどエッチングされないといった高い選択エッチング性
をもち、しかも、CVDプロセスに用いている原料ガス
であるために、その場で処理が可能である。
ンによる選択エッチング法を用いれば、成膜とシリサイ
ド形成と余剰チタンエッチングをその場でしかも短時間
で行うことが可能である。
106の下には、窒化チタンと密着性の悪いチタン膜が
存在しない。窒化チタン膜を密着性のよいBPSG膜上
に窒化チタンを成長させることで、窒化チタン膜をある
程度まで厚く形成してもクラックが入ったり剥がれたり
することを防げる。従って、クラック、剥離の発生を防
止しつつ段差被覆性のよい窒化チタン膜をコンタクトホ
ールを形成することが可能になる。
工程がCVDのプロセスガスである四塩化チタンを用い
て行うことができ、その場で行え生産効率が高い。本実
施例では、チタン膜成膜直後に余剰なチタン膜のエッチ
ングを行っているが、半導体基板を別の反応室に移し、
例えば窒化チタン成膜用反応室に移し、窒化チタン成膜
直前に行っても全く同様の効果が得られる。
ル内はCVD法を行い、その結果得られたチタンシリサ
イド105と窒化チタン膜106で埋め込まれており、
アスペクト比の大きなコンタクトホールも埋め込みが可
能であるとともにシリコン基板との低接続抵抗が可能と
なる配線を容易にコンタクトホール底に形成できる。
ン、三塩化チタン、二塩化チタン、及び一塩化チタン等
のハロゲンガスも可能である。
程断面図である。本実施の形態は、サリサイドプロセス
に適用した場合に関する。
ン基板201にPチャンネル絶縁膜ゲートトランジスタ
が形成される領域に、Nウェル202をイオン注入法に
より形成する。次いで、シリコン基板表面に、フィール
ド酸化膜として厚さ300nmのフィールド酸化膜20
3を選択酸化法により形成する。このフィールド酸化膜
203に囲まれた活性領域に、厚さ6nmのゲート絶縁
膜としてゲート酸化膜204を形成し、この後ゲート電
極材料として厚さ150nmの多結晶シリコンを成長す
る。次いで、既知の方法であるフォトリソグラフィー法
とドライエッチング法により、多結晶シリコンをパター
ニングしてゲート電極205を形成する。次に、フォト
リソグラフィー法とイオン注入法により、低濃度のN型
不純物拡散層209と低濃度のP型不純物拡散層210
を形成する。さらに、全面に厚さ70nmのシリコン酸
化膜を成長し、エッチバック法により、ゲート電極20
5の側面にサイドウォール206を形成する。
リソグラフィー法とイオン注入法により、N型不純物拡
散層207、P型不純物拡散層208、N型多結晶シリ
コンゲート209、及びP型多結晶シリコンゲート21
0を形成する。イオン注入後は、窒素雰囲気中、900
℃、20分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてLDD構造としてN型ソー
ス・ドレイン領域207とP型ソース・ドレイン領域2
08が形成される。
―ト電極である多結晶シリコンの表面と半導体基板表面
の自然酸化膜を希フッ酸により除去し、CVD法を用い
て厚さ20nmのチタン膜を半導体基板上に堆積する。
チタン膜は四塩化チタン(TiCl4)3〜15scc
m、アルゴン(Ar)200〜500sccm、水素
(H2)1000〜2000sccmのガスを流し、圧
力を3〜10Torrとし、シリコン基板を500〜6
00℃に加熱し、基板の対向電極にRFパワー数100
Wを印加して成膜される。このような条件では、シリコ
ン基板上ではC49型構造のチタンシリサイド膜22
2、フィールド酸化膜203上はチタン膜221として
成長する。
化チタンとArの混合ガスにより、選択的にエッチング
を行い、チタンシリサイド膜222以外の不要のチタン
膜221を除去する。
Wとして、他の条件はチタン膜の成膜条件と同等として
行うことができる。ただし、四塩化チタン以外のガス
は、四塩化チタンを希釈する目的で混合されるので、そ
の目的さえ満たせば種類は問われない。
を行い、前記のC49型構造のチタンシリサイド222
よりも電気抵抗率の低いC54型構造のチタンシリサイ
ド223を形成する。
縁膜として不純物を含まないシリコン酸化膜224を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜225を堆積し、この層間絶縁膜の焼き
しめを、800℃程度の炉アニールにより行う。
説明する。
行われるチタンCVD法において基板温度500℃以上
おこなうことにより、シリコン基板上ではC49型構造
のチタンシリサイド膜がその場で形成される。一方で、
酸化膜上ではチタン膜が形成される。四塩化チタンは図
5に示した様に、チタン膜とチタンシリサイド膜に高い
選択エッチング性をもち、CVDプロセスに用いている
ガスであるために、その場で処理が可能である。従っ
て、従来のプロセスの工程数を大幅に削減することがで
き、生産性が高い。
体装置の製造方法は、チタンを500℃以上のCVD法
で堆積させ、シリコン基板上はチタンシリサイドとして
存在させ、シリサイド膜以外のチタンもしくはチタン酸
化物を、CVDにおける原料ガスである四塩化チタンを
含む混合ガスで選択的にエッチングするもので、このこ
とにより、チタン膜と窒化チタン膜の密着性の問題を解
決できる。そのため、窒化チタン膜をある程度厚く形成
しても、成膜された窒化チタン膜に剥離やクラックが発
生することのないようにすることができる。したがっ
て、本発明によれば、段差被覆性がよく低抵抗のCVD
法窒化チタン膜を厚く形成することができるようにな
り、アスペクト比の大きいコンタクトホールの形成も可
能になる。さらに、窒化チタン膜にクラック、剥離が発
生しなくなったことにより、製造歩留まりを高くするこ
とができるとともに製品の信頼性を向上させることがで
きる。
の高い選択エッチング性を利用しており、半導体基板を
動かすことなく、しかも、連続したプロセスで短時間に
行うことができる。このことにより、大幅に工程数が削
減でき、生産性の高い半導体装置の製造が可能である。
る。
基板の四塩化チタンによるエッチング速度を示す図であ
る。
る。
Claims (10)
- 【請求項1】所定の原料ガスを用いたプラズマCVD法
により第1の領域に形成された金属シリサイド及び前記
所定の原料ガスを用いたプラズマCVD法により第2の
領域に形成された金属膜を有する半導体装置の製造方法
において、プラズマ化せずに前記原料ガスで前記金属膜
を選択的に除去することを特徴とする半導体装置の製造
方法。 - 【請求項2】半導体基板上に開口部を有する絶縁膜を形
成する工程と、前記開口部内及び前記絶縁膜上にに所定
の原料ガスを用いたプラズマCVD法により金属膜を堆
積する工程と、前記開口部内に堆積した前記金属膜と前
記半導体基板が反応して金属シリサイド膜を形成する工
程と、前記絶縁膜上の未反応の前記金属膜をプラズマ化
せずに前記原料ガスでエッチングして選択的に除去する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項3】半導体基板上にゲート絶縁膜、ゲート電極
および拡散領域を形成する工程と、前記ゲート電極表面
に所定の原料ガスを用いたプラズマCVD法により金属
膜を形成する工程と、前記拡散領域上に所定の原料ガス
を用いたプラズマCVD法により金属シリサイド膜を形
成する工程と、プラズマ化せずに前記金属膜を前記所定
の原料ガスでエッチングして選択的に除去する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項4】前記プラズマCVD法を前記半導体基板を
500℃以上600℃以下に加熱して行なうことにより
前記金属膜を堆積する工程と前記金属シリサイド膜を形
成する工程とを同時に行なうことを特徴とする請求項2
または請求項3記載の半導体装置の製造方法。 - 【請求項5】前記プラズマCVD法を基板の対向電極に
所定の値のRFパワーを印加して行ない、前記エッチン
グを前記RFパワーをゼロにしてプラズマを発生させず
に行なうことを特徴とする請求項2または請求項3記載
の半導体装置の製造方法。 - 【請求項6】前記所定の原料ガスは前記金属膜と前記金
属シリサイド膜との間でエッチング選択性を有すること
を特徴とする請求項2または請求項3記載の半導体装置
の製造方法。 - 【請求項7】前記金属膜はチタン膜であり、前記金属シ
リサイド膜はチタンシリサイド膜であることを特徴とす
る請求項1乃至3のいずれか一に記載の半導体装置の製
造方法。 - 【請求項8】前記エッチングの工程後、前記開口部内に
窒化チタン膜を形成することを特徴とする請求項7記載
の半導体装置の製造方法。 - 【請求項9】前記所定の原料ガスは、四塩化チタンを含
むガスであることを特徴とする請求項7記載の半導体装
置の製造方法。 - 【請求項10】半導体基板上に開口部を有する絶縁膜を
形成する工程と、前記開口部内および前記絶縁膜上に所
定の原料ガスを用いたプラズマCVD法によりチタン膜
を堆積し前記開口部内に堆積した前記チタン膜と前記半
導体基板が反応してチタンシリサイド膜を形成する工程
と、前記絶縁膜上の未反応の前記チタン膜をプラズマ化
せずに前記原料ガスでエッチングして選択的に除去する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09118461A JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
US09/072,668 US6204170B1 (en) | 1997-05-08 | 1998-05-06 | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed |
CN98109731A CN1108630C (zh) | 1997-05-08 | 1998-05-08 | 制备有金属硅化物膜的半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09118461A JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308360A JPH10308360A (ja) | 1998-11-17 |
JP3129232B2 true JP3129232B2 (ja) | 2001-01-29 |
Family
ID=14737237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09118461A Expired - Fee Related JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6204170B1 (ja) |
JP (1) | JP3129232B2 (ja) |
CN (1) | CN1108630C (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4366805B2 (ja) * | 2000-01-24 | 2009-11-18 | 東京エレクトロン株式会社 | 埋め込み方法 |
US6525381B1 (en) | 2000-03-31 | 2003-02-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using shallow-doped source, and method |
US6441434B1 (en) | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
KR100407684B1 (ko) * | 2000-06-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
JP4117156B2 (ja) * | 2002-07-02 | 2008-07-16 | 日本電気株式会社 | Iii族窒化物半導体基板の製造方法 |
KR100578221B1 (ko) * | 2004-05-06 | 2006-05-12 | 주식회사 하이닉스반도체 | 확산방지막을 구비하는 반도체소자의 제조 방법 |
KR100630695B1 (ko) | 2004-08-04 | 2006-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
US7575959B2 (en) * | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
DE602006005844D1 (de) * | 2005-10-14 | 2009-04-30 | Element Six Production Pty Ltd | Verfahren zur herstellung eines modifizierten schleifkörperpresslings |
JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5211503B2 (ja) * | 2007-02-16 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4650440B2 (ja) * | 2007-03-07 | 2011-03-16 | 東京エレクトロン株式会社 | 成膜方法 |
JP6823533B2 (ja) | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
US10475654B2 (en) * | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wrap-around contact plug and method manufacturing same |
US10662522B1 (en) * | 2018-11-08 | 2020-05-26 | Sandisk Technologies Llc | Thermal metal chemical vapor deposition process |
US10978354B2 (en) | 2019-03-15 | 2021-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective dual silicide formation |
US11233134B2 (en) | 2019-12-19 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistors with dual silicide contact structures |
US11489057B2 (en) | 2020-08-07 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact structures in semiconductor devices |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
US4957590A (en) * | 1988-02-22 | 1990-09-18 | Texas Instruments Incorporated | Method for forming local interconnects using selective anisotropy |
JPH0622218B2 (ja) * | 1988-08-06 | 1994-03-23 | 富士通株式会社 | エッチング方法 |
JP2821613B2 (ja) * | 1989-03-15 | 1998-11-05 | ソニー株式会社 | 半導体装置の製造方法 |
JPH0393223A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Ltd | 半導体装置の製造方法 |
KR100214036B1 (ko) * | 1991-02-19 | 1999-08-02 | 이데이 노부유끼 | 알루미늄계 배선형성방법 |
JPH05211134A (ja) * | 1991-10-07 | 1993-08-20 | Sumitomo Metal Ind Ltd | 薄膜の形成方法及び薄膜形成装置 |
JP3211352B2 (ja) * | 1992-03-12 | 2001-09-25 | ソニー株式会社 | 半導体装置におけるメタルプラグの形成方法 |
US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
JP2833684B2 (ja) * | 1993-09-29 | 1998-12-09 | セントラル硝子株式会社 | 薄膜形成装置のクリーニング方法 |
US5665640A (en) * | 1994-06-03 | 1997-09-09 | Sony Corporation | Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor |
JP2809113B2 (ja) * | 1994-09-29 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
US5972790A (en) * | 1995-06-09 | 1999-10-26 | Tokyo Electron Limited | Method for forming salicides |
JPH0963988A (ja) * | 1995-08-23 | 1997-03-07 | Mitsubishi Electric Corp | 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法 |
JPH09111460A (ja) * | 1995-10-11 | 1997-04-28 | Anelva Corp | チタン系導電性薄膜の作製方法 |
JPH09283463A (ja) * | 1996-04-15 | 1997-10-31 | Tokyo Electron Ltd | バリヤメタル層及びその形成方法 |
US5744395A (en) * | 1996-10-16 | 1998-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure |
US5926737A (en) * | 1997-08-19 | 1999-07-20 | Tokyo Electron Limited | Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing |
US5856237A (en) * | 1997-10-20 | 1999-01-05 | Industrial Technology Research Institute | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer |
-
1997
- 1997-05-08 JP JP09118461A patent/JP3129232B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-06 US US09/072,668 patent/US6204170B1/en not_active Expired - Lifetime
- 1998-05-08 CN CN98109731A patent/CN1108630C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1202723A (zh) | 1998-12-23 |
JPH10308360A (ja) | 1998-11-17 |
US6204170B1 (en) | 2001-03-20 |
CN1108630C (zh) | 2003-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3129232B2 (ja) | 半導体装置の製造方法 | |
JP2978748B2 (ja) | 半導体装置の製造方法 | |
US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
JP2682268B2 (ja) | 導電構造体を半導体素子内に選択的に封入する工程 | |
US5652180A (en) | Method of manufacturing semiconductor device with contact structure | |
US6372643B1 (en) | Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same | |
US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
JPH0613403A (ja) | Mos集積回路上の自己整列珪化コバルト | |
US20060246714A1 (en) | Method of forming a conductive contact | |
JPH03261139A (ja) | 選択的異方性を用いて局部相互接続を形成する改良方法 | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
JPH10294455A (ja) | 半導体デバイス | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
JP3173094B2 (ja) | Mosトランジスタの製造方法 | |
JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
US5924010A (en) | Method for simultaneously fabricating salicide and self-aligned barrier | |
JP3102555B2 (ja) | 半導体装置の製造方法 | |
US7858518B2 (en) | Method for forming a selective contact and local interconnect in situ | |
JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
JPH11204784A (ja) | 半導体装置の製造方法 | |
JPH0783021B2 (ja) | 半導体装置の製造方法 | |
JPH06120355A (ja) | 半導体装置の製造方法 | |
JP2000216383A (ja) | 半導体装置及びその製造方法 | |
JPS63108715A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |