JP2000216383A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000216383A JP2000216383A JP11016655A JP1665599A JP2000216383A JP 2000216383 A JP2000216383 A JP 2000216383A JP 11016655 A JP11016655 A JP 11016655A JP 1665599 A JP1665599 A JP 1665599A JP 2000216383 A JP2000216383 A JP 2000216383A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- titanium silicide
- silicide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
ず、そのための製造工程全体の加熱条件を適正なバラン
スのものとするのに手間がかからない半導体装置及びそ
の製造方法を提供する。 【解決手段】 ゲート電極のポリシリコン膜21とソー
ス、ドレイン領域を構成するn+領域24の上面にチタ
ン膜を被着し、さらに該チタン膜上面に窒化チタン膜を
被着した後に加熱処理して下地のシリコンとチタンを反
応させてチタンシリサイド膜27を形成し、続いて10
0℃〜140℃に加熱した硫酸と過酸化水素水の混合液
の酸化雰囲気での処理によって、チタンシリサイド膜2
7上に残存する窒化チタン及び未反応チタンを剥離しな
がら該チタンシリサイド膜27の上面に凝集防止用の酸
化シリコン膜28を形成する。
Description
サイド形成工程を経て形成されるMOSFET等の半導
体装置及びその製造方法に関する。
過程途中における図11の概略構成を示す断面図を参照
して説明する。図11において、1はp−形シリコン基
板、2はp−形シリコン基板1の上部に設けられたソー
ス、ドレインとなるn+領域であり、3はゲート酸化
膜、4は多結晶シリコンでなるゲート電極である。ま
た、5はn+領域2及びゲート電極4の上面に設けられ
たチタンシリサイド(TiSi2)膜である。なお、6
はゲート酸化膜3を保護するよう設けられたスペーサの
酸化シリコン膜である。
先ずn+領域2及びゲート電極4の上面に蒸着によって
チタン(Ti)膜を形成する。その後、所定温度で所定
時間加熱してn+領域2及びゲート電極4のシリコン
(Si)とチタン膜とを反応させ、この反応によってチ
タンシリサイド膜5とする。しかし、チタンシリサイド
は、形成時やその後の製造工程で加わる温度が高かった
り、加熱の累積時間が長時間になってくると凝集を起こ
してしまう。また、逆にチタンシリサイドを形成する際
の加熱温度が低かったり、加熱時間が短いと、シリコン
とチタンとの反応が進まなかったり、反応が不安定にな
ってしまう。
ける加熱温度が高かったり、あるいは長時間加熱したり
した場合、n+領域2及びゲート電極4の上面に形成さ
れるチタンシリサイドが凝集を起こし、形成されたチタ
ンシリサイド膜5は不均一なものとなってしまう。さら
に、チタンシリサイド形成工程以後の各後工程において
も、その工程における加熱温度が高かったり、あるいは
長時間加熱となってしまったりした場合、形成されてい
たチタンシリサイド膜5に凝集が起こって不均一な膜と
なってしまう。
は、チタンシリサイド形成工程における加熱温度や加熱
時間を適正範囲に保持する必要があると共に、以後の各
後工程においても、その工程での温度をチタンシリサイ
ド膜5に凝集が起こらないよう低温化したり、加熱時間
を調整したりする必要がある。このようにチタンシリサ
イド形成工程や後工程で膜に凝集が生じたりしないよう
にするには、プロセスインテグレーションとして製造工
程全体を変更したりしなければならず、工程のチューニ
ングに時間を要し、手間のかかるものとなっていた。
みて本発明はなされたもので、その目的とするところは
形成されるチタンシリサイド膜が不均一なものとならな
いようにすると共に、そのために製造工程全体の加熱条
件のバランスを適正なものとするのにも手間がかからな
い半導体装置及びその製造方法を提供することにある。
その製造方法は、導電領域の上面にチタンシリサイド膜
を設けるようにして導電部が形成された半導体装置にお
いて、導電部が、チタンシリサイド膜上に所定厚の該チ
タンシリサイド膜の凝集防止用酸化シリコン膜を備えて
いることを特徴とするものであり、さらに、凝集防止用
酸化シリコン膜の厚さが、5nm以上であることを特徴
とするものであり、また、導電領域上面にチタン膜を被
着し、さらに該チタン膜上面に窒化チタン膜を被着する
工程と、窒化チタン膜を被着した後に加熱処理して下地
である導電領域のシリコンとチタンを反応させてチタン
シリサイド膜を形成する工程と、チタンシリサイド膜上
に残存する窒化チタン及び未反応チタンを酸化雰囲気で
の処理によって剥離しながら該チタンシリサイド膜の上
面に酸化シリコン膜を形成する工程とを備えていること
を特徴とする方法であり、さらに、酸化雰囲気での処理
が、硫酸と過酸化水素水の混合液を所定温度に加熱して
行うものであることを特徴とする方法であり、さらに、
混合液の加熱温度が、100℃〜140℃であることを
特徴とする方法である。
MOSFETを、図1乃至図10を参照して説明する。
図1乃至図10は製造の各工程を順に示す断面図であ
る。なお、本実施形態のMOSFETは、例えば同一基
板内に異なる構成の他の素子と共に形成されるもので、
以下の工程と共にあるいは工程間に実行される他の素子
部分の形成過程については説明を省略する。
+形シリコンウエハ11の鏡面研磨等により平坦化され
た上面に、気相成長によりp−形エピタキシャル層12
を積層してシリコン基板13を形成する。その後、シリ
コン基板13を高温の酸化雰囲気中にさらしてp−形エ
ピタキシャル層12の上面に酸化シリコン(SiO2)
膜14を形成する。
化シリコン膜14の上面全体にCVD法(化学的気相成
長法)により窒化シリコン膜15を成膜する。続いて窒
化シリコン(Si3N4)膜15上にフォトレジスト1
6を塗布し、このフォトレジスト16によって素子分離
領域形成開孔17を有する所定パターンのマスクを形成
する。そして、パターニングされたフォトレジスト16
をマスクにして素子分離領域形成開孔17内の窒化シリ
コン膜15のエッチングを行い、窒化シリコン膜15の
素子分離領域形成部分に開孔18を形成する。
ォトレジスト16を剥離して除去した後、パターニング
された窒化シリコン膜15を有するシリコン基板13を
高温の酸化雰囲気におき、パターニングされた窒化シリ
コン膜15をマスクとして開孔18内の酸化シリコン膜
14を選択的に酸化し、厚いフィールド酸化膜19を形
成する。
板上の窒化シリコン膜15をエッチングにより除去し、
さらにフィールド酸化膜19間の酸化シリコン膜14を
除去してp−形エピタキシャル層12の上面が露出する
ようにする。その後、露出したp−形エピタキシャル層
12の上面にゲート酸化膜となる薄い酸化シリコン膜2
0を酸化形成する。さらに、形成した薄い酸化シリコン
膜20の上にCVD法によりゲート電極となるポリシリ
コン膜21を成膜する。
がフォトレジストを塗布し、ゲート形成部分のフォトレ
ジストを残し、他の部分のフォトレジストを除去するよ
うにして所定パターンのマスクを形成する。そして、パ
ターニングされたフォトレジストをマスクにしてポリシ
リコン膜21のエッチングを行い、フォトレジストを除
去する。そして、基板全面にりん(P)等をイオン注入
してソース、ドレイン領域形成部分にn−領域22を形
成する。
板上のゲート部分及びソース、ドレイン領域形成部分を
覆うように酸化シリコン膜23を形成し、さらにゲート
部分の薄い酸化シリコン膜20を保護するスペーサを形
成するように酸化シリコン膜23のパターニングを行
い、ソース、ドレイン領域形成部分にp−形エピタキシ
ャル層12上部のn−領域22上面が露出するようにす
る。その後、基板上にフォトレジストを塗布し、ソー
ス、ドレイン領域形成部分のn−領域22にn+領域形
成開孔を有する所定パターンのマスクをフォトレジスト
により形成する。
トをマスクにしてイオン注入法によりひ素(As)の打
ち込みを行う。続いてフォトレジストを基板上から除去
し、さらに基板を加熱雰囲気におき、ソース、ドレイン
領域形成部分のn−領域22内に打ち込まれたひ素の熱
拡散を行いソース、ドレイン領域を構成するn+領域2
4を形成する。
+領域24が形成された基板の上面全体に蒸着によって
チタン(Ti)膜25を形成する。さらに蒸着によって
Ti膜25上に窒化チタン(TiN)膜26を形成す
る。
定温度で所定時間加熱してチタン膜25と下地のシリコ
ンとを反応させる。これによりチタン膜25と下地のシ
リコンとの界面近傍にはシリコンリッチのチタンシリサ
イド(TiSi2)膜27が形成される。そしてチタン
膜25内でのチタンとシリコンの化合物は、膜厚方向の
分布として窒化チタン膜26との界面方向に行くに従い
シリコンリッチのチタンシリサイドからチタンリッチの
組成のもの、例えばチタン:1でシリコン:2の組成か
ら、チタン:1でシリコン:1の組成、チタン:5でシ
リコン:3の組成へと変化したものとなる。
合比が3:1で液温が100℃〜140℃の混合液中に
浸す酸化雰囲気での処理を行う。この酸化雰囲気の処理
によって、チタンシリサイド膜27上に残存する窒化チ
タン及び未反応のチタンが剥離し、同時に、ゲート電極
のポリシリコン膜21と、ソース、ドレイン領域を構成
するn+領域24上のチタンシリサイド膜27の上面
に、厚さが5nm以上である酸化シリコン膜28が形成
される。なお、酸化シリコン膜28はチタンシリサイド
膜27の凝集防止用に設けるものであって、その厚さに
ついては、チタンシリサイド膜27を上から押さえ付け
ることにより、以後の工程等での加熱処理によって、例
えば次の層間絶縁膜の形成工程前に行われる同一基板内
に形成される他の素子の形成過程等における加熱処理を
含み、チタンシリサイド膜27に凝集が生じない程度の
ものであればよい。
ート電極のポリシリコン膜21とn +領域24の上にチ
タンシリサイド膜27と酸化シリコン膜28の積層膜が
形成された基板上に、CVD法により層間絶縁膜の厚い
酸化シリコン膜29を成膜する。
化シリコン膜29上に図示しないがフォトレジストを塗
布し、ゲート電極のポリシリコン膜21と、ソース、ド
レイン領域を構成するn+領域24上にコンタクトホー
ル形成開孔を有する所定パターンのマスクをフォトレジ
ストにより形成する。そして、パターニングされたフォ
トレジストをマスクにして酸化シリコン膜29のエッチ
ングを行い、ポリシリコン膜21とn+領域24上にコ
ンタクトホール30を開孔する。
酸化シリコン膜29にコンタクトホール30が形成され
た基板の上面上に、真空蒸着によってアルミニウム膜3
1を被着する。この後、アルミニウム膜31上に図示し
ないがフォトレジストを塗布し、ソース、ドレイン部分
及びゲート部分のフォトレジストを所定形状に残し、他
の部分のフォトレジストを除去するようにしてマスクを
形成する。そして、パターニングされたフォトレジスト
をマスクにしてアルミニウム膜31のエッチングを行
う。その後、フォトレジストを除去してソース、ドレイ
ン部分及びゲート部分にアルミニウム膜31によってソ
ース、ドレイン及びゲートに対応する配線を設ける。さ
らに、図示しないがパッシベーションなどを行い装置を
完成する。
電極のポリシリコン膜21の上面やソース、ドレイン領
域を構成するn+領域24上面に設けられるチタンシリ
サイド膜27は、その上に設けられた酸化シリコン膜2
8によって押さえ付けられることになる。その結果、チ
タンシリサイド膜27には凝集が生じず、膜は均一なも
のとなる。また、チタンシリサイド膜27に凝集が起き
にくくなるため、製造工程での加熱温度や加熱時間の調
整や管理に手間がかからず、さらに適正な温度でのチタ
ンとシリコンを反応させることができ、低温であるため
に反応が不安定になったり、反応が進まないなどといっ
た事態が発生しなくなる。
によれば、形成されるチタンシリサイド膜が不均一なも
のとならず、また製造工程全体の加熱条件のバランスを
適正なものとするのにも手間がかからない等の効果を奏
する。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
示す断面図である。
Claims (5)
- 【請求項1】 導電領域の上面にチタンシリサイド膜を
設けるようにして導電部が形成された半導体装置におい
て、前記導電部が、前記チタンシリサイド膜上に所定厚
の該チタンシリサイド膜の凝集防止用酸化シリコン膜を
備えていることを特徴とする半導体装置。 - 【請求項2】 凝集防止用酸化シリコン膜の厚さが、5
nm以上であることを特徴とする請求項1記載の半導体
装置。 - 【請求項3】 導電領域上面にチタン膜を被着し、さら
に該チタン膜上面に窒化チタン膜を被着する工程と、前
記窒化チタン膜を被着した後に加熱処理して下地である
前記導電領域のシリコンとチタンを反応させてチタンシ
リサイド膜を形成する工程と、前記チタンシリサイド膜
上に残存する窒化チタン及び未反応チタンを酸化雰囲気
での処理によって剥離しながら該チタンシリサイド膜の
上面に酸化シリコン膜を形成する工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項4】 酸化雰囲気での処理が、硫酸と過酸化水
素水の混合液を所定温度に加熱して行うものであること
を特徴とする請求項3記載の半導体装置の製造方法。 - 【請求項5】 混合液の加熱温度が、100℃〜140
℃であることを特徴とする請求項4記載の半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11016655A JP2000216383A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11016655A JP2000216383A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000216383A true JP2000216383A (ja) | 2000-08-04 |
Family
ID=11922372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11016655A Pending JP2000216383A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000216383A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003074764A1 (en) * | 2002-03-01 | 2003-09-12 | Ngk Insulators, Ltd. | Method for removing titanium based coating film or oxide of titanium |
KR100591176B1 (ko) | 2004-05-28 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 실리사이드 형성 방법 |
US7538029B2 (en) * | 2005-07-06 | 2009-05-26 | International Business Machines Corporation | Method of room temperature growth of SiOx on silicide as an etch stop layer for metal contact open of semiconductor devices |
-
1999
- 1999-01-26 JP JP11016655A patent/JP2000216383A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003074764A1 (en) * | 2002-03-01 | 2003-09-12 | Ngk Insulators, Ltd. | Method for removing titanium based coating film or oxide of titanium |
US7074279B2 (en) | 2002-03-01 | 2006-07-11 | Ngk Insulators, Ltd. | Method for removing titanium based coating film or oxide of titanium |
KR100591176B1 (ko) | 2004-05-28 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 실리사이드 형성 방법 |
US7538029B2 (en) * | 2005-07-06 | 2009-05-26 | International Business Machines Corporation | Method of room temperature growth of SiOx on silicide as an etch stop layer for metal contact open of semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4510670A (en) | Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors | |
US5397744A (en) | Aluminum metallization method | |
US5756394A (en) | Self-aligned silicide strap connection of polysilicon layers | |
US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
JP3129232B2 (ja) | 半導体装置の製造方法 | |
US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
US6221760B1 (en) | Semiconductor device having a silicide structure | |
US6004872A (en) | Method of manufacturing semiconductor device | |
US5882975A (en) | Method of fabricating salicide-structure semiconductor device | |
JP2000216383A (ja) | 半導体装置及びその製造方法 | |
JP2000269482A (ja) | 半導体装置の製造方法 | |
JPH11204784A (ja) | 半導体装置の製造方法 | |
JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2738402B2 (ja) | 半導体装置の製造方法 | |
JPH0536632A (ja) | 半導体装置の製造方法 | |
JPH05291567A (ja) | 半導体装置及びその製造方法 | |
JPH10242077A (ja) | 半導体装置及びその製造方法 | |
JPH04230039A (ja) | 半導体装置及びその製造方法 | |
JPH05136398A (ja) | 半導体装置の製造方法 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPH10335261A (ja) | 半導体装置の製造方法 | |
JP2685448B2 (ja) | 半導体装置の製造方法 | |
JPH05109651A (ja) | 半導体素子およびその製造方法 | |
JPH1056176A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061102 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061124 |