JPS60213058A - シリサイド膜を有する構造体およびその製造方法 - Google Patents
シリサイド膜を有する構造体およびその製造方法Info
- Publication number
- JPS60213058A JPS60213058A JP6911684A JP6911684A JPS60213058A JP S60213058 A JPS60213058 A JP S60213058A JP 6911684 A JP6911684 A JP 6911684A JP 6911684 A JP6911684 A JP 6911684A JP S60213058 A JPS60213058 A JP S60213058A
- Authority
- JP
- Japan
- Prior art keywords
- silicide film
- film
- substrate
- single crystal
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 9
- 238000001704 evaporation Methods 0.000 claims abstract description 5
- 230000008020 evaporation Effects 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 9
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 description 8
- 229910012990 NiSi2 Inorganic materials 0.000 description 6
- 229910018999 CoSi2 Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は単結晶Si基板上に良質のシリサイド膜を有す
る半導体装置およびその製造方法に関するものである。
る半導体装置およびその製造方法に関するものである。
LSIに代表される高速素子の特性を向上させる目的で
新しい電極材料の検討が盛んである。特に、シリサイド
は安定でかつ再現性があり、電気抵抗も低いために大幅
な特性向上が期待できることから最近特に注目されてい
る。
新しい電極材料の検討が盛んである。特に、シリサイド
は安定でかつ再現性があり、電気抵抗も低いために大幅
な特性向上が期待できることから最近特に注目されてい
る。
またシリサイドのあるものは、 Si基板上に工ピタキ
シャル成長することが知られており、この単結晶膜を用
いると、さらに良質の電極が形成できるだけでなく、半
導体中に金属を埋め込むことにより、固体二極管等の新
しい素子の作製が可能となる。
シャル成長することが知られており、この単結晶膜を用
いると、さらに良質の電極が形成できるだけでなく、半
導体中に金属を埋め込むことにより、固体二極管等の新
しい素子の作製が可能となる。
従来、良質のシリサイド膜を Si単結晶基板上に作製
する方法として、エピタキシャル成長する金属を用いる
ことが考えられていた。特に、 G。
する方法として、エピタキシャル成長する金属を用いる
ことが考えられていた。特に、 G。
およびNiはその結晶構造がCaF2型でSiの結晶構
造に近いシリサイドCo51zおよびNiSi2を単結
晶状態で作製できる材料として注目されていた。特に、
CoSi2膜は、全面単結晶かつ均質の膜が、超高真空
下での蒸着ないし、分子線エピタキシー法で形成できる
ことが知られていた。しかしCoSi2とSiとの格子
不整合は約1.2%と大きいため、界面転位等の格子欠
陥が発生するという欠点があった6一方、NiSi2は
Siとの格子不整合は0.4%と非常に小さいが、 N
iとSiとの反応が不均一になる傾向があり、平坦かつ
、均質な膜が得られないという欠点があった。
造に近いシリサイドCo51zおよびNiSi2を単結
晶状態で作製できる材料として注目されていた。特に、
CoSi2膜は、全面単結晶かつ均質の膜が、超高真空
下での蒸着ないし、分子線エピタキシー法で形成できる
ことが知られていた。しかしCoSi2とSiとの格子
不整合は約1.2%と大きいため、界面転位等の格子欠
陥が発生するという欠点があった6一方、NiSi2は
Siとの格子不整合は0.4%と非常に小さいが、 N
iとSiとの反応が不均一になる傾向があり、平坦かつ
、均質な膜が得られないという欠点があった。
Si単結晶面上に良好な特性を持つシリサイド膜を有す
る構造体を提供するものである。
る構造体を提供するものである。
金属材料として単一のGoないし、N1の変りに、その
混合物を用いることにより、上記のCo51z膜および
NiSi2膜の欠点を有しないシリサイド膜を提供し得
るものである。
混合物を用いることにより、上記のCo51z膜および
NiSi2膜の欠点を有しないシリサイド膜を提供し得
るものである。
均質で高品質のシリサイド膜を Si上に形成させるに
は、エピタキシャル成長で、単結晶のシリサイド層を成
長させるのが最上である。特に結晶構造がSiに類似の
C:aF2型であるCo512r N15i2は有望で
あり、 中でもNiSi2膜はS]と、の格子不整合は
0.4%程度と非常に小さく、高品位の単結晶膜ができ
る可能性がある。事実非常に薄いNi膜(2OA以下)
を超高真空下で蒸着した後熱処理をすると良質のN
i S i2膜がえられるという報告もある(たとえば
、Phys、 Reν。
は、エピタキシャル成長で、単結晶のシリサイド層を成
長させるのが最上である。特に結晶構造がSiに類似の
C:aF2型であるCo512r N15i2は有望で
あり、 中でもNiSi2膜はS]と、の格子不整合は
0.4%程度と非常に小さく、高品位の単結晶膜ができ
る可能性がある。事実非常に薄いNi膜(2OA以下)
を超高真空下で蒸着した後熱処理をすると良質のN
i S i2膜がえられるという報告もある(たとえば
、Phys、 Reν。
LelJ、50,429 (1983)に報告される)
。
。
しかし一般には反応が不均一であることは前にも述べた
通りである。そこで、(1)Niよりも均−屓せ゛ 応性のよいCoを混委ることにより、 N15iz (
idかかる欠点が除去できること、また、(2)Go単
独では、格子不整合が大きいため (約1.2%)に格
子欠陥の発生が多いが、 Niを混ることにより格子欠
陥の発生を抑制することができる。さらに、(3)Ni
Si2の融点は993℃と低いが、COを混合すること
により融点を高くすることができ、耐熱性の向上がみら
れる。
通りである。そこで、(1)Niよりも均−屓せ゛ 応性のよいCoを混委ることにより、 N15iz (
idかかる欠点が除去できること、また、(2)Go単
独では、格子不整合が大きいため (約1.2%)に格
子欠陥の発生が多いが、 Niを混ることにより格子欠
陥の発生を抑制することができる。さらに、(3)Ni
Si2の融点は993℃と低いが、COを混合すること
により融点を高くすることができ、耐熱性の向上がみら
れる。
Si上のCoSi2膜の結晶方位を詳細に調べると1例
えば(111)面上の場合、面に垂直方向は結晶軸はそ
ろっているが、面内では<t i o>軸と(114)
軸とが反転する、 いわゆるBタイプの結晶成長が生じ
ていることが知られている。この結果は必ずしも膜質に
大きな悪影響を与えているわけではないが、微細な格子
欠陥の発生を考える場合には結晶軸は完全に基板Siと
そろっていることが望ましい、 ところで本発明を用い
れば、Si基板とのごく界面にはNiだけを付着させて
反応させ、N15iz膜を形成させた後、NiおよびC
0とを含むシリサイド層を形成させると、結晶軸の完全
にそろったCoSi2に近い性質を有するシリサイド膜
を形成させることができる。このように、本発明の主眼
は、NiをGoとを混合するこにより、より安定でかつ
結晶性のよいシリサイド膜を形成させる所にあるが、上
記説明でも明らかなように、膜全体にわたって、組成比
が一定である必要は必らずしもなく、むしろ積極的に界
面層と表面層はの組成比を変化させることにより、所望
の特性を有するシリサイド膜をうることができる。
えば(111)面上の場合、面に垂直方向は結晶軸はそ
ろっているが、面内では<t i o>軸と(114)
軸とが反転する、 いわゆるBタイプの結晶成長が生じ
ていることが知られている。この結果は必ずしも膜質に
大きな悪影響を与えているわけではないが、微細な格子
欠陥の発生を考える場合には結晶軸は完全に基板Siと
そろっていることが望ましい、 ところで本発明を用い
れば、Si基板とのごく界面にはNiだけを付着させて
反応させ、N15iz膜を形成させた後、NiおよびC
0とを含むシリサイド層を形成させると、結晶軸の完全
にそろったCoSi2に近い性質を有するシリサイド膜
を形成させることができる。このように、本発明の主眼
は、NiをGoとを混合するこにより、より安定でかつ
結晶性のよいシリサイド膜を形成させる所にあるが、上
記説明でも明らかなように、膜全体にわたって、組成比
が一定である必要は必らずしもなく、むしろ積極的に界
面層と表面層はの組成比を変化させることにより、所望
の特性を有するシリサイド膜をうることができる。
本発明を整理すれば下記の通りである。
Si単結晶上の所定領域に少なくとも NiとC。
とを含有するシリサイド膜を有することを特徴とするシ
リサイド膜を有する構造体を提供する。この場合、シリ
サイド膜におけるNiのCo原子比が5%〜95%が良
い。
リサイド膜を有する構造体を提供する。この場合、シリ
サイド膜におけるNiのCo原子比が5%〜95%が良
い。
又、当該シリサイド膜の形成に当って 81単結晶面に
あらかじめNiSi膜を形成しておくことも有用である
。この場合、この上部に形成するシリサイド膜は結晶軸
のそろった性質の膜となる6本発明に係わるシリサイド
膜は真空下で81単結晶基板上に基板温度を450℃〜
800℃においてNi、GoおよびSiを同時に蒸着せ
しめることで実現される。この場合蒸着源よりの金属ビ
ームとSiビームとの強度比を0.3対lから1対3の
範囲にするのが好都合である。
あらかじめNiSi膜を形成しておくことも有用である
。この場合、この上部に形成するシリサイド膜は結晶軸
のそろった性質の膜となる6本発明に係わるシリサイド
膜は真空下で81単結晶基板上に基板温度を450℃〜
800℃においてNi、GoおよびSiを同時に蒸着せ
しめることで実現される。この場合蒸着源よりの金属ビ
ームとSiビームとの強度比を0.3対lから1対3の
範囲にするのが好都合である。
又、真空下でSi単結晶基板上にNi、 Go、および
Siを同時に基板温度200℃以下で蒸着しておき、次
いで450℃〜800℃に昇温し、単結晶化しても良い
。
Siを同時に基板温度200℃以下で蒸着しておき、次
いで450℃〜800℃に昇温し、単結晶化しても良い
。
以下、本発明の特徴を実施例によって説明する。
〔実施例1〕
まず、化学洗浄を行った、5i(111)基板を分子線
エピタキシー装置へ導入し、超高真空下で、熱処理によ
り、Si清浄表面を作成する。Siの結晶面としては(
iii)面が最良である。(100)面も好ましい、な
お、分子線エピタキシー装置とは、到達真空度がI O
−” Torr以下であり、蒸発源としておのおのの独
立の複数個の分子線ないし原子線の発生源を有する蒸着
装置の一種である0本実施例で用いた分子線エピタキシ
ー装置は、到達真空度11 が、5X10Torrで、蒸発源として、Si、 Ni
。
エピタキシー装置へ導入し、超高真空下で、熱処理によ
り、Si清浄表面を作成する。Siの結晶面としては(
iii)面が最良である。(100)面も好ましい、な
お、分子線エピタキシー装置とは、到達真空度がI O
−” Torr以下であり、蒸発源としておのおのの独
立の複数個の分子線ないし原子線の発生源を有する蒸着
装置の一種である0本実施例で用いた分子線エピタキシ
ー装置は、到達真空度11 が、5X10Torrで、蒸発源として、Si、 Ni
。
およびGo用にそれぞれ別個の電子銃を有するものであ
る。
る。
次に表面を清浄化したSi基板の温度を、約550℃に
設定し、温度が一定になった時点から、Si。
設定し、温度が一定になった時点から、Si。
NiおよびGoの蒸着を開始する。ここで、蒸着速度は
全体で1〜10A/secに設定し、NiとC。
全体で1〜10A/secに設定し、NiとC。
のビーム強度比は0.05〜0.95の間のある値に設
定した。また、NiおよびGoの金属ビームとSiとの
ビーム強度比は、 0.5〜0.25の間になるように
設定した。
定した。また、NiおよびGoの金属ビームとSiとの
ビーム強度比は、 0.5〜0.25の間になるように
設定した。
膜厚は、あらかじめ校正を施した、石英膜厚計を分子線
エピタキシー装置内に設置することによりモニターし1
本実施例では約300OA成長させた。所望の膜厚にな
った時点で、シャッターによりビームの照射を停止した
後、基板の温度を下げ、室温近くなっ後1分子線エピタ
キシー装置から取出す。
エピタキシー装置内に設置することによりモニターし1
本実施例では約300OA成長させた。所望の膜厚にな
った時点で、シャッターによりビームの照射を停止した
後、基板の温度を下げ、室温近くなっ後1分子線エピタ
キシー装置から取出す。
本実施例で作製したシリサイド膜には以下のような特徴
がある。第1図は結晶性(転位等の格子欠陥の数から判
定)と、COとNiとの組成比との関係を示したもので
あり、第2図は表面の平坦性(光の散乱性から判定)と
組成比との関係を示したものである。これらの図から明
らかなように、Goに5%以上Niを混合することによ
り、結晶性の大幅な改善がみられるとともに、 Niだ
けではすぐに表面が荒れて白濁する傾向にある層が、C
Oを5%以上混合することにより、膜の平坦化が達成で
き、表面の滑らかなシリサイド膜かえられている。
がある。第1図は結晶性(転位等の格子欠陥の数から判
定)と、COとNiとの組成比との関係を示したもので
あり、第2図は表面の平坦性(光の散乱性から判定)と
組成比との関係を示したものである。これらの図から明
らかなように、Goに5%以上Niを混合することによ
り、結晶性の大幅な改善がみられるとともに、 Niだ
けではすぐに表面が荒れて白濁する傾向にある層が、C
Oを5%以上混合することにより、膜の平坦化が達成で
き、表面の滑らかなシリサイド膜かえられている。
またN i S i2の融点は993℃であり、膜形成
後の熱処理は融点より50℃以上低くおさえねばならな
いが、本発明のシリサイド膜では、100”CN i
S i 2膜よりも高くしてもなんら変化はみられなか
った。
後の熱処理は融点より50℃以上低くおさえねばならな
いが、本発明のシリサイド膜では、100”CN i
S i 2膜よりも高くしてもなんら変化はみられなか
った。
なお、本実施例では基板温度を550℃に設定したが、
同様の結果は450℃〜800℃の間でえら才tたが、
この温度範囲をはずれると表面状態は著しく劣化するこ
とが認められた。
同様の結果は450℃〜800℃の間でえら才tたが、
この温度範囲をはずれると表面状態は著しく劣化するこ
とが認められた。
また、基板を上記の温度に常時設定することは必ずしも
必要ではなく、200℃以下の温度で蒸着した後、45
0℃以上の熱処理することによっても従来のシリサイド
膜よりも表面状態の良好な膜かえられた。
必要ではなく、200℃以下の温度で蒸着した後、45
0℃以上の熱処理することによっても従来のシリサイド
膜よりも表面状態の良好な膜かえられた。
金属とSiの線量の比は0.1=1から】:5について
検討したが、o、s:iが最良であったが、0.3 :
1〜1:3 の範囲でも従来のシリサイド膜よりも改
善された膜かえられた。しかし、この範囲を越えると、
膜質は大幅に劣化した。
検討したが、o、s:iが最良であったが、0.3 :
1〜1:3 の範囲でも従来のシリサイド膜よりも改
善された膜かえられた。しかし、この範囲を越えると、
膜質は大幅に劣化した。
本実施例では、得られた膜はSi基板の結晶軸と180
°ずれたタイプBの結晶構造であることがわかった。し
かし、成長直前にNi膜のみを室温で20A以下蒸着し
、熱処理してNiSi2膜を形成させると Siの結晶
軸と一致したタイプAの膜かえられるがこの膜上に本実
施例と同様の成長を行うと、タイプAのシリサイド膜か
えられることが確認された。
°ずれたタイプBの結晶構造であることがわかった。し
かし、成長直前にNi膜のみを室温で20A以下蒸着し
、熱処理してNiSi2膜を形成させると Siの結晶
軸と一致したタイプAの膜かえられるがこの膜上に本実
施例と同様の成長を行うと、タイプAのシリサイド膜か
えられることが確認された。
シリサイド膜をSi基板上に成長させる場合に、COと
N1の混合物を 81と同時に蒸着することにより、結
晶欠陥が少く、かつ表面状態の良好な膜かえられ、半導
体素子用の金属膜として利用価値の高い膜かえられた。
N1の混合物を 81と同時に蒸着することにより、結
晶欠陥が少く、かつ表面状態の良好な膜かえられ、半導
体素子用の金属膜として利用価値の高い膜かえられた。
欠陥密度および表面平坦性に関しては、第1図および第
2図を用いて説明したところである。
2図を用いて説明したところである。
第1図はCoとNiの組成を変えた場合のシリサイド膜
の欠陥密度の相対的変化を示す図、第2図はその際の表
面の平坦性の変化を示す図である。 特許出願人 工業技術院長 用田裕部 場 1 遍 6 の41山4針 (鈴) θ んV oの+烏キ祷λ
の欠陥密度の相対的変化を示す図、第2図はその際の表
面の平坦性の変化を示す図である。 特許出願人 工業技術院長 用田裕部 場 1 遍 6 の41山4針 (鈴) θ んV oの+烏キ祷λ
Claims (1)
- 1.3i単結晶面上の所定領域に少なくともNiとCO
とを含有するシリサイド膜を有することを特徴とするシ
リサイド膜を有する構造体。 2、前記シリサイド膜におけるNiの対CO原子匙が5
%〜95%なることを特徴とする特許請求の範囲第1項
記載のシリサイド膜を有する構造体。 3、少なくともNiとGoとを含有する前記シリサイド
膜とSi単結晶面との間にN15iz膜を有することを
特徴する特許請求の範囲第1項又は第2項記載のシリサ
イド膜を有する構造体。 4、真空下で所定のSi単結晶基板上に、基板温度が4
50℃〜800℃においてNi、GoおよびSlを同時
に蒸着する工程を有することを特徴とするシリサイド膜
を有する構造体の製造方法。 5、特許請求の範囲第4項記載のシリサイド膜を有する
構造体の製造方法において、蒸着源よすの金属ビームと
Siビームとの強度比を0.3対lから1対3の範囲内
に設定することを特徴とするシリサイド膜を有する構造
体の製造方法。 6、真空下で所定のSi単結晶基板上にNi、G。 およびSiを同時に基板温度200℃以下で蒸着した後
、450℃〜800℃に昇温し単結晶化させることを特
徴とするシリサイド膜を有する構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6911684A JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6911684A JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60213058A true JPS60213058A (ja) | 1985-10-25 |
JPH0476217B2 JPH0476217B2 (ja) | 1992-12-03 |
Family
ID=13393344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6911684A Granted JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60213058A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633505A (ja) * | 1986-06-23 | 1988-01-08 | Hitachi Ltd | 圧電変換器及びその製造方法 |
JPH02156573A (ja) * | 1988-12-09 | 1990-06-15 | Agency Of Ind Science & Technol | 半導体装置 |
WO2000017939A1 (fr) * | 1998-09-22 | 2000-03-30 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de production |
KR100457501B1 (ko) * | 2001-05-14 | 2004-11-17 | 샤프 가부시키가이샤 | (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법 |
KR100564416B1 (ko) * | 1998-12-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 살리사이드층 형성방법 |
JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5360171A (en) * | 1976-11-10 | 1978-05-30 | Matsushita Electric Ind Co Ltd | Electrode for silicon substrate and its production |
JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
-
1984
- 1984-04-09 JP JP6911684A patent/JPS60213058A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5360171A (en) * | 1976-11-10 | 1978-05-30 | Matsushita Electric Ind Co Ltd | Electrode for silicon substrate and its production |
JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633505A (ja) * | 1986-06-23 | 1988-01-08 | Hitachi Ltd | 圧電変換器及びその製造方法 |
JPH07101832B2 (ja) * | 1986-06-23 | 1995-11-01 | 株式会社日立製作所 | 圧電変換器及びその製造方法 |
JPH02156573A (ja) * | 1988-12-09 | 1990-06-15 | Agency Of Ind Science & Technol | 半導体装置 |
WO2000017939A1 (fr) * | 1998-09-22 | 2000-03-30 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de production |
KR100441258B1 (ko) * | 1998-09-22 | 2004-07-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
US6960832B2 (en) | 1998-09-22 | 2005-11-01 | Renesas Technology Corp. | Semiconductor device and its production process |
KR100564416B1 (ko) * | 1998-12-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 살리사이드층 형성방법 |
KR100457501B1 (ko) * | 2001-05-14 | 2004-11-17 | 샤프 가부시키가이샤 | (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법 |
JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0476217B2 (ja) | 1992-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4555301A (en) | Formation of heterostructures by pulsed melting of precursor material | |
JPS5983997A (ja) | エピタキシヤル多成分材料を含むヘテロ構造の形成方法 | |
US6649496B2 (en) | Production method for semiconductor crystal | |
JPS60213058A (ja) | シリサイド膜を有する構造体およびその製造方法 | |
JP3007971B1 (ja) | 単結晶薄膜の形成方法 | |
CN108085742B (zh) | 形成过渡金属二硫属化物(tmdc)材料层的方法 | |
JPS59102890A (ja) | 薄膜結晶成長法 | |
JPS63155714A (ja) | 半導体膜の成形方法 | |
JPS61205694A (ja) | 硫化亜鉛膜の作製方法 | |
JP2814503B2 (ja) | 単結晶ダイアモンド膜複合体の製造方法 | |
JP7477407B2 (ja) | 酸化ガリウム系半導体の製造方法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JP3378912B2 (ja) | 半導体混晶膜の形成方法 | |
JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
JPH05319984A (ja) | 金属エピタキシャル膜の製造方法 | |
JP3437172B2 (ja) | 半導体結晶の製造方法 | |
JP2618521B2 (ja) | 半導体基板上へのセラミックス膜の作製方法 | |
JP2522618B2 (ja) | リン合金化立方晶窒化ホウ素膜 | |
US8278666B1 (en) | Method and apparatus for growing high purity 2H-silicon carbide | |
JP2511457B2 (ja) | 半導体結晶基板 | |
JPS63232311A (ja) | 半導体薄膜の製造方法 | |
JPH02267102A (ja) | 超伝導薄膜の製造方法 | |
JPH02239196A (ja) | 希薄磁性半導体薄膜の製造方法 | |
JPH0897142A (ja) | 半導体基板及びその製造方法 | |
JPH03197382A (ja) | 結晶成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |