JP3437172B2 - 半導体結晶の製造方法 - Google Patents

半導体結晶の製造方法

Info

Publication number
JP3437172B2
JP3437172B2 JP2001084225A JP2001084225A JP3437172B2 JP 3437172 B2 JP3437172 B2 JP 3437172B2 JP 2001084225 A JP2001084225 A JP 2001084225A JP 2001084225 A JP2001084225 A JP 2001084225A JP 3437172 B2 JP3437172 B2 JP 3437172B2
Authority
JP
Japan
Prior art keywords
crystal
sigec
substrate
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001084225A
Other languages
English (en)
Other versions
JP2001338879A (ja
Inventor
好彦 神澤
徹 齋藤
実 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001084225A priority Critical patent/JP3437172B2/ja
Publication of JP2001338879A publication Critical patent/JP2001338879A/ja
Application granted granted Critical
Publication of JP3437172B2 publication Critical patent/JP3437172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン(Si)
原子とゲルマニウム(Ge)原子と炭素(C)原子から
なる半導体結晶の製造方法に関する。
【0002】
【従来の技術】Siとヘテロ構造を形成し、超高速半導
体デバイスを作製可能な材料としてSiとGeからなる
混晶半導体(SiGe)がよく知られている。しかし、
SiGeはSiに比べ格子定数が大きいため、Si層上
にSiGe層をエピタキシャル成長させた場合、SiG
e層には非常に大きな圧縮歪みが生じる。そのため、あ
る一定の膜厚(臨界膜厚)以上のSiGe層をSi層上
に堆積した場合に、SiGe結晶に転位等の欠陥の発生
を伴って、結晶中の歪みが緩和されるという現象が起き
る。また、結晶成長直後には欠陥がない場合でも、半導
体プロセスに不可欠な熱処理を加えた場合に、特にGe
の含有率が高いSiGe結晶では結晶中に欠陥が発生し
やすい。つまり、SiGe結晶は、熱的耐性が低いとい
う、デバイス作製という観点から見ると、好ましからぬ
性質も持っている。また、Si/SiGeヘテロ接合部
において、エネルギーバンドのオフセットが、SiGe
層の価電子帯のみに発生する。従って、キャリアの閉じ
こめは価電子帯だけで起こるため、Si/SiGeヘテ
ロ構造のSiGe層をチャネルとするMOSトランジス
タを形成する場合、正孔をキャリアとするpチャネル型
トランジスタしか作製することができない。
【0003】以上のようなSi1-XGeX結晶の弱点を補
う意味で、最近特に重要視されているのが、SiとGe
とCからなる混晶半導体(SiGeC)である。Cは、
SiやGeに比べて原子半径の小さな元素であり、この
Cを結晶に導入することにより、結晶の格子定数を小さ
くし、結晶中の歪みを低減させることが可能となる。ま
た、これにより 、結晶中に蓄積されている歪みの量が
小さくできるので、熱的耐性も向上させることができ
る。さらに、Si/SiGeCヘテロ接合部において、
Ge及びCの含有率を高くしたときに(Geが数10
%、Cが数%)、SiGeC層の価電子帯と伝導帯の両
方にエネルギーバンドのオフセットを生じさせることが
できる。この場合、キャリアの閉じこめは伝導帯と価電
子帯のいずれでもおこり、pチャネル型トランジスタの
みならずnチャネル型トランジスタの作製も可能とな
る。
【0004】さらに、CをSiGe層に導入することに
より、ボロンなどの不純物の拡散を抑制する機能を発揮
する。この場合には、C原子の含有率が0.1%程度以
下のSiGeC結晶が用いられる。
【0005】このSiGeC結晶は、後述するように、
溶融法等の熱的平衡状態で行われる方法では形成するこ
とができないため、従来より分子線エピタキシー(Mole
cular Beam Epitaxy: MBE)や、化学気相堆積(Chem
ical Vapor Deposition:CVD)等の熱的に非平衡な状
態で行われる結晶成長技術が、該結晶の形成に用いられ
てきた。
【0006】このうちMBE法は、300−500℃の
超高真空条件下で原料原子を蒸発させて基板上に向かわ
せ、結晶を基板上に成長させる方法である。しかし、こ
の方法では、原料の交換が必要なこと、微小な凹面上に
結晶成長できないこと、基板の大口径化が困難なことな
どの不具合があり、特にSiGeC結晶の大量生産には
不向きである。
【0007】次にCVD法では、Rapid Thermal Chemic
al Vapor Deposition (RT−CVD)法や、Limited Re
action Processing(LRP)法が用いられるが、これ
は、中−高真空下に原料ガスを多量の水素とともに導入
して加熱した基板上に結晶を成長させる方法である。S
iGeC結晶の場合、Siの原料としては主にシラン
(SiH4 )が、Geの原料としてはGeH4 が、Cの
原料としてはモノメチルシラン(SiH3CH3)、エチ
レン(C24)またはアセチレン(C22)などが用い
られている。また、結晶成長は、従来はSiGe層の成
長と同様に550−600℃の温度条件で行われてい
る。
【0008】
【発明が解決しようとする課題】SiGeC結晶は、歪
みやバンドオフセット制御の自由度が格段に広がるた
め、SiGe結晶以上に多様で高性能のデバイスを実現
することができる材料であるが、SiGeC結晶は、以
下に述べるような性質により作製が容易ではない。
【0009】まず、C原子のSiやGeへの固溶度は非
常に低く(熱平衡状態でSiへは約1017/cm3 、G
eへは約108/cm3)、Cの含有率が高い(%オーダ
ー)SiGe結晶の作製は、溶融法等の熱的平衡状態で
行なう方法では不可能である。
【0010】また、C原子は、結晶の格子位置のみなら
ず、格子間にも入り込みやすい性質を有しており、結晶
格子間に入ったC原子はキャリアの再結合中心になり、
デバイス特性に悪影響を与えると考えられる。
【0011】さらに、SiGeC結晶中でCはSiと選
択的に結合する傾向があり、結晶性の炭化珪素(Si
C)が局所的に生じやすい。またSiCは、アモルファ
スに近い構造をとることもある。また結晶成長条件によ
っては、Cの凝集物もできやすい。これらの局所的な構
造は、結晶性を低下させる原因になる。
【0012】このように、比較的Cの含有率が高く、且
つ半導体デバイスへの応用が可能な均質性を有する(S
iC結晶等の局所的構造がない)SiGeC結晶、すな
わち比較的Cの含有率が高く、欠陥密度の低い良質なS
iGeC層をSi層上にエピタキシャル成長させるの
は、非常に困難である。
【0013】例えば、熱的に非平衡な条件下で行なわれ
る上述のCVD法によっても、高含有率のCを含む、欠
陥密度の低い良質なSiGeC結晶を形成させることは
困難であった。
【0014】本発明の目的は、半導体デバイスへの応用
が可能な、均質性を有し(SiC結晶等の局所的構造が
ない)、良好な結晶性を持つSiGeC結晶を基板上に
成長させる方法を提供することにある。
【0015】
【課題を解決するための手段】本発明の半導体結晶の製
造方法は、Si基板が保持された容器内に、Si 2 6
スまたはSi 3 8 ガスと、GeH 4 ガスと、SiH 3 CH
3 ガスとを導入し、上記Si基板の温度が300℃以上
490℃以下で上記Si 2 6 ガスまたはSi 3 8 ガス、
GeH 4 ガス、ならびにSiH 3 CH 3 ガスを熱分解する
ことにより、Si原子とGe原子とC原子とを含有する
半導体結晶を上記Si基板上に製造す方法である。
【0016】これにより、SiとGeとCとを含み、結
晶性が良好な半導体結晶を基板上に形成させることがで
きる。
【0017】また、上記半導体結晶の製造方法におい
て、上記半導体結晶の形成を、熱CVD法により行うこ
とにより、結晶性が良好な半導体結晶を効率良く基板上
に形成することができる。さらに、すでにパターニング
された部材を有する基板上にも良好な結晶性を持つ半導
体結晶を形成することができる。
【0018】上記半導体結晶の製造方法において、上記
半導体結晶に含まれるSiの原料ガスとして、Si2
6 もしくはSi38 を使用することにより、490℃
以下の低温においても半導体結晶の成長速度を約4−8
nm/min程度とすることができる。従って、良好な
結晶性を持つ半導体結晶を有する半導体デバイスを量産
することが可能になる。
【0019】
【発明の実施の形態】本発明の実施形態を、図を用いて
以下に説明する。
【0020】図1(a)−(b)は、Si基板上に熱C
VD法を用いてSiGeC層を形成する工程を示した図
である。
【0021】まず、図1(a)に示す工程で、Si基板
1の前処理を行なう。Si基板上1にSiGeC等の結
晶を成長させる場合、Si基板1の前処理は非常に重要
であるので、必ず行なう。ここで、基板としては、(0
01)面のSiウエハーを用いる。
【0022】はじめに、硫酸−過酸化水素水混合溶液で
Si基板1の表面を洗浄し、Si基板1の表面上の有機
物、金属汚染物質を除去する。次に、アンモニア−過酸
化水素水溶液にてSi基板1の表面を洗浄し、Si基板
1の表面上の付着物を除去する。続いて、フッ化水素酸
を用いてSi基板1の表面上の自然酸化膜を取り去る。
次に、再びアンモニア−過酸化水素水溶液にSi基板1
を浸漬し、Si基板1の表面に薄い保護酸化膜を形成す
る。
【0023】次に、図1(b)に示す工程で、前処理さ
れたSi基板1を、結晶成長装置内に導入する。本実施
形態では、結晶成長装置として超高真空化学気相成長装
置(UHV−CVD装置)を用いている。この方法は、
結晶成長を1.3×10-8Pa(1.0×10-10 To
rr)以下の超高真空に減圧して行なう半導体結晶の製
造方法である。本実施形態においては、Si基板1を結
晶成長室へ導入してから一旦、結晶成長室内の圧力を
2.66×10-7 Pa(2.0×10-9 Torr)ま
で減圧している。
【0024】次に、水素ガス雰囲気中でSi基板1を8
50℃まで加熱し、Si基板1上に形成されている保護
酸化膜を除去し、清浄なSi基板1表面を露出させる。
【0025】続いて、Si基板1の温度を結晶成長を行
なう490℃まで低下させて原料ガスを導入し、厚さ1
00nm程度のSiGeC層2をSi基板1上に成長さ
せる。結晶の成長は、本実施形態では490℃で行なう
が、原料ガスが分解可能な約300℃以上で、490℃
以下の温度であれば良好な結晶性を持つSiGeC層を
形成することができる。
【0026】また、Siの原料ガスとして比較的低温で
分解しやすいSi26 を、Geの原料としてGeH4
を、Cの原料としてSiH3 CH3 をそれぞれ用いる。
各ガスの圧力は、Si26 が9.1×10-3 Pa
(7×10-5 Torr),GeH4 が4.2×10-2
Pa(3×10-4 Torr),Si38 が1.1×
10-3 Pa(9×10-6 Torr)と一定に固定され
ている。
【0027】ここで、Siの原料ガスとしてはSi2
6 の他に低温分解性のSi38 も用いることができ
る。ただし、Siの原料ガスとして一般に用いられるシ
ラン(SiH4 )は、低温(490℃程度)での結晶成
長性が悪いため、本実施形態では使用しない。また、こ
こで用いられる原料ガスの圧力は、これまで報告されて
いるSiGeC結晶の成長方法における圧力条件と比較
して低く設定してある。これは、Si26 などのSi
の原料ガスは爆発性ガスであるため、SiGeC結晶の
成長工程においては原料ガスの圧力が低い方が安全性の
面で好ましいからである。また、原料ガスの圧力が低い
ことにより、原料ガスが節約でき、コスト面でも有利に
なる。
【0028】尚、本実施形態では、超高真空化学気相成
長装置(UHV−CVD装置)を用いてSi基板1上に
SiGeC層2を堆積したが、LRP装置やRT−CV
D装置を用いてもよい。
【0029】また、本実施形態では、基板として(00
1)面のSiウエハーを用いたが、これ以外の面方位を
持つSiウエハーを用いてもよく、すでにパターニング
された部材を有する基板上にも良好な結晶性を持つSi
GeC層を形成することが可能である。以上の工程によ
り、Si基板1上に良好な結晶性を持つSiGeC層2
を形成することができる。
【0030】本実施形態において、SiGeC結晶の成
長温度を490℃で行なったが、これは、結晶成長に最
適な温度を探る目的で以下に行なった検討の結果から導
かれた温度である。
【0031】まず、本実施形態と同様の方法でSi基板
の前処理を行なった後、UHV−CVD法を用いてSi
基板上にSiGeC層を堆積させた。結晶の成長温度は
480℃から520℃の間の各温度で行なった。原料ガ
スも本実施形態と同様にSiの原料としてSi26
を、Geの原料としてGeH4 を、Cの原料としてSi
3 CH3 を用い、各ガスの圧力も本実施形態と同じと
した。
【0032】次に、以上の操作で作製した試料のSiG
eC層の結晶性を、X線回折スペクトルを測定すること
によって調べた。図2にその結果を示す。ここで、各試
料におけるSiGeC層の膜厚は、全て約100nmに
設定した。
【0033】まず、図2において、全ての試料で観測さ
れる34.56度付近のピークは、基板として用いたS
iの(004)面の回折によるピークであり、エピタキ
シャル成長されたSiGeC層とは無関係である。ここ
で注目すべきSiGeC結晶層のピークは、34.0―
34.1度の間に現れているピークである。
【0034】図2より、525℃で成長させた試料のス
ペクトルには、SiGeC結晶の(004)面に起因す
る回折ピークが角度34.0度付近に観測されている。
しかし、ピーク形状は非常にブロードで強度も弱い。一
般にX線回折スペクトルのピークの強度及び半値幅(ピ
ーク強度の1/2の強度でのピーク幅)は、結晶性と非
常に強い相関があることが知られている。つまり、結晶
性が良い場合は、ピークの強度は強くなり、半値幅は狭
くなる。逆に結晶性が悪い場合は、ピークの強度は弱
く、半値幅は広くなる傾向がある。このことから、52
5℃で成長させた試料のSiGeC層は、結晶性が非常
に悪く、結晶内に欠陥などが多く存在することが推測さ
れる。
【0035】また、ノマルスキー顕微鏡による結晶表面
の観察によっても、525℃で成長させた試料のSiG
eC層には凹凸が見られ、表面形態が非常に悪いことも
判明した(図示せず)。
【0036】次に、成長温度を510℃−500℃程度
まで下げた場合、ピーク強度は少し増大するものの、依
然として半値幅は大きい。このことから、510℃−5
00℃付近で成長させた試料のSiGeC層では、52
5℃で成長させた試料のSiGeC層に比べて、若干の
結晶性の改善はなされるものの、半導体デバイスの活性
領域として十分利用できる程度に結晶性が良好であると
は考えにくい。また、成長温度が510℃−500℃付
近である試料の表面をノマルスキー顕微鏡で観察したと
ころ、表面形態は改善されていなかった(図示せず)。
【0037】しかしながら、490℃までSiGeC層
の温度を下げると、ピーク形状の様子は一変し、非常に
シャープなピークが34.05度付近に現れている。さ
らに、SiGeC層の成長温度が490℃のときのスペ
クトルでは、34.05度付近のピークの前後に多くの
小さなピーク群が観測されている。この小さなピーク
は、X線回折像でFringeを形成するもので、結晶性のか
なり良好な結晶でしか観測されない。これらの事実か
ら、490℃で成長させた試料のSiGeC層は結晶性
が良好であることが分かる。
【0038】さらに、480℃で成長させた試料のSi
GeC層でも、490℃で成長させた場合と同様のシャ
ープな回折ピークが、ほぼ同じ回折角位置に観測されて
いる。これは、480℃で成長させたSiGeC層の結
晶性が非常に良好である上に、格子位置に入り込んだC
の含有率も490℃で成長させたときと変化していない
ことを示している。ここで、490℃及び480℃で作
製した試料の組成をVegard則を用いて見積もったとこ
ろ、Ge原子が30%、C原子が1.2%となり、Ge
及びCの含有率がともに高いSiGeC層が作製されて
いることが判明した。また、490℃と480℃で作製
されたそれぞれの試料表面のノマルスキー顕微鏡による
観察においても、それぞれのSiGeC層表面に凹凸は
観測されず、表面形態も改善されていることが判明した
(図示せず)。
【0039】ここで、Vegard則とは、混合結晶の格子定
数と混合率との関係についての法則で、これに従えば、
例えばSiの含有率がx、Geの含有率が(1−x)で
あるSixGe1-x結晶の格子定数ASiGeは、Siの格子
定数をASi、Geの格子定数をAGeとすると、ASiGe
xASi+(1−x)AGeとなる。各結晶の格子定数が判
明していれば、これを用いて結晶の組成を求めることが
できる。
【0040】次に、上記と同様の、SiGeC層の結晶
性と成長温度との関係の検討を、Ge及びCの含有率が
異なる各種のSiGeC層について行った。ここで、S
iGeC層中のGeの含有率とCの含有率は、Si2
6 の圧力を一定にして、GeH4 とSiH3 CH3 の圧
力を変化させることで制御した。その他の条件は本実施
形態と同様とした。この結果をまとめたのが図3であ
る。
【0041】図3は、縦軸にSiGeC層の成長温度、
横軸に作製したSiGeC層中のCの含有率をとり、そ
れぞれの結晶性の良否を示したものである。良否の判定
は、上記方法と同じくX線回折スペクトルの測定及びノ
マルスキー顕微鏡での観察により行った。図中ではGe
の含有率の違いをマークの種類で示し、塗りつぶしたマ
ークは結晶性が良いもの、白抜きのマークは結晶性が悪
いものを示す。
【0042】図3において、例えば、横軸のCの含有率
が1.2%付近のところにプロットされた○印あるいは
●印は、Geを30.5%、Cを1.2%含有するSi
GeC層を作製したときの結果であり、成長温度が49
0℃以下で結晶性は良好(●)、500℃以上で結晶性
が悪い(○)ことを示している。また、Cの含有率が
1.4%のところに□あるいは■で示されているのは、
Geの含有率26.8%、Cの含有率1.4%のSiG
eC層で、この場合も、490℃以下では結晶性が良好
(■)であるが、これ以上の成長温度では、結晶性が良
くない(□)ことを示している。また、図中の点線は、
Cの含有率が異なる各SiGeC層において、結晶性が
良好から不良になる境界の成長温度を結んだ近似曲線で
ある。
【0043】この結果を総合的に見ると、結晶性の良否
は、Geの含有率にあまり大きく依存せず、多少のばら
つきはあるものの、490℃−500℃の温度領域を境
にして変化していることが分かる。すなわち、SiGe
C結晶の成長温度がこの温度領域よりも高ければSiG
eC結晶の結晶性は悪くなり、低ければSiGeC結晶
の結晶性が良くなることがこの結果より明確に示されて
いる。特に、Cの含有率が1%を超えるSiGeC試料
については、SiGeC層の成長温度が490℃よりも
低温の場合、全てのSiGeC試料が良好な結晶性を示
した。
【0044】また、Cの含有率が1%未満のSiGeC
層については、Cの含有率が小さいほど結晶性が良好か
ら不良になる境界の温度が高くなる。
【0045】ここで、490℃程度まで結晶成長の温度
を低下させた場合に、なぜ良好な結晶が得られるかにつ
いて考える。文献(J.Mi et al.,J.Vac.Sci.Technol.B1
4,166,'96)によると、C原子がSiGeC結晶の成長中
に結晶内に取り込まれる過程では、中間生成物としてS
iCH4 が生成されると考えられている。結晶の成長温
度が低い場合、この中間生成物は成長中の結晶表面であ
まり動き回らないまま表面サイトで分解され、SiやC
原子として結晶の格子位置に取り込まれると考えられ
る。そして、一旦結晶の格子位置に取り込まれたSiや
C原子は、温度が低いため脱離しにくいと考えられる。
しかし、結晶の成長温度が高い場合は、この中間生成物
SiCH4 は、成長表面を動き回りやすく、格子間等に
入り込んで正常な結晶成長を阻害すると考えられる。ま
た、この中間生成物が表面サイトで分解されて、一旦エ
ピタキシャル成長中の結晶表面に取り込まれてからも、
熱のエネルギーによって容易に脱離し、格子間位置等に
入り込むなどして正常な結晶成長を阻害するものと推測
される。従って、上記で得られた結果と合わせると、4
90℃を越える成長温度では、SiCH4 が動き回りや
すく、さらに格子位置C原子が脱離しやすいため、結晶
性が悪くなったと考えられる。
【0046】以上の検討結果から、結晶の成長温度を4
90℃以下に抑えると、Siの原料ガス圧力が低い条件
下でも、良好な結晶性を持つSiGeC結晶を作製する
ことが可能であると判断できる。特に、炭素の含有率が
1%を超え、且つ結晶性が良好なSiGeC結晶を作製
するには、490℃以下という低温で結晶成長を行うこ
とが有効である。この検討結果から、本実施形態におけ
る結晶成長の温度条件が導かれたのである。
【0047】ところで、一般に、CVD法等を用いて半
導体結晶を成長させる場合、成長温度を低く設定する
と、結晶の成長速度が遅くなり、結晶成長工程のスルー
プットが低下するという問題が存在する。
【0048】しかし、本実施形態においては、Siの原
料ガスとして従来主流であったSiH4 に代えて低温で
分解しやすいSi26 を用いたため、490℃でSi
GeC結晶を作製した場合の結晶の成長速度は約4−8
nm/min程度と、SiGe結晶を量産型の成長装置
で作製する場合と比較して遜色ない成長速度が実現でき
る。よって、量産時にも結晶の成長速度についての不具
合はないと考えられる。
【0049】本発明により、良好な結晶性を持つSiG
eC結晶を形成することができるので、例えば、Si基
板上に本実施形態に基づいてSiGeC層を堆積し、S
iGeC層上にSi層をさらに堆積し、そのSi層上に
ゲート電極を形成することにより、超高速で稼働するn
チャネル型及びpチャネル型MOSトランジスタなどを
製造することができる。
【0050】
【発明の効果】本発明の半導体結晶の製造方法によれ
ば、490℃以下の温度でSiとGeとCを含む結晶を
基板上にエピタキシャル成長させることにより、良好な
結晶性を持つSiGeC結晶層を基板上に形成すること
ができる
【図面の簡単な説明】
【図1】(a)−(b)は本発明の実施形態にかかるS
iGeC層の形成工程を示す断面図である。
【図2】480−525℃までの各温度下で成長させた
SiGeC層におけるX線回折スペクトルを示す図であ
る。
【図3】C及びGeの含有率が異なる各種SiGeC層
における結晶性と成長温度との関連性を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−283533(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 Si基板が保持された容器内に、Si 2
    6 ガスまたはSi 3 8 ガスと、GeH 4 ガスと、SiH
    3 CH 3 ガスとを導入し、上記Si基板の温度が300℃
    以上490℃以下で上記Si 2 6 ガスまたはSi 3 8
    ス、GeH 4 ガス、ならびにSiH 3 CH 3 ガスを熱分解
    することにより、Si原子とGe原子とC原子とを含有
    する半導体結晶を上記Si基板上に製造する、半導体結
    晶の製造方法。
  2. 【請求項2】 請求項1に記載の半導体結晶の製造方法
    において、 上記半導体結晶の形成を、熱CVD法により行うことを
    特徴とする半導体結晶の製造方法。
  3. 【請求項3】 請求項1に記載の半導体結晶の製造方法
    において、上記半導体結晶における炭素の含有率が0.8%以上
    1.8%以下である ことを特徴とする半導体結晶の製造
    方法。
  4. 【請求項4】 請求項1に記載の半導体結晶の製造方法
    において、 上記半導体結晶における炭素の含有率が1.0%を超え
    て1.8%以下であることを特徴とする半導体結晶の製
    造方法
JP2001084225A 2000-03-23 2001-03-23 半導体結晶の製造方法 Expired - Fee Related JP3437172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084225A JP3437172B2 (ja) 2000-03-23 2001-03-23 半導体結晶の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-81201 2000-03-23
JP2000081201 2000-03-23
JP2001084225A JP3437172B2 (ja) 2000-03-23 2001-03-23 半導体結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2001338879A JP2001338879A (ja) 2001-12-07
JP3437172B2 true JP3437172B2 (ja) 2003-08-18

Family

ID=26588121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084225A Expired - Fee Related JP3437172B2 (ja) 2000-03-23 2001-03-23 半導体結晶の製造方法

Country Status (1)

Country Link
JP (1) JP3437172B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681964B1 (ko) * 2000-10-16 2007-02-15 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2001338879A (ja) 2001-12-07

Similar Documents

Publication Publication Date Title
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
US6906400B2 (en) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
KR101387099B1 (ko) 반도체 버퍼 구조들
Atzmon et al. Chemical vapor deposition of heteroepitaxial Si1− x− yGexCy films on (100) Si substrates
Zhong et al. Selective low‐pressure chemical vapor deposition of Si1− xGex alloys in a rapid thermal processor using dichlorosilane and germane
JP2005503000A (ja) トリシランを用いる混合基板への成膜
JPH07176485A (ja) 基板上にGeを堆積させる方法および半導体デバイスの製造方法
US6649496B2 (en) Production method for semiconductor crystal
US7259084B2 (en) Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
JP4460236B2 (ja) 炭化珪素単結晶ウェハ
US7615390B2 (en) Method and apparatus for forming expitaxial layers
Todd et al. Growth of heteroepitaxial Si1− x− yGexCy alloys on silicon using novel deposition chemistry
US7935617B2 (en) Method to stabilize carbon in Si1-x-yGexCy layers
JP3437172B2 (ja) 半導体結晶の製造方法
Kinosky et al. Low‐temperature growth of Ge x Si1− x/Si heterostructures on Si (100) by remote plasma‐enhanced chemical vapor deposition
Xue et al. Fabrication of high quality strained SiGe on Si substrate by RPCVD
JP3461819B2 (ja) 半導体結晶膜の製造方法
US20060225642A1 (en) Method of forming semiconductor crystal
EP2275591B1 (en) Method for manufacturing a mono-crystalline layer of germanium or aluminium on a substrate
US20020189535A1 (en) Method for manufacturing semiconductor crystal film
KR20240060525A (ko) 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드
Kim et al. The surface modification of Si (1 1 1) substrates with SiNx for the growth of high quality β-SiC epilayers
Edgar et al. Influence of Hcl and H2 on the Heteroepitaxial Growth of 3C-SiC Films on Si (100) Via Low-Temperature Chemical Vapor Deposition
Watahiki et al. Characterization and Comparison of Strained Si1-yCy Metal Oxide Semiconductor Field-Effect Transistor Grown by Gas-Source Molecular Beam Epitaxy and Hot Wire Cell Method
Oomae et al. Influence of Carbon in In-situ Carbon-Doped SiGe Films on Si (001) Substrates on Epitaxial Growth Characteristics

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees