JP7477407B2 - 酸化ガリウム系半導体の製造方法 - Google Patents

酸化ガリウム系半導体の製造方法 Download PDF

Info

Publication number
JP7477407B2
JP7477407B2 JP2020156405A JP2020156405A JP7477407B2 JP 7477407 B2 JP7477407 B2 JP 7477407B2 JP 2020156405 A JP2020156405 A JP 2020156405A JP 2020156405 A JP2020156405 A JP 2020156405A JP 7477407 B2 JP7477407 B2 JP 7477407B2
Authority
JP
Japan
Prior art keywords
thin film
gallium oxide
vapor deposition
less
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020156405A
Other languages
English (en)
Other versions
JP2022050042A (ja
Inventor
幹尚 加渡
明 大友
拓人 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Toyota Motor Corp
Original Assignee
Tokyo Institute of Technology NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC, Toyota Motor Corp filed Critical Tokyo Institute of Technology NUC
Priority to JP2020156405A priority Critical patent/JP7477407B2/ja
Publication of JP2022050042A publication Critical patent/JP2022050042A/ja
Application granted granted Critical
Publication of JP7477407B2 publication Critical patent/JP7477407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本開示は、酸化ガリウム系半導体の製造方法に関する。
現在、省電力技術の開発が求められており、パワーデバイスの低損失化が期待されている。パワーデバイスは、ハイブリッド車や電気自動車に搭載されるインバーターなど、あらゆる電力変換器に搭載されている。
低損失なパワーデバイスの実現に向けて、現状のシリコン(Si)よりも更に高耐圧・低損失なパワーデバイスの実現が期待できるSiC、GaN等の新しいワイドギャップ半導体材料が注目され、活発に研究開発が進められている。その中でも、酸化ガリウムは、SiC、GaNと比較して更に大きなバンドギャップに代表される物性から、パワーデバイスに応用した場合、より一層の高耐圧・低損失化等の優れたデバイス特性が期待される。
酸化ガリウム半導体のパワーデバイスへの適用においては、p型酸化ガリウム半導体が求められる。しかしながら、p型酸化ガリウム半導体は、その製造が困難であり、またその特性を制御することも困難であると、一般的には考えられている。
この点に関して、非特許文献1は、p型化が期待される酸化ガリウム系半導体の製造方法に関して記載している。同文献は、Ga(O,S)ターゲットを用いて、パルスレーザー堆積(PLD)法によって、Ga(O,S)混晶を製造できる旨、記載している。
Jaquez et. al., "Amorphous gallium oxide sulfide: A highly mismatched alloy", Journal of Applied Physics, 2019年7月13日,126, 105708
p型化が期待できる酸化ガリウム系半導体の一つとして、非特許文献1が開示するような、Ga(O,S)混晶にアクセプタ(例えば窒素)を添加したものを挙げることができる。Sの役割は、主に酸素からなる酸化ガリウムの価電子帯を真空準位に近づけることであり、その結果として窒素などのアクセプタが活性化しやすく正孔の生成に有利になると考えられる。
ここで、SとOとは原子半径の差が大きいため、酸化ガリウムの結晶構造におけるOの位置をSで置換した状態は、不安定である。そのため、例えば化学気相成長法(CVD)や融液成長法等の、熱平衡に近いプロセスでは、生成する結晶にSが取り込まれず、Ga(O,S)混晶を生成することは困難である。
他方、スパッタリング等の熱非平行プロセスでは、結晶中にSを導入することは可能であるが、製造の際に結晶性を維持することが困難であり、アモルファス化してしまう。そのため、製造される酸化ガリウム系半導体は結晶性が低く、リーク電流の増加や耐圧性の低下等が懸念される。
したがって、高い耐リーク電流及び耐圧性を有する酸化ガリウム系半導体を製造する方法が求められていた。
本開示は、高い耐リーク電流及び耐圧性を有する酸化ガリウム系半導体の製造方法を提供することを目的とする。
本開示者は、以下の手段により上記課題を達成することができることを見出した:
《態様1》
酸化ガリウム系半導体の製造方法であって、
400℃以下で、物理蒸着法によって、基材上にGa、O、及びSを含有する薄膜を形成すること、及び
前記基材上に形成された前記薄膜を700℃以上に加熱すること、
を含む、酸化ガリウム系半導体の製造方法。
《態様2》
前記物理蒸着法による前記薄膜の形成と前記薄膜の加熱とを行うサイクルを、複数回行うことを含む、態様1に記載の製造方法。
《態様3》
前記基材がβ-Ga系単結晶である、態様1又は2に記載の製造方法。
《態様4》
製造される酸化ガリウム系半導体が、Ga(O1-x、ここで、0.00<x≦0.24である、態様1~3のいずれか一つに記載の製造方法。
《態様5》
前記物理蒸着法が、真空蒸着法、分子線蒸着法、イオンプレーティング法、イオンビーム蒸着法、コンベンショナル・スパッタリング法、マグネトロン・スパッタリング法、イオンビーム・スパッタリング法、又はECRスパッタリング法である、態様1~4のいずれか一つに記載の製造方法。
《態様6》
前記分子線蒸着法が、パルスレーザー堆積法である、態様5に記載の製造方法。
《態様7》
前記パルスレーザー堆積法を、ターゲットをGaS焼結体とし、かつOを含有するガス雰囲気下で行う、態様6に記載の製造方法。
本開示によれば、高い耐リーク電流及び耐圧性を有する酸化ガリウム系半導体の製造方法を提供することができる。
以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。
本開示は、酸化ガリウム系半導体の製造方法であって、400℃以下で、物理蒸着法によって、基材上にGa、O、及びSを含有する薄膜を形成すること、及び基材上に形成された薄膜を700℃以上に加熱すること、を含む、酸化ガリウム系半導体の製造方法である。
本開示の製造方法では、基材上にGa、O、及びSを含有する薄膜を形成する際の温度を、酸化ガリウムの結晶化が起きにくい温度、すなわち400℃以下として、物理蒸着法によって成膜を行うため、形成される薄膜中に十分にSを取り込むことができる。
なお、この物理蒸着法を実施する際の温度が400℃超である場合、例えば約500℃以上である場合、基材上への薄膜の堆積と共に酸化ガリウムの結晶化が起こる。この場合において、SとOとの原子半径の差が大きいため、結晶中にSが十分に取り込まれないと考えられる。
また、本開示の製造方法では、基材上に形成されたGa、O、及びSを含有する薄膜を700℃以上に加熱することによって、薄膜中にSが取り込まれた状態で、薄膜を結晶化することができる。なお、基材上に形成されたGa、O、及びSを含有する薄膜を700℃未満の温度、例えば約650℃以下で加熱する場合、基材上に形成されたGa、O、及びSを含有する薄膜が十分に結晶化されないと考えられる。
本開示の製造方法では、物理蒸着法による薄膜の形成と薄膜の加熱とを行うサイクルを、複数回行うことが好ましい。これにより、基材上に成膜される薄膜へのSの導入及び、薄膜の結晶性を維持しつつ、薄膜の膜厚を増加させることができる。
物理蒸着法による薄膜の形成と薄膜の加熱とを行うサイクルの回数は特に限定されないが、例えば2回以上、5回以上、又は10回以上であってよく、30回以下、25回以下、又は20回以下であってよい。
《薄膜の形成》
本開示の製造方法は、400℃以下で、物理蒸着法によって、基材上にGa、O、及びSを含有する薄膜を形成することを含む。
〈基材〉
本開示の製造方法に用いられる基材は、その表面にGa(O,S)混晶を成膜することによって酸化ガリウム系半導体を得ることができる任意の基材であってよい。より具体的には、基材は、酸化ガリウム単結晶層であってよい。酸化ガリウム単結晶層は、任意の手法で作製したものを用いることができる。酸化ガリウム単結晶層は、α-Ga単結晶、β-Ga単結晶、又は他の結晶構造を有するGa単結晶の層であることができ、好ましくはβ-Ga単結晶の層である。
〈温度〉
物理蒸着法によって薄膜を形成する際の温度は、400℃以下である。
物理蒸着法によって薄膜を形成する際の温度を400℃以下とすることにより、薄膜の結晶化を抑制しつつ薄膜を基材上に成膜することができる。そのため、成膜される薄膜にSを十分に取り込ませることができる。他方、物理蒸着法によって薄膜を形成する際の温度が400℃超である場合、成膜される薄膜が結晶化しやすく、成膜される薄膜にSを十分に取り込ませることができないと考えられる。
物理蒸着法によって薄膜を形成する際の温度は、400℃以下、300℃以下、200℃以下、又は100℃以下であってよく、0℃以上、20℃以上、50℃以上、又は100℃以上であってよい。物理蒸着法によって薄膜を形成する際の温度条件は、常温であってもよい。
〈物理蒸着法〉
本開示の製造方法において使用することができる物理蒸着法は、特に限定するものではないが、例えば真空蒸着法、分子線蒸着法、イオンプレーティング法、イオンビーム蒸着法、コンベンショナル・スパッタリング法、マグネトロン・スパッタリング法、イオンビーム・スパッタリング法、又はECRスパッタリング法を挙げることができる。
また、分子線蒸着法は、パルスレーザー堆積(PLD)法であってよい。物理蒸着法としてパルスレーザー堆積法を採用する場合、ターゲットは、GaS焼結体又はGaS及びGaOの焼結体であってよい。ターゲットにGaS焼結体を用いる場合には、パルスレーザー堆積法は、Oを含有するガス雰囲気下で行ってよい。ここで、Oを含有するガス雰囲気としては、例えばO又はNO等を挙げることができるが、これらに限定されない。
パルスレーザー堆積法は、例えば基材をβ-Ga単結晶、ターゲットをGaS焼結体とし、Oを含有するガス、例えばNOガスを流通させつつ行ってよい。また、エキシマレーザーのエネルギー密度、周波数、パルス幅、及び波長は、Ga(O,S)混晶の薄膜を基材上に形成することができる任意の条件であってよい。
《薄膜の加熱》
本開示の製造方法は、基材上に形成された薄膜を700℃以上に加熱することを含む。
加熱温度を700℃以上とすることで、薄膜中にSが十分に取り込まれた状態で薄膜を結晶化することができる。他方、加熱温度が700℃未満である場合には、薄膜を十分に結晶化することができない。
加熱温度は、700℃以上、750℃以上、800℃以上、又は850℃以上であってよく、1000℃以下、950℃以下、900℃以下、又は850℃以下であってよい。
加熱の際の昇温速度は、500℃/分以上、600℃/分以上、700℃/分以上、800℃/分以上、又は900℃/分以上であってよく、1500℃/分以下、1400℃/分以下、1300℃/分以下、1200℃/分以下、又は1100℃/分以下であってよい。
加熱後の保持時間は、10秒以上、15秒以上、20秒以上、又は25秒以上であってよく、60秒以下、55秒以下、50秒以下、又は45秒以下であってよい。
加熱の際の降温速度は、50℃/分以上、100℃/分以上、150℃/分以上、又は180℃/分以上であってよく、500℃/分以下、400℃/分以下、300℃/分以下、又は220℃/分以下であってよい。
《酸化ガリウム系半導体》
本開示の製造方法によって製造される酸化ガリウム系半導体は、Ga(O1-xであってよい。ここで、0.00<x≦0.24であってよい。xは、0超、0.01以上、0.05以上、0.08以上、0.10以上、又は0.15以上であってよく、0.24以下、0.20以下、0.18以下、0.15以下、又は0.12以下であってよい。
《実施例1~3及び参考例1~5》
〈実施例1〉
以下の低温成膜プロセス及び高温アニールプロセスをこの順に行って、実施例1の試料を調製した。
(低温成膜プロセス)
パルスレーザー堆積(PLD)法によって、実施例1の酸化ガリウム系半導体を製造した。具体的には、真空チャンバ内にターゲットとしてのGaS焼結体及び基材としての市販のβ-Ga単結晶を配置し、真空チャンバ内を1×10-3Torrまで減圧しつつNOガスを流通させつつ行った。レーザーのエネルギー密度は0.3J/cm、周波数が10Hz、パルス幅が20ns、かつ波長が248nmであり、堆積時間は100秒であった。
(高温アニールプロセス)
低温成膜プロセス終了後に、真空チャンバの温度を400℃から800℃まで、1000℃/分の昇温速度で昇温させ、その後、800℃で40秒間アニールした。アニール後に、真空チャンバ内の温度を800℃から400℃まで、200℃/分の降温速度で降温させた。
〈参考例1及び2、並びに実施例2及び3〉
高温アニールプロセスを行わなかったことを除いて実施例1と同様にして、参考例1の試料を調製した。また、高温アニールプロセスにおけるアニール温度を、それぞれ順に650℃、700℃、及び750℃としたことを除いて実施例1と同様にして、参考例2、並びに実施例2及び3の試料を調製した。
〈参考例3~5〉
低温成膜プロセスにおける真空チャンバ内の温度をそれぞれ順に500℃、700℃、及び900℃としたことを除いて、実施例1と同様にして、低温成膜プロセスを行い、かつ高温アニールプロセスを行わなかったことを除いて、参考例3~5の試料を調製した。
〈各例の試料の薄膜の分析・評価〉
各例の試料の薄膜における、OとSの合計に対するSの組成比を、オージェ電子分光(AES)法によって測定した。
また、各例の試料の薄膜の結晶性の有無を、反射高速電子回折(RHEED)法によって得られた回折電子線の像及び強度を用いて評価した。ここで、結晶性を有しているか否かは、低温成膜プロセスを行う前の基材のRHEED像と同様のパターンが得られた場合に結晶性を有しているとし、同様のパターンが得られなかった場合に結晶性を有していないと判断した。
なお、OとSの合計に対するSの組成比及び各例の試料の薄膜の結晶性の有無は、低温成膜プロセス後の試料及び高温アニールプロセス後の試料それぞれについて行っている。
〈結果〉
各例の試料の調製の条件及び薄膜の分析・評価結果を、表1に示す。
Figure 0007477407000001
表1に示すように、低温成膜プロセスにおける成膜温度が400℃であった参考例1では、低温成膜プロセス後におけるOとSの合計に対するSの組成比が0.24であった。参考例2及び実施例1~3については、低温成膜プロセス後におけるOとSの合計に対するSの組成比を測定していないが、参考例1と同様の条件で低温成膜プロセスを行っていることから、参考例1と同程度の組成比であると推定される。これに対して、参考例3~5では、オージェ電子分光(AES)法によって測定したOとSの合計に対するSの組成比がノイズ以下であったため、0.00としている。また、実施例1~3、並びに参考例1及び2では、低温成膜プロセス後には結晶性を有しておらず、アモルファス化していた。これに対して、参考例3~5では、結晶性を有していた。
高温アニールプロセスにおけるアニール温度が700℃と800℃であった実施例1と3では、高温アニールプロセス後におけるOとSの合計に対するSの組成比がそれぞれ0.10と0.11であった。実施例2については、高温アニールプロセス後におけるOとSの合計に対するSの組成比を測定していないが、実施例1及び3の試料と同等の組成比であると考えられる。また、実施例1~3では、高温アニールプロセス後には結晶性を有していた。これに対して、参考例2では、高温アニールプロセス後にも結晶性を有していなかった。

Claims (7)

  1. 酸化ガリウム系半導体の製造方法であって、
    400℃以下で、物理蒸着法によって、基材上にGa、O、及びSを含有する薄膜を形成すること、及び
    前記基材上に形成された前記薄膜を700℃以上に加熱すること、
    を含む、酸化ガリウム系半導体の製造方法。
  2. 前記物理蒸着法による前記薄膜の形成と前記薄膜の加熱とを行うサイクルを、複数回行うことを含む、請求項1に記載の製造方法。
  3. 前記基材がβ-Ga系単結晶である、請求項1又は2に記載の製造方法。
  4. 製造される酸化ガリウム系半導体が、Ga(O1-x、ここで、0.00<x≦0.24、である、請求項1~3のいずれか一項に記載の製造方法。
  5. 前記物理蒸着法が、真空蒸着法、分子線蒸着法、イオンプレーティング法、イオンビーム蒸着法、コンベンショナル・スパッタリング法、マグネトロン・スパッタリング法、イオンビーム・スパッタリング法、又はECRスパッタリング法である、請求項1~4のいずれか一項に記載の製造方法。
  6. 前記分子線蒸着法が、パルスレーザー堆積法である、請求項5に記載の製造方法。
  7. 前記パルスレーザー堆積法を、ターゲットをGaS焼結体とし、かつOを含有するガス雰囲気下で行う、請求項6に記載の製造方法。
JP2020156405A 2020-09-17 2020-09-17 酸化ガリウム系半導体の製造方法 Active JP7477407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020156405A JP7477407B2 (ja) 2020-09-17 2020-09-17 酸化ガリウム系半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156405A JP7477407B2 (ja) 2020-09-17 2020-09-17 酸化ガリウム系半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2022050042A JP2022050042A (ja) 2022-03-30
JP7477407B2 true JP7477407B2 (ja) 2024-05-01

Family

ID=80854198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156405A Active JP7477407B2 (ja) 2020-09-17 2020-09-17 酸化ガリウム系半導体の製造方法

Country Status (1)

Country Link
JP (1) JP7477407B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
CN107119258A (zh) 2017-05-23 2017-09-01 鲁东大学 p型掺杂氧化镓薄膜及其制备方法
JP2020117430A (ja) 2019-01-23 2020-08-06 トヨタ自動車株式会社 酸化ガリウムの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
CN107119258A (zh) 2017-05-23 2017-09-01 鲁东大学 p型掺杂氧化镓薄膜及其制备方法
JP2020117430A (ja) 2019-01-23 2020-08-06 トヨタ自動車株式会社 酸化ガリウムの製造方法

Also Published As

Publication number Publication date
JP2022050042A (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
KR101311901B1 (ko) ZnO 결정과 그 성장방법 및 발광소자의 제조방법
JP2022105014A (ja) Iiia族窒化物成長システムおよび方法
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
JP2007503708A (ja) Ib−iiia−via族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法
US11393680B2 (en) Method of manufacturing p-type gallium oxide by intrinsic doping, the thin film obtained from gallium oxide and its use
JP2009010383A (ja) 亜鉛酸化物半導体およびこれを製造するための方法
KR20180033643A (ko) 산화물 반도체 박막 및 그의 제조 방법
Yohannes et al. Growth of p-type Cu-doped GaN films with magnetron sputtering at and below 400° C
KR102418187B1 (ko) 금속 칼코겐 화합물 박막의 제조 방법
KR102405011B1 (ko) ReS2 박막 형성 방법 및 이를 이용한 광 검출기 형성 방법
Bean Silicon molecular beam epitaxy: 1984–1986
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法
JP7176977B2 (ja) 酸化ガリウムの製造方法
JP2000178713A (ja) β−FeSi2薄膜の形成方法
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
JP4200215B2 (ja) デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法
JP2022118459A (ja) Liドープp型NiO薄膜の製造方法
JPH0476217B2 (ja)
CN110668499A (zh) 铈掺杂的单分子层二硫化钨薄膜及其制备方法
US5525538A (en) Method for intrinsically doped III-A and V-A compounds
WO2023163167A1 (ja) 岩塩型構造を持つ化合物の単結晶薄膜及びその製造方法
KR102576569B1 (ko) 전이금속 디칼코게나이드의 제조 방법
Rajan et al. Influence of deposition parameters on silicon thin films deposited by magnetron sputtering
KR100212473B1 (ko) 실리콘 미세결정 제조방법
Hlad et al. Growth and characterization of (Sc

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240418

R150 Certificate of patent or registration of utility model

Ref document number: 7477407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150