KR20180033643A - 산화물 반도체 박막 및 그의 제조 방법 - Google Patents

산화물 반도체 박막 및 그의 제조 방법 Download PDF

Info

Publication number
KR20180033643A
KR20180033643A KR1020160122830A KR20160122830A KR20180033643A KR 20180033643 A KR20180033643 A KR 20180033643A KR 1020160122830 A KR1020160122830 A KR 1020160122830A KR 20160122830 A KR20160122830 A KR 20160122830A KR 20180033643 A KR20180033643 A KR 20180033643A
Authority
KR
South Korea
Prior art keywords
layer
oxide
thin film
silicon
forming
Prior art date
Application number
KR1020160122830A
Other languages
English (en)
Inventor
최병대
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020160122830A priority Critical patent/KR20180033643A/ko
Publication of KR20180033643A publication Critical patent/KR20180033643A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 산화막 반도체 박막 및 그의 제조방법에 관한 것으로서, 본 발명의 일 실시예에 따른 산화막 반도체 박막은, 실리콘 반도체층; 상기 실리콘 반도체층 상에 형성된 실리콘 산화물층; 및 상기 실리콘 산화물층 상에 형성된 결정성 산화갈륨(β-Ga2O3)층;을 포함하고, 본 발명의 다른 실시예에 따른 산화막 반도체 박막의 제조방법은, 실리콘 반도체층 상에 실리콘 산화물층을 형성하는 단계; 상기 실리콘 산화물층 상에 산화갈륨(Ga2O3)층을 형성하는 단계; 및 상기 산화갈륨(Ga2O3)층을 열처리(annealing)하여 결정성 산화갈륨(β-Ga2O3)층을 형성하는 단계;를 포함한다.

Description

산화물 반도체 박막 및 그의 제조 방법{OXIDE SEMICONDUCTIR FILM AND MANUFACTURING METHOD OF THE SAME}
본 발명은 산화물 반도체 박막 및 그의 제조 방법에 관한 것이다.
최근, 전력 사용의 용처가 증가하면서 전력 반도체의 수요가 폭발적으로 증가하고 있다. 현재는 하이브리드 자동차나 지하철 등 전기로 운용되는 기기의 전력을 조절하는 전력 반도체는 실리콘 반도체가 사용되고 있으나 내전압 특성이 약해 지나치게 큰 부피의 파워 디바이스 모듈로 제작되고 있다. 이를 개선하기 위하여 현재 GaN 또는 Ga2O3 등 새로운 고내전압의 반도체 개발이 요구되고 있다. GaN 또는 Ga2O3 단결정 반도체에 대한 연구는 현재 전세계적으로 활발히 이루어지고 있으며, 기초적인 물성도 어느 정도 알려져 있는 상태이다. 하지만, Ga2O3의 경우 여전히 반도체로 사용하기 까지는 많은 연구가 요구된다. 특히, 저가격으로 제조할 수 있는 박막의 형성 기술과 실리콘과 혼합소자를 제조할 수 있도록 실리콘 기판 상에 양질의 Ga2O3의 제조 기술이 요구된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 제조 과정도 간단하고 제조비용을 줄일 수 있으며, 고 내전압 특성을 갖는 결정성 산화갈륨(β-Ga2O3)층을 포함하는, 산화물 반도체 박막 및 그의 제조 방법을 제공하는 것에 있다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따르면, 실리콘 반도체층 상에 실리콘 산화물층을 형성하는 단계; 상기 실리콘 산화물층 상에 산화갈륨(Ga2O3)층을 형성하는 단계; 및 상기 산화갈륨(Ga2O3)층을 열처리(annealing)하여 결정성 산화갈륨(β-Ga2O3)층을 형성하는 단계;를 포함하는, 산화막 반도체 박막의 제조방법을 제공한다.
일 측에 따르면, 상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 600℃ 내지 700℃의 온도 범위에서 수행하는 것일 수 있다.
일 측에 따르면, 상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 전자빔 증착(e-beam evaporation) 방법, 열 증착(thermal evaporation) 방법, 화학 기상 증착(chemical vapor deposition; CVD) 방법, 펄스레이저 증착(pulse laser deposition; PLD) 방법 및 스퍼터링(sputtering) 방법으로 이루어진 군에서 선택된 적어도 어느 하나의 방법에 의해 수행되는 것일 수 있다.
일 측에 따르면, 상기 열처리 단계는, 700℃ 내지 900℃의 온도 범위에서 수행하는 것일 수 있다.
일 측에 따르면, 상기 열처리 단계는, 고순도 아르곤(Ar), 산소, 질소, 수소로 이루어진 군에서 선택된 적어도 어느 하나의 가스의 존재 하에서 1×10-2 Torr 내지 20 Torr의 압력 범위에서 수행하는 것일 수 있다.
다른 실시예에 따르면, 실리콘 반도체층; 상기 실리콘 반도체층 상에 형성된 실리콘 산화물층; 및 상기 실리콘 산화물층 상에 형성된 결정성 산화갈륨(β-Ga2O3)층;을 포함하는, 산화막 반도체 박막을 제공한다.
일 측에 따르면, 상기 산화갈륨(β-Ga2O3)층은 단사정형(單斜晶型) β-Ga2O3구조의 결정상으로 이루어진 것일 수 있다.
일 측에 따르면, 상기 산화막 반도체 박막은 일 실시예에 따른 산화막 반도체 박막의 제조방법으로 제조된 것일 수 있다.
본 발명의 일 실시예에 따른 산화물 반도체 박막 및 그의 제조 방법에 의하여, Si 기판 상에 β-Ga2O3 반도체 박막을 제공하여 고 내전압 특성을 갖는 파워반도체와 종래의 실리콘 반도체가 혼합으로 존재하는 저자 소자 장치를 제작하여 제공할 수 있게 한다. 특히, 본 발명에 따른 β-Ga2O3 반도체 박막 제조공정이 간단하고 비용이 저렴한 특징이 있어 파워반도체와 종래의 실리콘 반도체가 혼합으로 존재하는 저자 소자 장의 원가절감에 크게 기여할 수 있다.
도 1은 본 발명의 일 실시예에 따른 산화막 반도체 박막의 제조과정을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 산화막 반도체 박막의 단면도이다.
도 3은 본 발명의 증착 및 다양한 온도에서 어닐링된 Ga2O3 박막의 XRD 패턴을 나타내는 것이다 ((a) as-dep. at RT, 500℃, 700℃, (b) as-dep.at 700℃ 및 ann. at 700℃-900℃, (c) 어닐링 효과에 대한 FWHM, 격자 파라미터(lattice paremeter) 결과, 및 (d) 어닐링된 박막의 고 배율 이미지).
도 4는 본 발명의 700℃에서 증착된 그리고 다양한 온도에서 어닐링된 Ga2O3박막의 단면 TEM, 회절 패턴 그리고 HR-TEM 이미지이다 (((a)-(a)') as-deposited at 700℃, ((b)-(b)') annealed at 700℃, ((c)-(c)') at 800℃ 및 ((d)-(d)') at 900℃)
도 5는 본 발명의 PLD에 의해 증착된 그리고 다양한 온도에서 어닐링된 Ga2O3박막의 AFM 표면 형태를 나타낸 이미지이다 ((a) as-dep. at 700℃, (b) annealed at 700℃, (c) at 800℃ 및 (d) at 900℃).
도 6은 본 발명의 700℃에서 증착된 700℃, 800℃ 및 900℃에서 annealing 된 Ga2O3박막의 Tau'c plot. 온도에 따른 밴드갭 특성 (inset image)을 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 산화물 반도체 박막 및 그의 제조 방법 에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
Ga2O3의 밴드갭 (Eg=5.0eV)은 SiC와 GaN보다 훨씬 크다. 이러한 뛰어난 소재 특성은 Ga2O3전력 디바이스를 SiC와 GaN보다 더 높은 항복전압과 높은 효율을 가능하게 할 것이다. SiC 웨이퍼는 2,000℃ 이상의 고온에서 승화 방법을 이용하여 얻어질 수 있다. GaN 웨이퍼 생산을 위해 사용되는 높은 질소 압력(high nitrogen pressure) 방법, 암모노 열(the ammonothermal) 기술 및 하이드라이드 기상 에피택시(hydride vapor phase epitaxy) 등의 다양한 방법들이 있다. 하지만, 어떤 방법이 시장에서 우세할지는 지켜볼 수 있는 부분이다. 위에서 언급한 것처럼, SiC, GaN 웨이퍼는 용융 성장(melt growth) 외에 성장 방법으로 합성된 벌크(bulk)로부터 생산 될 수 있다. 하지만, Ga2O3의 경우, 단결정 벌크 몇몇의 표준 성장 용융 방법을 이용하여 합성 될 수 있다. 이 것은 특히 대량생산의 관점에서 SiC, GaN 보다 훨씬 강한 이점을 가지는 것이다. 게다가, Ga2O3는 a, b, g, d 및 e-상(α, β, γ, δ, ε-phase)의 5 가지 상을 가지고 b-phase는 아주 안정상 상태로 알려져 있다. 최근의 보고에 따르면, b-phase의 에피택셜 박막은 700℃ 이상의 다소 높은 온도에서 단결정 기판 위에 성막됐다. 전통적인 Si 기술과 결합된 디바이스에 적용을 고려해볼 때, 이 것은 Si 기판 위에 b-phase 박막을 준비할 필요가 있다. 하지만, SiO2/Si기판 위에 성장된 Ga2O3의 체계적 연구에 대한 보고가 거의 없었다. 본 발명에서는, PLD 방법에 의해 준비된 SiO2/Si위의 Ga2O3 박막의 성장에 대한 연구를 했다.
일 실시예에 따르면, 실리콘 반도체층 상에 실리콘 산화물층을 형성하는 단계; 상기 실리콘 산화물층 상에 산화갈륨(Ga2O3)층을 형성하는 단계; 및 상기 산화갈륨(Ga2O3)층을 열처리하여 결정성 산화갈륨(β-Ga2O3)층을 형성하는 단계;를 포함하는, 산화막 반도체 박막의 제조방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 산화막 반도체 박막의 제조과정을 나타내는 순서도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 산화막 반도체 박막의 제조방법은, 실리콘 반도체층 상에 실리콘 산화물층 형성 단계(110), 실리콘 산화물층 상에 산화갈륨(Ga2O3)층 형성하는 단계(120) 및 산화갈륨(Ga2O3)층을 열처리하여 결정성 산화갈륨(β-Ga2O3)층 형성 단계(130)를 포함할 수 있다.
일 측에 따르면, 상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 600℃ 내지 700℃의 온도 범위에서 수행하는 것일 수 있다.
일 측에 따르면, 상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 전자빔 증착(e-beam evaporation) 방법, 열 증착(thermal evaporation) 방법, 화학 기상 증착(chemical vapor deposition; CVD) 방법, 펄스레이저 증착(pulse laser deposition; PLD) 방법 및 스퍼터링(sputtering) 방법으로 이루어진 군에서 선택된 적어도 어느 하나의 방법에 의해 수행되는 것일 수 있다. 스퍼터링(sputtering)은 현재 산업체에서 가장 널리 사용되고 있는 박막 제조 기술로서, 진공용기 내에 아르곤 가스와 같은 희유가스를 도입하고, 타겟을 포함하는 캐소우드에 직류(DC) 전력 또는 고주파(RF) 전력을 공급하여 글로우(glow) 방전을 발생시켜서 박막을 증착시키는 방법이다. 본 발명에서 사용될 수 있는 상기 스퍼터링 방법의 종류로는 이에 제한되지는 않으나, DC 스퍼터링, RF 스퍼터링, 바이어스(bias) 스퍼터링 및 마그네트론 스퍼터링일 수 있다.
일 측에 따르면, 상기 마그네트론 스퍼터링 방법에는, RF 전력을 이용하는 RF 마그네트론 스퍼터링법 및 DC 전력을 이용하는 DC마그네트론 스퍼터링법이 있다.
일 측에 따르면, 상기 스퍼터링은 30 W 내지 300 W의 전력을 이용하여 수행할 수 있다. 스퍼터링을 위한 스퍼터 가스는 아르곤 가스를 사용할 수 있는데, 상기 가스의 유량은 5 sccm 내지 100 sccm의 영역에서 모두 사용가능하나 아르곤의 유량을 10 sccm 내지 30 sccm으로 유지시키면서 수행하는 것이 바람직하다. 또한 증착 시 압력은 3.0×10-3 torr 내지 3.0×10-2 torr 영역에서 일정하게 유지시키면서 수행할 수 있다.
일 측에 따르면, 상기 열처리 단계는, 700℃ 내지 900℃의 온도 범위에서 수행하는 것일 수 있다.
일 측에 따르면, 상기 열처리 단계는, 고순도 아르곤(Ar), 산소, 질소, 수소로 이루어진 군에서 선택된 적어도 어느 하나의 가스의 존재 하에서 1×10-2 Torr내지 20 Torr의 압력 범위에서 수행하는 것일 수 있다.
다른 실시예에 따르면, 실리콘 반도체층; 상기 실리콘 반도체층 상에 형성된 실리콘 산화물층; 및 상기 실리콘 산화물층 상에 형성된 결정성 산화갈륨(β-Ga2O3)층;을 포함하는, 산화막 반도체 박막을 제공한다.
도 2는 본 발명의 일 실시예에 따른 산화막 반도체 박막의 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 산화막 반도체 박막(200)은 실리콘 반도체층(210), 실리콘 산화물층(220) 및 결정성 산화갈륨(β-Ga2O3)층(230)을 포함할 수 있다.
일 측에 따르면, 상기 산화갈륨(β-Ga2O3)층은 단사정형(單斜晶型) β-Ga2O3구조의 결정상으로 이루어진 것일 수 있다.
일 측에 따르면, 상기 산화막 반도체 박막은 일 실시예에 따른 산화막 반도체 박막의 제조방법으로 제조된 것일 수 있다.
이하, 하기 실시예 및 비교예를 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나, 본 발명의 기술적 사상이 그에 의해 제한되거나 한정되는 것은 아니다.
실시예
본 발명에서는 이와 같이 Si 기판 상에 β-Ga2O3을 형성하기 위한 기술을 제공하고자 한다. Si 기판 상의 두께 일부가 열산화하여 SiO2가 형성된 기판을 이용하여 우선 비정질의 GaO 박막을 형성한다. 박막의 형성은 기판의 온도에 의해 비정질이 되기도 하고 온도가 높으면 결정질이 형성되기도 한다. 또한, Ga2O3 반도체는 다양한 결정상을 가지고 있으나 β 상이 가장 우수한 반도체 특성을 나타낸다. 따라서, β 상을 기판 상에 형성하는 것이 중요하다. 본 발명에서는 비정질의 SiO2 기판 상에서 β 상의 Ga2O3 박막을 형성하는 것이 중요하며 이를 제공하고자 한다. 비정질 기판 상에서 Ga2O3는 600℃까지는 비정질의 박막이 형성된다.
도 3의 (a)에서처럼 700℃ 이상의 온도에서 결정질의 β-Ga2O3 박막이 형성된다. 더 이상의 기판온도는 결정질이 향상된 박막이 형성되기는 하나 기판의 가열 비용 등을 감안할 때 바람직하지 않다. 열처리 공정을 통하여 낮은 결정성의 β-Ga2O3는 결정성이 개선될 수 있다. 도 3의 (c) 및 도 3의 (d)에서 결정성이 열처리 온도가 올라가면서 개선되는 것을 알 수 있다. 하지만, 900℃에 이르러 알파(α) 상의 Ga2O3가 형성됨을 알 수 있다. 반도체 소자의 성능을 최적화하기 위해서는 β 상의 형성은 바람직하지 않음을 알 수 있다. 기판의 온도와 열처리 조건이 β-Ga2O3을 얻기 위하여 중요한 요소이며 하기의 실시예와 비교예에 예시하였다.
<실시예 1>
Ga2O3 박막을 공기 중 분위기로에서 700℃에서 1 시간 열처리 하였다.
<실시예2>
Ga2O3 박막을 공기 중 분위기로에서 900℃에서 1 시간 열처리 하였다.
<실시예3>
Ga2O3 박막을 공기 중 분위기로에서 700℃에서 3 시간 열처리 하였다.
<실시예4>
Ga2O3 박막을 공기 중 분위기로에서 900℃에서 3 시간 열처리 하였다.
<비교예 1>
Ga2O3 박막을 공기 중 분위기로에서 1,000℃에서 1 시간 열처리 하였다.
<비교예 2>
Ga2O3 박막을 공기 중 분위기로에서 1,000℃에서 3 시간 열처리 하였다.
1. 실험방법
248 nm에서 KRF excimer 레이저를 이용하여 200 nm 두께의 Ga2O3 박막이 증착하였다. 준비된 박막은 박스 퍼니스를 이용하여 90 분 동안 산소 상태에서 높은 온도로 가열하였다. 박막의 결정상태와 흡광 스펙트럼은 X-ray diffractometer (XRD, Bruker, D2 PHASER)와 UV-Vis-NIR spectrometer (Perkin Elmer, Lambda 750)을 이용하여 측정하였다. 단면 이미지는 scanning transmission electron microscope (STEM, JSM-6701F)로 조사하였다.
2. 실험결과 및 토론
XRD 패턴은 낮은 온도에서 증착된 Ga2O3 박막이 비정질 구조라는 보여주고 700℃에서 우선적으로 b-phase이 성장했다는 것을 보여준다. 700℃에서 900℃ 사이의 높은 온도에서 산소 어닐링(annealing)에 의해 박막의 결정성은 개선되었다. 준비된 b- Ga2O3 박막은 4.3-4.7 eV의 광학 밴드갭과 함께 절연 특성을 보여준다. 이는 기판 온도에 의존한다.
도 3은 본 발명의 증착 및 다양한 온도에서 어닐링된 Ga2O3 박막의 XRD 패턴을 나타내는 것이다 ((a) as-dep. at RT, 500℃, 700℃, (b) as-dep.at 700℃ 및 ann. at 700℃-900℃, (c) 어닐링 효과에 대한 FWHM, 격자 파라미터(lattice paremeter) 결과, 및 (d) 어닐링된 박막의 고 배율 이미지).
도 3의 (a) 내지 도 3의 (d)를 참조하면, 결정 정도를 조사하기 위해 다른 온도에서 증착 및 어닐링된 Ga2O3 박막의 XRD 패턴을 확인할 수 있다. 도 3의 (a)에 도시된 바와 같이, Ga2O3 박막의 XRD 패턴은 상온, 500℃, 700℃에서 증착된 것이다. 도 3의 (a)에 따르면, 심지어 기판 온도를 500℃까지 증가시켜도, Ga2O3와 관련된 어떤 회절 피크(peak)도 관찰되지 않는다. 그러나 증착 온도를 700℃까지 증가시키면서 거의 비정질에 가까운 Ga2O3 결정을 얻을 수 있었다. 도 3의 (b) 및 도 3의 (d)는 어닐링 온도를 900℃까지 증가한 후, 이차 α, β 상의 존재를 명확히 확인할 수 있다. 도 3의 (c)는 FWHM과 a-축 길이 파라미터(a-axis length parameter)의 가열 효과를 보여준다.
도 4는 본 발명의 700℃에서 증착된 그리고 다양한 온도에서 어닐링된 Ga2O3박막의 단면 TEM, 회절 패턴 그리고 HR-TEM 이미지이다 (((a)-(a)') as-deposited at 700℃, ((b)-(b)') annealed at 700℃, ((c)-(c)') at 800℃ 및 ((d)-(d)') at 900℃)
도 4의 ((a)-(a)')를 참조하면, 비정질 SiO2/Si기판 위에 700℃에서 증착된 Ga2O3의 단면 TEM, 회절 패턴 그리고 HR-TEM 결과를 확인할 수 있다. 그리고 도 4의 ((b)-(b)') 내지 도 4의 ((d)-(d)')는 700℃, 800℃ 및 900℃에서 어닐링된 결과이다. HR-TEM 결과는 900℃에서의 어닐링 후, 2차 alpha (202), beta (011) 상의 존재를 말해준다.
도 5는 본 발명의 PLD에 의해 증착된 그리고 다양한 온도에서 어닐링된 Ga2O3 박막의 AFM 표면 형태를 나타낸 이미지이다 ((a) as-dep. at 700℃, (b) annealed at 700℃, (c) at 800℃ 및 (d) at 900℃).
도 5는 PLD에 의해 성막된 Ga2O3 박막의 표면 형태와 각각 다른 온도에서 어닐링된 박막의 실험결과이다. 도 5의 (a)는 어닐링 없이 증착된 박막이고, 도 5의 (b) 내지 도 5의 (d)는 각각 700℃, 800℃ 및 900℃에서 어닐링된 실험결과다. 표면 형태는 어닐링 온도를 800℃까지 증가시킴에 표면 거칠기가 선형적으로 3.2 nm에서 2.2 nm로 감소하는 것을 보여준다. 이는 beta 상이 생겼다는 것을 의미한다.
어닐링 온도를 더 증가시킴에 따라 표면 거칠기는 증가하여 4.3 nm가 된다. 700℃에서 증착된 박막과 700℃, 800℃ 및 900℃에서 어닐링된 Ga2O3 박막의 Tau’c plot은 도 6에서 확인할 수 있다. 도 6은 본 발명의 700℃에서 증착된 700℃, 800℃ 및 900℃에서 어닐링된 Ga2O3 박막의 Tau′c plot. 온도에 따른 밴드갭 특성 (inset image)을 나타낸 그래프이다. 밴드갭 특성 또한 inset에 있다. Ga2O3의 밴드갭은 어닐링 온도가 700℃에서 900℃로 증가함에 따라 4.38에서 4.65 eV로 선형적으로 증가한다.
3. 결론
XRD 패턴은 700℃부터 순차적인 열처리 과정을 통해 기판 온도를 증가시킴으로써 beta 상이 나타난다 것을 보여준다. HR-TEM 결과는 900℃에서의 어닐링 후, 2차 alpha (202), beta (011) 사의 존재를 말해준다. 표면 형태는 어닐링 온도를 800℃까지 증가시킴에 표면 거칠기가 선형적으로 3.2 nm에서 2.2 nm로 감소하는 것을 보여준다. 이는 beta 상이 생겼다는 것을 의미한다. 어닐링 온도를 더 증가시킴에 따라 표면 거칠기는 증가하여 4.3 nm가 된다. 밴드갭 특성 또한 inset에 있다. Ga2O3의 밴드갭은 어닐링 온도가 700℃에서 900℃로 증가함에 따라 4.38 eV에서 4.65 eV로 선형적으로 증가한 것을 확인할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 제한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
200: 산화막 반도체 박막
210: 실리콘 반도체층
220: 실리콘 산화물층
230: 결정성 산화갈륨(β-Ga2O3)층

Claims (8)

  1. 실리콘 반도체층 상에 실리콘 산화물층을 형성하는 단계;
    상기 실리콘 산화물층 상에 산화갈륨(Ga2O3)층을 형성하는 단계; 및
    상기 산화갈륨(Ga2O3)층을 열처리(annealing)하여 결정성 산화갈륨(β-Ga2O3)층을 형성하는 단계;
    를 포함하는, 산화막 반도체 박막의 제조방법.
  2. 제1항에 있어서,
    상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 600℃ 내지 700℃의 온도 범위에서 수행하는 것인, 산화막 반도체 박막의 제조방법.
  3. 제1항에 있어서,
    상기 산화갈륨(Ga2O3)층을 형성하는 단계는, 전자빔 증착(e-beam evaporation) 방법, 열 증착(thermal evaporation) 방법, 화학 기상 증착(chemical vapor deposition; CVD) 방법, 펄스레이저 증착(pulse laser deposition; PLD) 방법 및 스퍼터링(sputtering) 방법으로 이루어진 군에서 선택된 적어도 어느 하나의 방법에 의해 수행되는 것인, 산화막 반도체 박막의 제조방법.
  4. 제1항에 있어서,
    상기 열처리 단계는, 700℃ 내지 900℃의 온도 범위에서 수행하는 것인, 산화막 반도체 박막의 제조방법.
  5. 제1항에 있어서,
    상기 열처리 단계는, 고순도 아르곤(Ar), 산소, 질소, 수소로 이루어진 군에서 선택된 적어도 어느 하나의 가스의 존재 하에서 1×10-2 Torr내지 20 Torr의 압력 범위에서 수행하는 것인, 산화막 반도체 박막의 제조방법.
  6. 실리콘 반도체층;
    상기 실리콘 반도체층 상에 형성된 실리콘 산화물층; 및
    상기 실리콘 산화물층 상에 형성된 결정성 산화갈륨(β-Ga2O3)층;
    을 포함하는, 산화막 반도체 박막.
  7. 제6항에 있어서,
    상기 산화갈륨(β-Ga2O3)층은 단사정형(單斜晶型) β-Ga2O3구조의 결정상으로 이루어진 것인, 산화막 반도체 박막.
  8. 제6항에 있어서,
    상기 산화막 반도체 박막은 제1항 내지 제5항 중 어느 한 항에 따른 산화막 반도체 박막의 제조방법으로 제조된 것인, 산화막 반도체 박막.
KR1020160122830A 2016-09-26 2016-09-26 산화물 반도체 박막 및 그의 제조 방법 KR20180033643A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160122830A KR20180033643A (ko) 2016-09-26 2016-09-26 산화물 반도체 박막 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160122830A KR20180033643A (ko) 2016-09-26 2016-09-26 산화물 반도체 박막 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180033643A true KR20180033643A (ko) 2018-04-04

Family

ID=61975717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160122830A KR20180033643A (ko) 2016-09-26 2016-09-26 산화물 반도체 박막 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20180033643A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867368A (zh) * 2019-11-17 2020-03-06 金华紫芯科技有限公司 一种氧化镓外延薄膜的制备方法
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
CN111994866A (zh) * 2020-09-08 2020-11-27 中国石油大学(华东) 一种弯曲应变增强的紫外光电位置传感器及其制备方法
WO2021246697A1 (ko) * 2020-06-05 2021-12-09 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법
KR20220060215A (ko) * 2020-11-04 2022-05-11 고려대학교 산학협력단 베타 산화갈륨 막 제조 방법
CN114823977A (zh) * 2022-04-25 2022-07-29 中国科学技术大学 氧化镓光电探测器的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867368A (zh) * 2019-11-17 2020-03-06 金华紫芯科技有限公司 一种氧化镓外延薄膜的制备方法
CN111312852A (zh) * 2019-11-26 2020-06-19 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法
WO2021246697A1 (ko) * 2020-06-05 2021-12-09 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법
CN111994866A (zh) * 2020-09-08 2020-11-27 中国石油大学(华东) 一种弯曲应变增强的紫外光电位置传感器及其制备方法
KR20220060215A (ko) * 2020-11-04 2022-05-11 고려대학교 산학협력단 베타 산화갈륨 막 제조 방법
CN114823977A (zh) * 2022-04-25 2022-07-29 中国科学技术大学 氧化镓光电探测器的制备方法
CN114823977B (zh) * 2022-04-25 2024-02-23 中国科学技术大学 氧化镓光电探测器的制备方法

Similar Documents

Publication Publication Date Title
KR20180033643A (ko) 산화물 반도체 박막 및 그의 제조 방법
JP4249184B2 (ja) 窒化物半導体成長用基板
US6709512B2 (en) Method of growing a polycrystalline silicon layer, method of growing a single crystal silicon layer and catalytic CVD apparatus
KR101311901B1 (ko) ＺｎＯ 결정과 그 성장방법 및 발광소자의 제조방법
KR20070020232A (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
KR102138334B1 (ko) 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
KR20090081879A (ko) 질화물 반도체 기판의 제조방법
CN112831768B (zh) 一种高结晶质量的氮化铪薄膜制备方法及应用
KR20200103578A (ko) 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
US11476116B2 (en) Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology
KR20190073978A (ko) HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법
KR900001667B1 (ko) 반도체장치용 에피택셜절연막 및 그 제조방법
KR102110409B1 (ko) HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법
KR101926687B1 (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
Davis et al. Gas-source molecular beam epitaxy of III–V nitrides
KR102509541B1 (ko) 상변형 도메인 정렬 완충층을 이용한 산화갈륨 박막 및 그 제조 방법
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
Kalyanaraman et al. Influence of oxygen background pressure on crystalline quality of SrTiO 3 films grown on MgO by pulsed laser deposition
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
KR100774359B1 (ko) 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法
US6500256B2 (en) Single crystal silicon layer, its epitaxial growth method and semiconductor device
KR20080005002A (ko) 스퍼터링을 이용한 산화아연계 산화물 박막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application