KR100774359B1 - 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터 - Google Patents

갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터 Download PDF

Info

Publication number
KR100774359B1
KR100774359B1 KR1020060102941A KR20060102941A KR100774359B1 KR 100774359 B1 KR100774359 B1 KR 100774359B1 KR 1020060102941 A KR1020060102941 A KR 1020060102941A KR 20060102941 A KR20060102941 A KR 20060102941A KR 100774359 B1 KR100774359 B1 KR 100774359B1
Authority
KR
South Korea
Prior art keywords
thin film
gan
gallium nitride
gallium
oxide
Prior art date
Application number
KR1020060102941A
Other languages
English (en)
Inventor
조채용
정세영
이상아
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020060102941A priority Critical patent/KR100774359B1/ko
Application granted granted Critical
Publication of KR100774359B1 publication Critical patent/KR100774359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 투명 전계효과 트랜지스터에 관한 것으로서, 사파이어(Al2O3) 기판 위에 갈륨나이트라이드(GaN) 박막을 증착시키는 박막증착단계와; 상기 갈륨나이트라이드(GaN) 박막 위에 소스-드레인영역을 형성시키는 소자영역형성단계와; 상기 갈륨나이트라이드(GaN) 박막 위에 산소공급률 1~15sccm 하에서 갈륨옥사이드(Ga2O3) 박막을 상기 갈륨나이트라이드(GaN) 박막에 대해 에피탁셜(epitaxial)하게 증착시켜 절연층을 형성시키는 게이트절연층형성단계와; 상기 게이트절연층 위에 투명전도성 산화물 박막을 형성시키는 게이트전극형성단계;를 포함하여 구성됨을 특징으로 하는 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이드(Ga2O3) 투명 전계효과 트랜지스터 제조방법 및 이에 의해 제조된 전계효과 트랜지스터를 기술적 요지로 한다. 이에 따라, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 증착시키므로써, 갈륨나이트라이드(GaN) 박막 상면의 갈륨옥사이드(Ga2O3) 박막이 화학적으로 안정적으로 증착되고, 갈륨옥사이드(Ga2O3) 자체가 갈륨나이트라이드(GaN)의 고유 옥사이드(native oxide)가 되어 갈륨나이트라이드(GaN) 박막의 표면 오염을 최소화시켜 갈륨나이트라이드(GaN) 및 갈륨옥사이드(Ga2O3) 계면에서의 오염을 막을 수 있어 고품위의 박막을 증착시킬 수 있는 이점이 있으며, 또한, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)는 산소 공급률에 따라 에피탁셜(epitaxial)하게 증착되어, 높은 비등방물리적 특성을 가지고 있고, 깊은(deep) 자외선(UV) 영역에서도 투명하여 투명한 전계효과 트랜지스터뿐만 아니라, 도파관, UV디텍터, UV-visible 광학장치, 전자광학(EO) 등 다양한 분야에 효과적으로 적용할 수 있을 것으로 기대되고 있다.
전계효과 트랜지스터 산화물반도체 에피탁셜 계면 산소공급

Description

갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터{manufacturing method of transparent FET epitaxial grown Ga2O3 thin film on GaN/Al2O3 and the FET}
도 1 - 산소공급률에 따른 갈륨나이트라이드 박막층 상면에 증착된 갈륨옥사이드 게이트절연층의 XRD 패턴을 나타낸 도.
도 2 - SEM과 AFM에 의해 갈륨나이트라이드 박막층 상면에 형성된 β-Ga2O3 박막의 표면 모폴로지와 거칠기를 나타낸 도.
도 3 - 서로 다른 산소공급률에 따라 β-Ga2O3/GaN 박막에서의 Ga, N 및 O 원자의 SIMS 프로파일을 나타낸 도.
도 4 - 산소공급률에 따른 β-Ga2O3/GaN 금속-산화물반도체(MOS) 소자의 두께에 따른 유전특성을 보여주는 도.
도 5 - 산소공급률 0, 5, 10 및 15 sccm에 의해 특성화된 상이한 산화물 두께에 따른 β-Ga2O3/GaN 금속-산화물반도체 구조의 커패시턴스-전압(C-V) 특성을 나타낸 도.
본 발명은 투명 전계효과 트랜지스터에 관한 것으로서, 특히 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3) 박막을 산소 분위기에서 에피탁셜(epitaxial)하게 성장시킨 것으로 이를 포함하는 트랜지스터의 투명도가 뛰어나며 전기적 특성이 우수하여 그 활용도가 뛰어난 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이드(Ga2O3) 투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터 제조방법 및 그 트랜지스터에 관한 것이다.
일반적으로, 갈륨나이트라이드(GaN)를 기판으로 한 소자는 전자 장치, 청색발광다이오드나 레이저 다이오드와 같은 광전기적 장치에 널리 사용되어 왔다. 갈륨나이트라이드(GaN)는 고온에서 높은 진성 특성을 보이며, 화학적으로 안정되고, 넓은 밴드갭을 가지고 있다.
최근 갈륨나이트라이드(GaN)를 기판으로 한 금속-산화물반도체 전계효과 트랜지스터(MOSFET, metal-oxide semiconductor field effect transistor))는 게이트에서의 손실 전류를 감소시키고, 파괴전압(breakdown voltage)은 증가시키며, 고온에서의 안정성으로 인해 고출력스위칭 소자로 널리 연구되고 있다.
종래에는 AlN, Si3N4, TiO2, Ta2O5, HfO2와 같은 유전체 박막이 금속-산화물반도체 전계효과 트랜지스터에서 게이트절연층으로써 사용되고 있다. 그러나 상기 유전체 박막은 증착시 반도체의 표면 오염물질로부터 오염될 염려가 있다. 또한 일반적으로 게이트절연층은 넓은 에너지 밴드갭, 낮은 게이트 손실전류, 좋은 표면 특 성, 높은 공정 적합성, 그리고 갈륨나이트라이드(GaN)와 동일한 고온에서의 열적 안정성이 요구되고 있으나, 상기 종래의 유전체 박막으로 형성된 게이크절연층은 이러한 특성을 뒷받침하지 못하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3) 박막을 산소 분위기에서 에피탁셜(epitaxial)하게 성장시켜 제조된 트랜지스터의 투명도가 뛰어나며 전기적 특성이 우수한 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이드(Ga2O3) 투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터 제조방법 및 그 트랜지스터의 제공을 그 목적으로 한다.
상술한 바와 같은 목적 달성을 위해 본 발명은, 사파이어(Al2O3) 기판 위에 갈륨나이트라이드(GaN) 박막을 증착시키는 박막증착단계와; 상기 갈륨나이트라이드(GaN) 박막 위에 소스-드레인영역을 형성시키는 소자영역형성단계와; 상기 갈륨나이트라이드(GaN) 박막 위에 산소공급률 1~15sccm 하에서 갈륨옥사이드(Ga2O3) 박막을 상기 갈륨나이트라이드(GaN) 박막에 대해 에피탁셜(epitaxial)하게 증착시켜 절연층을 형성시키는 게이트절연층형성단계와; 상기 게이트절연층 위에 투명전도성 산화물 박막을 형성시키는 게이트전극형성단계;를 포함하여 구성됨을 특징으로 하는 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이 드(Ga2O3) 투명 전계효과 트랜지스터 제조방법 및 이에 의해 제조된 전계효과 트랜지스터를 기술적 요지로 한다.
또한, 상기 소자영역형성단계의 소스-드레인영역은 투명전도성 산화물로 형성시키는 것이 바람직하며, 더욱 바람직하게는 상기 투명전도성 산화물은 AZO(알루미늄징크옥사이드, AlZnO) 또는 산화인듐주석(ITO, In-Tin-O)를 사용하는 것이다.
여기에서 상기 게이트절연층형성단계는, 펄스레이저증착법으로 갈륨옥사이드(Ga2O3)층을 증착시키는 것이 바람직하며, 상기 게이트전극형성단계의 투명전도성 산화물은 AZO(알루미늄징크옥사이드, AlZnO) 또는 ITO(산화인듐주석, In-Tin-O)인 것이 바람직하다.
이에 따라, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 증착시키므로써, 갈륨나이트라이드(GaN) 박막 상면의 갈륨옥사이드(Ga2O3) 박막이 화학적으로 안정적으로 증착되고, 갈륨옥사이드(Ga2O3) 자체가 갈륨나이트라이드(GaN)의 고유 옥사이드(native oxide)가 되어 갈륨나이트라이드(GaN) 박막의 표면 오염을 최소화시켜 갈륨나이트라이드(GaN) 및 갈륨옥사이드(Ga2O3) 계면에서의 오염을 막을 수 있어 고품위의 박막을 증착시킬 수 있는 이점이 있으며, 또한, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)는 산소공급률에 따라 에피탁셜(epitaxial)하게 증착되어, 높은 비등방물리적 특성을 가지고 있고, 깊은(deep) 자외선(UV) 영역에서도 투명하여 투명한 전계효과 트랜지스터뿐만 아니라, 도파관, UV디텍터, UV-visible 광학장치, 전자광학(EO) 등 다양한 분야에 효과적으로 적용할 수 있을 것으로 기대되고 있다.
본 발명에 따른 전계효과 트랜지스터는 투명한 사파이어(Al2O3) 기판 상면에 금속유기화학증착법을 통해 갈륨나이트라이드(GaN) 박막을 증착시키고, 그 다음 상기 갈륨나이트라이드(GaN)는 박막 위에 식각공정 및 펄스레이저증착법 또는 교류스파터링증착법으로 전계효과 트랜지스터의 소스-드레인을 이루는 소자영역을 형성시킨다. 여기에서 갈륨나이트라이드(GaN)는 적당하게 불순물(p형 또는 n형)을 도핑시켜 전자의 이동성을 향상시킨다. 그리고, 소스-드레인 소자영역에 사용되는 물질은 투명전도성 산화물, 더욱 바람직하게는 AZO(알루미늄징크옥사이드, AlZnO)나 ITO(산화인듐주석, In-Tin-O)이며, 이는 후술할 게이트전극의 물질과 동일한 물질이다.
그리고 상기 소스-드레인 소자영역 형성 이후에 상기 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 적절한 산소공급률, 바람직하게는 1~15sccm(Standard Cubic Centimeter per Minute)으로 식각공정 및 펄스레이저증착법으로 에피탁셜(epitaxial)하게 증착시킨다. 이는 전계효과 트랜지스터에서 게이트절연층으로서의 역할을 하게 된다. 여기에서 갈륨나이트라이드(GaN) 박막 상면에 상기 게이트절연층의 형성은 직류스파터링, rf스파터링, 스프레이 열분해, 화학적증기증착(CVD), 원자층증착(ALD), 분자빔에피탁시(MBE) 그리고 펄스레이저증착법(PLD) 등 다양한 방법으로 증착될 수 있으나, 에피탁셜(epitaxial) 성장, 높은 증착률, 타켓 위치와 넓은 범위의 조성 등 장점이 많은 상기 펄스레이저증착법을 사용하는 것이 바람직한 것이다.
그리고 상기 게이트절연층 형성 이후에 게이트전극을 식각공정 및 펄스레이저증착법 또는 교류스파터링증착법 등으로 형성시키며, 이는 투명전도성 산화물, 더욱 바람직하게는 AZO(알루미늄징크옥사이드, AlZnO)나 ITO(산화인듐주석, In-Tin-O)를 사용한다.
상기 과정에 의해 본 발명에 따른 전계효과 트랜지스터는 크게, 사파이어(Al2O3) 기판 상면에 갈륨나이트라이드(GaN) 박막을 증착시키고, 그 후 소스-드레인영역을 형성시키는 소자영역을 형성하고, 그 다음 상기 갈륨나이트라이드(GaN) 상면에 갈륨옥사이드(Ga2O3)를 에피탁셜(epitaxial)하게 증착시켜 게이트절연층을 형성시키고, 마지막으로 게이트전극을 형성시키는 과정에 의해 완성되게 되며, 갈륨나이트라이드(GaN)에 대해 에피탁셜(epitaxial)하게 성장된 갈륨옥사이드(Ga2O3)로부터 투명성 및 비등방성이 우수하여 적용분야가 다양할 것으로 기대된다.
이하에서는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 더욱 상세히 설명하고자 한다.
반도체와 기저 전극으로써 사파이어(Al2O3) 상면의 갈륨나이트라이드(GaN)는 금속은 금속유기화학증착법(MOCVD, metal organic chemical vapor deposition))에 의해 준비되었다. 캐리어 농도와 이동성(mobility)을 증가시키기 위해서, 인위적으 로 금속유기화학증착 과정하에서 갈륨나이트라이드(GaN)에 실리콘(Si)을 도핑시켰다. 실리콘 도핑된 n-타입 갈륨나이트라이드(GaN) 박막층의 두께는 2.5Å이였다. 실리콘 도핑된 n-타입 갈륨나이트라이드(GaN) 박막층의 캐리어 농도와 이동성은 각각 5x1018cm-3, 230 cm2/Vㆍs이였다.
그리고 갈륨나이트라이드(GaN) 박막층을 형성시킨 후, 갈륨나이트라이드(GaN) 박막층 상면에 펄스레이저증착법으로 투명전도성 산화물인 AZO(알루미늄징크옥사이드, AlZnO)를 증착시킨 후, 그 후 식각공정을 통해 소스-드레인영역을 이루는 소스-드레인영역층을 형성시켰다.
그리고 소스-드레인영역층을 형성시킨 후에 갈륨나이트라이드(GaN) 상면에 펄스레이저증착법으로 갈륨옥사이드(Ga2O3)로 이루어진 게이트절연층을 형성시킨다. 펄스레이저증착 타겟은 99.99%의 순도를 가지는 갈륨옥사이드(Ga2O3) 파우더(Aldrich, USA)로부터 제작되었으며, 248nm 파장을 가지는 KrF 레이저(Lambda Physik, Compex205) 빔은 160mJ의 에너지 밀도로 타켓에 조사되고, 반복률(repetition rate)은 20Hz이다.
증착 과정 동안 챔버 내부의 기본 압력은 1.2×106 Torr이다. 기판의 온도는 800℃로 고정되어 있으며, 산소 공급률은 0에서 15sccm이다. 타켓과 기판 사이의 수직 거리는 5cm으로 고정되어 있으며, 갈륨나이트라이드(GaN) 박막층에 저항접속을 위한 Al/Ti 이중금속층은 전자빔기상기(electron-beam evaporator)를 사용하여 기상화시켰다. 이러한 증착방법에 의해 갈륨나이트라이드(GaN) 박막층 상면에 형성된 상기 갈륨옥사이드(Ga2O3) 게이트절연층을 에피탁셜(epitaxial)하게 성장하였음을 관찰하였다. 이는 후술할 실험데이터로부터 상세히 설명하고자 한다.
상기 갈륨나이트라이드(GaN) 박막층 위의 갈륨옥사이드(Ga2O3) 게이트절연층 구조는 화학적으로 안정적이고, 계면 상태(interface state)의 저밀도(low density)의 원인이 되고 있으며, 갈륨옥사이드(Ga2O3)는 갈륨나이트라이드(GaN)의 고유 옥사이드(native oxide)가 될 수 있기 때문에 외부의 오염원으로부터 갈륨나이트라이드(GaN)-갈륨옥사이드(Ga2O3) 계면의 오염이 최소화된다.
상기 갈륨옥사이드(Ga2O3)는 단사정계로써 a=12.227Å, b=3.0389Å and c=5.8079Å의 격자상수를 가지며, 두개의 Ga3 +이온 자리에 8개의 [Ga(VI)]와 4개의 [Ga(IV)]를 가지고 있다. 다양한 갈륨옥사이드(Ga2O3) 구조 중에 β-Ga2O3는 상온에서 4.8 eV의 밴드갭을 가지며, 유전상수는 10.2~14.2를 가진다. 성장조건에 따라 β-Ga2O3는 절연체 또는 반도체가 될 수 있으며, 산화조건하에서 성장된 β-Ga2O3는 절연성을 띄며, 반면에 감소조건인 경우에는 전도성을 띄는 성질을 가지고 있다. 본 발명에서는 이러한 특징을 이용하여 산소공급률에 따른 갈륨옥사이드(Ga2O3) 게이트절연층을 형성시킨 것이다.
그리고 게이트절연층 형성 후에는 게이트전극으로써 AZO(알루미늄징크옥사이 드, AlZnO)를 펄스레이저증착법에 의해 증착시켰다. 이는 상기 게이트절연층의 형성조건과 유사한 조건하에서 이루어지게 되며, 식각공정을 통해 게이트 영역에서만 형성되도록 하였다.
이에 의해 n-형으로 도핑된 갈륨나이트라이드(GaN) 박막층 상면에 소스-드레인영역 및 게이트영역을 이루는 전극 및 절연층이 형성된 투명한 전계효과 트랜지스터가 완성되게 되며, 증착과정에서 필요한 버퍼층 및 채널스토퍼영역 등의 형성을 위한 상세한 과정은 생략하였으며, 이는 일반적인 반도체 제작공정에서 사용되는 방법을 사용하였다.
이하에서는 본 발명의 핵심인 갈륨나이트라이드(GaN) 박막층 상면에 형성되는 갈륨옥사이드(Ga2O3) 게이트절연층의 에피탁셜(epitaxial) 성장에 대해 살펴보고자 한다.
상기 갈륨나이트라이드(GaN) 박막층 상면에 갈륨옥사이드(Ga2O3) 게이트절연층을 형성시키고, 그 상면에 면적 2×10-3 cm2를 가지는 알루미늄 도트(dot) 전극을 새도우 마스크(shadow mask)를 통해 증착시켰다. 상기 갈륨옥사이드(Ga2O3) 게이트절연층의 구조와 성장방향, 그리고 에피탁셜(epitaxial) 성장은 ω-rocking curve, φ-scan 그리고 극상모드(pole figure modes)를 가지는 단색(monochromatized) Cu-Kα1 방사선을 사용한 x-선회절기(x-ray diffraction, XRD, Philips X’Pert Pro)에 의해 분석하였다.
그리고, 표면 위상과 표면 거칠기, 계면 상태, 갈륨옥사이드(Ga2O3) 게이트절연층의 깊이에 따른 성분 분포는 주사전자현미경(scanning electron microscope, SEM, Hitachi S-4200), 원자력전자현미경(atomic force microscope, AFM, Digital Instrument Nanoscope IV) 그리고 이차이온질량분석기(secondary ion mass spectrometry, SIMS, CAMECA IMS-6f)를 통해 각각 분석하였다.
그리고, 산소공급률에 따른 금속-산화물반도체 구조의 유전특성은 고정밀임피던스분석기(high precision impedance analyzer, HP4294A)를 통해 커패시턴스-진동수(C-ｆ)와 커패시턴스-전압(C-V) 분석을 통해 측정하였다. 가시광선으로부터 자외선(UV) 스펙트럼 영역까지의 광학적 투명성(optical transparency) 측정은 UV-VIS 분석기(spectrometer, Cary 5E)로부터 측정하였다.
도 1은 산소 공급 비율에 따른 갈륨나이트라이드(GaN) 박막층 상면에 증착된 갈륨옥사이드(Ga2O3) 게이트절연층의 XRD 패턴이다. 상기 패턴으로부터 박막의 대부분이 어떠한 2차상없이 순수한 단사정계 β-갈륨옥사이드(β-Ga2O3)위상을 가짐을 알 수 있었다. 또한 상기 패턴들은 박막의 대부분이 어떠한 2차상 없이 단사정계 β-갈륨옥사이드(β-Ga2O3)상을 가지고 있음을 알 수 있으며, 모든 피크들이 (-2 0 1)를 나타내었고, 15sccm의 산소 공급률에서 준비된 필름을 제외하고는 높은 회절 무늬를 보였다. 그리고 갈륨옥사이드(Ga2O3)(-2 0 1))과 갈륨나이트라이드(GaN)(0 0 2)) 반사면의 full-width at half-maximum (FWHM) 값은 0.14o 와 0.11o이었다. 갈륨옥사이드(Ga2O3) 게이트절연층과 갈륨나이트라이드(GaN) 박막층 사이의 격자 불일치는 약 4.6 %이며, 이것은 (dfilm-dsub/dsub)와 확장원자거리불일치(extended atomic distance mismatch, EADM) 모델로부터 계산하였다. 갈륨나이트라이드(GaN) 박막층의 격자면 (a 또는 b)에 대응되는 갈륨나이트라이드(GaN) 박막층 상면의 갈륨옥사이드(Ga2O3) 게이트절연층은 갈륨옥사이드(Ga2O3)(-2 0 1)∥갈륨나이트라이드(GaN)(0 0 2)와 갈륨옥사이드(Ga2O3)(0 1 0)∥갈륨나이트라이드(GaN)(1 0 0)로 증착되어 에피탁셜(epitaxial) 증착되었음을 확인할 수 있었다. 도 1(b)는 갈륨옥사이드(Ga2O3)(-3 1 1), (1 1 1)와 갈륨나이트라이드(GaN)(1 0 1) 반사면의 φ-scan을 보여주며, 이것은 ψ=51.93o(2θ=38.388o), ψ=80.59o (2θ=35.184o) 그리고 ψ=61.96o (2θ= 36.842o)의 고정된 조건 하에서 얻은 결과이다. 갈륨옥사이드(Ga2O3)(1 1 1) 반사면의 φ-scan에서, 6-fold 유사 대칭 피크들은 갈륨나이트라이드(GaN)(0 0 2) 박막층 위에 갈륨옥사이드(Ga2O3)(-2 0 1) 게이트절연층의 동일 평면 에피탁셜(epitaxial) 성장 패턴을 나타내고 있다. 도 1(b)의 12개의 피크들은 Ga2O3(-3 1 1)의 φ-scan을 보여주고 있으며, 이것은 (-3 -1 1) 반사면(도면에 *표 시된 부분)의 6 피크와 (-3 1 1) 반사면(marked as +)의 6 피크를 구성하고 있음을 알 수 있었다.
도 2는 갈륨나이트라이드(GaN) 박막층 상면에 형성된 β-갈륨옥사이드(β-Ga2O3) 박막의 표면 모폴로지와 거칠기를 SEM과 AFM에 의해 조사한 것이다. 산소공급률이 증가할 때 β-갈륨옥사이드(β-Ga2O3)의 표면 모폴로지는 매우 거칠게 되었다. 그리고 AFM분석은 평균 표면 거칠기가 산소공급률이 증가할때 증가하는 것을 알 수 있었다. 평균 표면 거칠기는 산소공급률 0, 5 및 15 sccm일 때 각각 0.74, 2.45 및 5.43 nm였다.
도 3은 서로 다른 산소공급률에 따라 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 박막에서의 Ga, N 및 O 원자의 SIMS 프로파일을 나타낸 것이다. 명목상 스파터률은 산소공급률 0과 15sccm 각각에서 약 0.5Å/sec와 1Å/sec이다. 도 3(a)는 0과 15sccm의 산소공급률, 도 3(b)는 0 and 15 sccm의 산소공급률, 5와 10 sccm(미도시)의 산소공급률에 대해 박막 영역 전체를 통해 기본적인 갈륨(Ga)과 산소(O) 성분의 분포는 균일하고, 어떠한 구성 변화도 없음을 알 수 있다. 일반적으로 박막에서 산소는 결함과 공동을 낳는 매우 중요한 역할을 하며, 이는 박막의 균일성, 결정성, 전기적 특정에 영향을 미친다. 그것은 T. R. Taylor에 의해 보고된 바 있으며, 스파터링증착법이나 펄스레이저증착법과 같은 물리적 증착기술은 질량과 압력에 의존하는 가스 분산과정 때문에 박막 성분에 영향을 미칠 수 있기 때문이다.
열적 산화된 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 박막의 표면에서 갈륨 산화질소층이 형성됨을 알 수 있었다. 상기 갈륨옥사이드/갈륨나이트라이드(Ga2O3/GaN) 표면의 갈륨 산화질소층은 낮은 표면 상태 밀도를 보여주는 것이며, 갈륨나이트라이드(GaN)의 열적 산화는 계면(interfacila) 반응과 확산메카니즘으로부터 형성된 것이다. 즉, 펄스레이저증착법에 의해 증착된 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 박막은 깊이에 따라 날카로운 표면과 균일한 구성 분포를 보였다. 절연층으로써 펄스레이저증착법에 의해 증착된 β-갈륨옥사이드(β-Ga2O3)층을 사용한 금속-산화물반도체(MOS) 구조는 표면 반응과 확산을 최소화시키는데 효과적이었다.
도 4는 산소공급률에 따른 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN)금속-산화물반도체(MOS) 소자의 커패시턴스-진동수(C-f) 특성을 보여주는 것이다. β-갈륨옥사이드(β-Ga2O3)의 유전상수(εox)는 Cox=εoxεoA/tox 이고 여기에서 Cox는 주어진 진동수(실험에서는 100kHz)에서 커패시턴스이고, tox와 A는 MOS장치에서 β-갈륨옥사이드(β-Ga2O3)의 두께와 면적이고, εo는 진공에서 투자율(permittivity)이다. 산소공급률 0, 5, 10 및 15 sccm에 따라 각각 유효산화물 두께는 13, 59, 72 및 91 nm이었다. 도 4에 도시된 바와 같이 산소공급률이 증가할 때 유전상수는 선형적으로 증가하였다. 이는 박막의 두께와 그레인 사이즈의 증가에 기인한 것으로 추측하며, 그것은 산화물 유전체에 공통적인 현상이다.
도 5는 산소공급률 0, 5, 10 및 15 sccm에 의해 특성화되는 상이한 산화물 두께에 따른 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 금속-산화물반도체 구조의 커패시턴스-전압(C-V) 특성을 보여준다. 모든 샘플들이 적용된 전압에 따라 명백한 깊은 결핍 양상을 보였다. 산화물에서 평편한 밴드(flat-band) 커패시턴스(CFB/Cox) 값과 고정된 전하밀도(Nf)는 C-V 커브로부터 얻어질 수 있다. 산소공급률 5, 10 및 15 sccm에 따라 CFB/Cox는 약 0.80, 0.86, 0.96 그리고 Nf는 약 1.68x1012, 1.59x1012 및 8.04x1011cm-2이었다.
금속-산화물반도체(MOS) 구조에서 중요한 변수는 문턱전압(Vth)이며, 이는 채널을 유도하기 위해 필요한 최소 게이트 전압이다. -5~5V의 전압 스윕(sweep)에서 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 금속-산화물반도체(MOS) 소자의 측정된 문턱전압값은 산소공급률 5, 10 및 15 sccm에 따라 약 -4.36, -4.27 및 -3.81V이었다. 금속-산화물반도체(MOS) 소자의 히스테리시스 윈도우는 산소공급률에 따라 약 0.50, 0.63 및 1.01V이었다. 이것은 많은 잉여 음의 전하가 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 계면에 나타나는 것을 암시한다. 이러한 계면 상태는 어셉터와 같은 계면 전자 트랩에 기인한 것이다. 갈륨옥사이드/갈륨나이트라이드(Ga2O3/GaN) 금속-산화물반도체(MOS) 커패시터의 전체 계면 상태 밀도는 테르만(Terman) 방법에 의해 계산되어지며, 이값은 적어도 2.0x1011, 2.5x1011 및 3.2x1011 eV-1cm-2이다. 많은 계면 트랩은 실질적인(actual) 홀 전이(hole inversion) 대신에 갈륨옥사이드/갈륨나이트라이드(Ga2O3/GaN) 계면에서 페르미 레벨 피닝(pinning)이 유도되며, 이는 관찰된 커패시턴스 포화때문이다.
상기 실험데이터로부터 산소공급률이 증가되고 박막 두께가 증가됨에 따라, 계면 상태 밀도도 증가되어짐을 알 수 있었다. 그러므로 산소공급률의 증가는 펄스레이저증착법에서 성장된 갈륨옥사이드/갈륨나이트라이드(Ga2O3/GaN) 박막에서의 유전특성을 더 개선시키게 된다. 이는 유전특성의 개선이 산소공급률의 증가할 때 산소 빈자리 밀도(vacancy density)의 변화나 갈륨과 산소의 화학 결합 상태의 변화에 영향을 끼치기 때문이다. 에피탁셜(epitaxial) 증착된 β-갈륨옥사이드(β-Ga2O3)게이트절연층의 광학적 투과율(optical transmittance)은 자외선(UV)에서부터 가시광선 스펙트럼 영역까지 90% 이상이며, β-갈륨옥사이드(β-Ga2O3)의 광학적 밴드갭은 약 4.8 eV로 계산되어졌다.
이상의 실험데이타를 종합하면, 투명한 에피탁셜(epitaxial) 성장된 (-2 0 1)β-갈륨옥사이드(β-Ga2O3) 박막은 펄스레이저증착법에 의해 성공적으로 제조되었다. β-갈륨옥사이드(β-Ga2O3) 박막의 그레인 크기, 표면, 거칠기, 두계는 산소공급률이 증감함에 따라 증가했으며, β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN)는 깊이 방향으로 샤프한 계면과 유니폼한 성분 분포를 보였다. 그리고 β-갈륨옥사이드/갈륨나이트라이드(β-Ga2O3/GaN) 금속-산화물반도체(MOS) 구조의 계면 특성은 커패시턴스-전압(C-V)의 측정으로부터 산소공급률(0~15sccm)이 증가함에 따라, 유전상수, 메모리윈도우(memory window), 계면상태밀도는 증가했다. 그리고, UV-가시광선영역에서 90%이상의 광학적 투명성을 보였다.
따라서, 갈륨나이트라이드/사파이어(GaN/Al2O3) 상면의 투명한 에피탁셜(epitaxial) β-갈륨옥사이드(β-Ga2O3) 박막은 광전자 장치 및 투명한 전계효과 트랜지스터(TFET) 소자의 게이트절연층으로써 효과적으로 사용될 것으로 기대된다.
상기 구성에 의한 본 발명은, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 증착시키므로써, 갈륨나이트라이드(GaN) 박막 상면의 갈륨옥사이드(Ga2O3) 박막이 화학적으로 안정적으로 증착되고, 갈륨옥사이드(Ga2O3) 자체가 갈륨나이트라이드(GaN)의 고유 옥사이드(native oxide)가 되어 갈륨나이트라이드(GaN) 박막의 표면 오염을 최소화시켜 갈륨나이트라이드(GaN) 및 갈륨옥사이드(Ga2O3) 계면에서의 오염을 막을 수 있어 고품위의 박막을 증착시킬 수 있는 효과가 있다.
또한, 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)는 산소공급률에 따라 에피탁셜(epitaxial)하게 증착되어, 높은 비등방물리적 특성을 가지고 있고, 깊은(deep) 자외선(UV) 영역에서도 투명하여 투명한 전계효과 트랜지스터뿐 만 아니라, 도파관, UV디텍터, UV-visible 광학장치, 전자광학(EO) 등 다양한 분야에 효과적으로 적용할 수 있을 것으로 기대되고 있다.

Claims (9)

  1. 사파이어(Al2O3) 기판 위에 갈륨나이트라이드(GaN) 박막을 증착시키는 박막증착단계와;
    상기 갈륨나이트라이드(GaN) 박막 위에 소스-드레인영역을 형성시키는 소자영역형성단계와;
    상기 갈륨나이트라이드(GaN) 박막 위에 산소공급률 1~15sccm 하에서 갈륨옥사이드(Ga2O3) 박막을 상기 갈륨나이트라이드(GaN) 박막에 대해 에피탁셜(epitaxial)하게 증착시켜 절연층을 형성시키는 게이트절연층형성단계와;
    상기 게이트절연층 위에 투명전도성 산화물 박막을 형성시키는 게이트전극형성단계;를 포함하여 구성됨을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 소자영역형성단계의 소스-드레인영역은 투명전도성 산화물로 형성시키는 것을 특징으로 하는 갈륨나이트라이드(GaN) 박막 위에 에피탁셜(epitaxial) 성장된 갈륨옥사이드(Ga2O3) 투명 전계효과 트랜지스터 제조방법.
  3. 제 2항에 있어서, 상기 투명전도성 산화물은 AZO 또는 ITO인 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트 랜지스터 제조방법.
  4. 제 2항에 있어서, 게이트절연층형성단계는,
    펄스레이저증착법으로 갈륨옥사이드(Ga2O3)층을 증착시키는 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터 제조방법.
  5. 제 4항에 있어서, 상기 게이트전극형성단계의 투명전도성 산화물은 AZO 또는 ITO인 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터 제조방법.
  6. 사파이어(Al2O3) 기판 상면에 금속유기화학증착법에 의해 형성된 갈륨나이트라이드(GaN) 박막층과;
    상기 갈륨나이트라이드(GaN) 박막층 상면에 펄스레이저증착법 또는 교류스파터링증착법에 의해 형성된 소스-드레인영역층과;
    상기 갈륨나이트라이드(GaN) 박막 상면에 갈륨옥사이드(Ga2O3)를 펄스레이저증착법에 의해 산소공급률 1~15sccm 하에서 상기 갈륨나이트라이드(GaN) 박막에 대해 에피탁셜(epitaxial)하게 증착시킴에 의해 형성된 게이트절연층과;
    상기 게이트절연층 상면에 투명전도성 산화물을 펄스레이저증착법 또는 교류 스파터링증착법에 의해 증착시킴에 의해 형성된 게이트전극;을 포함하여 구성됨을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터.
  7. 제 6항에 있어서, 상기 소스-드레인영역층은 투명전도성 산화물로 형성되는 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터.
  8. 제 7항에 있어서, 상기 투명전도성 산화물은 AZO 또는 ITO인 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터.
  9. 제 7항에 있어서, 상기 게이트전극의 투명전도성 산화물은 AZO 또는 ITO인 것을 특징으로 하는 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드 투명 전계효과 트랜지스터.
KR1020060102941A 2006-10-23 2006-10-23 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터 KR100774359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102941A KR100774359B1 (ko) 2006-10-23 2006-10-23 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102941A KR100774359B1 (ko) 2006-10-23 2006-10-23 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터

Publications (1)

Publication Number Publication Date
KR100774359B1 true KR100774359B1 (ko) 2007-11-08

Family

ID=39061203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102941A KR100774359B1 (ko) 2006-10-23 2006-10-23 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터

Country Status (1)

Country Link
KR (1) KR100774359B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105421A (zh) * 2013-01-16 2013-05-15 大连理工大学 一种基于GaN-Ga2O3核壳结构纳米线半导体气敏材料
KR101897494B1 (ko) 2017-06-27 2018-09-12 충남대학교산학협력단 산화질화갈륨 박막의 제조방법
KR102274144B1 (ko) * 2020-01-17 2021-07-07 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349336A (ja) 1999-06-04 2000-12-15 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2001320054A (ja) 2000-05-10 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系絶縁ゲート形電界効果トランジスタ
KR20030042325A (ko) * 2001-11-22 2003-05-28 주식회사 엘지이아이 이종접합 전계효과 트랜지스터 제조방법
JP2005327851A (ja) 2004-05-13 2005-11-24 Nippon Light Metal Co Ltd 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349336A (ja) 1999-06-04 2000-12-15 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2001320054A (ja) 2000-05-10 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系絶縁ゲート形電界効果トランジスタ
KR20030042325A (ko) * 2001-11-22 2003-05-28 주식회사 엘지이아이 이종접합 전계효과 트랜지스터 제조방법
JP2005327851A (ja) 2004-05-13 2005-11-24 Nippon Light Metal Co Ltd 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105421A (zh) * 2013-01-16 2013-05-15 大连理工大学 一种基于GaN-Ga2O3核壳结构纳米线半导体气敏材料
KR101897494B1 (ko) 2017-06-27 2018-09-12 충남대학교산학협력단 산화질화갈륨 박막의 제조방법
KR102274144B1 (ko) * 2020-01-17 2021-07-07 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법
WO2021145695A1 (ko) * 2020-01-17 2021-07-22 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법

Similar Documents

Publication Publication Date Title
Li et al. Chemical, optical, and electrical characterization of Ga2O3 thin films grown by plasma-enhanced atomic layer deposition
Goh et al. Lanthanide rare earth oxide thin film as an alternative gate oxide
Park et al. The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs
KR20180033643A (ko) 산화물 반도체 박막 및 그의 제조 방법
Esro et al. Solution‐Processed Neodymium Oxide/ZnO Thin‐Film Transistors with Electron Mobility in Excess of 65 cm V− 1 s− 1
Saha et al. Performance improvement for spray-coated ZnO TFT by F doping with spray-coated Zr–Al–O gate insulator
CN105518868B (zh) InGaAlN基半导体元件
KR100774359B1 (ko) 갈륨나이트라이드 박막 위에 에피탁셜 성장된 갈륨옥사이드투명 전계효과 트랜지스터 제조방법 및 그 트랜지스터
Kim et al. Fabrication and properties of A1N film on GaN substrate by using remote plasma atomic layer deposition method
Liu et al. Growth characteristics and properties of Ga 2 O 3 films fabricated by atomic layer deposition technique
Huang et al. Fabrication and characterization of La-doped HfO2 gate dielectrics by metal-organic chemical vapor deposition
US20170330743A1 (en) Dielectric barrier layer
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
Bayraktaroglu et al. Nanocrystalline ZnO microwave thin film transistors
TWI541900B (zh) 絕緣膜及其製造方法
Ilhom et al. Reducing the β-Ga2O3 epitaxy temperature to 240° C via atomic layer plasma processing
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
Kawamura et al. Low-temperature-processed zinc oxide thin-film transistors fabricated by plasma-assisted atomic layer deposition
Lee et al. Enhanced tunability of transparent epitaxial Ba0. 5Sr0. 5TiO3/Ga2O3/GaN structures fabricated by pulsed laser deposition
Park et al. Synergistic combination of amorphous indium oxide with tantalum pentoxide for efficient electron transport in low-power electronics
Remashan et al. Enhancement-mode metal organic chemical vapor deposition-grown ZnO thin-film transistors on glass substrates using N2O plasma treatment
Wang et al. Low‐Voltage MgZnO Thin Film Transistors with an Amorphous Al2O3 Gate Insulator Grown by Pulsed Laser Deposition
CN107419237B (zh) 半导体装置的制造方法和半导体装置
KR20010063463A (ko) 반도체 소자의 제조 방법
Dezelah et al. The growth of Er x Ga 2− x O 3 films by atomic layer deposition from two different precursor systems

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee