CN105518868B - InGaAlN基半导体元件 - Google Patents

InGaAlN基半导体元件 Download PDF

Info

Publication number
CN105518868B
CN105518868B CN201480047802.6A CN201480047802A CN105518868B CN 105518868 B CN105518868 B CN 105518868B CN 201480047802 A CN201480047802 A CN 201480047802A CN 105518868 B CN105518868 B CN 105518868B
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
semiconductor layer
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480047802.6A
Other languages
English (en)
Other versions
CN105518868A (zh
Inventor
藤冈洋
小林笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN105518868A publication Critical patent/CN105518868A/zh
Application granted granted Critical
Publication of CN105518868B publication Critical patent/CN105518868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明试制了以氮化物半导体层作为沟道的晶体管。氮化物半导体层均通过溅射法形成。将沉积温度设定为低于600℃，制成了多晶或非晶的InxGayAlzN层。在由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成处于0.3≤x≤1.0且0≤z<0.4的范围时，得到了显示出开关比为102以上的晶体管1a。即，即使为多晶或非晶的膜，也显示出与单晶同等的电特性。因此，可以提供大幅解除了制造条件的制约、具备廉价且具有优良电特性的InGaAlN基氮化物半导体层作为沟道的半导体元件。

Description

InGaAlN基半导体元件
技术领域
本发明涉及半导体元件，更详细而言，本发明涉及具备即使为多晶或非晶也显示出良好的元件特性的InGaAlN基氮化物半导体层的半导体元件。
背景技术
InGaAlN基氮化物半导体显示出高电子迁移率、饱和电子速度，因此，作为可以响应与以往的晶体管相比更高的频率的高速电子元件用材料而受到关注。
例如，关于InN，迄今关于电特性有许多报道例，其一方面显示出3570[cm2/Vs]的电子迁移率、2.6×107[cm/s]的饱和电子速度这样的优良特性，另一方面容易产生使费米能级固定在导带中的缺陷(非专利文献1)，也不容易实现利用外部信号对电流进行控制这样的基本的晶体管工作。
如非专利文献2所示，一般已知InN的膜厚越薄，迁移率等电特性越差，这被解释为是由于相比于存在于InN薄膜中，缺陷更集中地存在于表面或界面。即，认为使用了InN的晶体管不工作的原因之一在于，在InN层与和InN层接合的层或衬底的界面产生了大量的缺陷，可以容易地想象该缺陷的密度取决于使InN层生长时的基底层或衬底的晶格常数与InN的晶格常数之差(晶格常数差)。
顺便说一下，通常认为，对于以InN等InGaAlN基氮化物半导体作为沟道的晶体管而言，半导体层若非单晶半导体层则无法工作，因此，使用了单晶衬底作为成膜衬底。需要说明的是，在专利文献1(日本特开2000-22205号公报)中公开了一种半导体发光元件的发明，其具有如下构成：在氮化物半导体等难以p型化的宽禁带半导体中，将包含比较容易得到的n型半导体的层与包含有机化合物的空穴传输层层叠，使用有机化合物的空穴传输层代替pn结型的LED元件的p型半导体，向n型半导体中注入空穴，从而得到发光特性；据称此时使用的衬底可以为非单晶衬底，但该半导体发光元件并非将半导体层用作沟道的半导体发光元件。
例如，目前作为用于使InN生长的衬底被许多研究者利用的单晶GaN、单晶蓝宝石的晶格常数与InN的晶格常数大不相同，因此，可以容易地理解在这样的衬底上使InN晶体生长时，在InN晶体与衬底的界面容易产生缺陷。预测这种由晶格不匹配引起的问题通过使用晶格常数与InN接近的稳定化氧化锆(YSZ)衬底(非专利文献3)可以实现某种程度的解决。
但是，单晶衬底通常价格高昂，因此，使用这样的衬底生长InGaAlN基氮化物半导体层而制作的半导体元件也不得不成为价格高昂的元件，为了氮化物半导体的单晶化，在生长条件上存在各种制约。
现有技术文献
专利文献
专利文献1：日本特开2000-22205号公报
非专利文献
非专利文献1：C.G.Van de Walle&J.Neugebauer Nature 423,626(2003)
非专利文献2：Andreas Knubel,Rolf Aidam,Volker Cimalla,Lutz Kirste,Martina Baeumler,Crenguta-Columbina Leancu,Vadim Lebedev,Jan Wallauer,MarkusWalther,and Joachim Wagner,Phys.Status Solidi C6,No.6(2009)
非专利文献3：T.Honke,H.Fujioka,J.Ohta,and M.Oshima,J.Vac.Sci.Technol.A22,2487(2004)
非专利文献4：Jhumpa Adhikari and David A.Kofke,“Molecular simulationstudy of miscibility of ternary and quaternary InGaAlN alloys”,JOURNAL OFAPPLIED PHYSICS,Vol.95,p.6129-6137(2004).
发明内容
发明所要解决的问题
如此，以往有时认为：InN的膜厚越薄，迁移率等电特性越差；若不使InGaAlN基氮化物半导体层单晶化，半导体元件就无法工作，从而不得不导致InGaAlN基氮化物半导体层的成膜条件的自由度差，因此，连基本的晶体管工作也不容易实现。
本发明是鉴于该问题而作出的，其目的在于，基于与以往完全不同的构思，实现大幅解除了制造条件的制约、而且具备廉价且具有优良电特性的InGaAlN基氮化物半导体层的半导体元件。
用于解决问题的手段
为了解决上述问题，本发明的半导体元件为在衬底上设置有由通式InxGayAlzN(其中，x+y+z＝1.0)表示的多晶或非晶的氮化物半导体层的半导体元件，其特征在于，上述氮化物半导体层的组成处于0.3≤x≤1.0且0≤z<0.4的范围，上述半导体元件具备上述氮化物半导体层作为沟道。
优选上述氮化物半导体层的组成处于如下范围：在0.3≤x<0.7的情况下0≤z<0.2、在0.7≤x≤1.0的情况下0≤z<0.1。
更优选上述氮化物半导体层的组成处于0.5≤x≤1.0且0≤z<0.1的范围。
进一步优选上述氮化物半导体层的In组成比x为0.99以下(x≤0.99)。
在优选的方式中，在上述衬底与上述氮化物半导体层之间具备绝缘层，该绝缘层为HfO2层、Al2O3层、SiO2层中的任意一种。
优选上述氮化物半导体层为通过溅射法沉积而得到的膜。例如，上述氮化物半导体层为通过脉冲溅射沉积法(PSD法)沉积而得到的膜。
优选上述氮化物半导体层为在低于600℃的温度下成膜而得到的膜。
在某一方式中，上述衬底为非单晶衬底。
另外，在某一方式中，上述衬底为绝缘性衬底。例如，上述衬底为合成石英衬底。
在某一方式中，上述半导体元件具备在上述氮化物半导体层的至少一个主面上接合有组成与该氮化物半导体层不同的第二氮化物半导体层的层叠结构。
在这种情况下，上述第二氮化物半导体层可以为上述组成的氮化物半导体层。
例如，上述半导体元件为以上述氮化物半导体层作为沟道的场效应晶体管，且开关比为102以上。
发明效果
本发明基于如下的新发现：在将InGaAlN基氮化物半导体的组成设计为适当的范围时，即使是多晶或非晶的膜，也显示出足以使晶体管工作的优良的电特性。根据本发明，可以提供大幅解除了制造条件的制约、而且具备廉价且具有优良电特性的InGaAlN基氮化物半导体层作为沟道的半导体元件。
附图说明
图1是用于说明第一实施方式的晶体管(半导体元件)的构成的图。
图2是总结以InN层作为沟道的场效应晶体管的ON电流与OFF电流之比的InN的膜厚依赖性的图。
图3是示出氮化物半导体层为多晶InN层时的晶体管的IDS-VDS特性的图。
图4是示出氮化物半导体层为多晶InN层时的晶体管的IDS-VGS特性的图。
图5是示出氮化物半导体层为非晶InN层时的晶体管的IDS-VDS特性的图。
图6是用于说明第二实施方式的晶体管(半导体元件)的构成的一个方式的图。
图7是用于说明第二实施方式的晶体管(半导体元件)的构成的一个方式的图。
图8(A)和(B)是示出氮化物半导体层为膜厚2nm的单晶InN层时的晶体管的IDS-VDS特性和IDS-VGS特性的图，(C)和(D)是示出氮化物半导体层为膜厚5nm的单晶InN层时的晶体管的IDS-VDS特性和IDS-VGS特性的图。
图9是对试制的晶体管具备的氮化物半导体层的组成在InxGayAlzN的三元相图中进行作图而得到的图。
图10是将显示出开关比为102以上的晶体管具备的氮化物半导体层的组成以●表示、将除此以外的氮化物半导体层的组成以○表示，在InxGayAlzN的三元相图中作图而得到的图。
图11是将显示出开关比为103以上的晶体管具备的氮化物半导体层的组成以●表示、将除此以外的氮化物半导体层的组成以○表示，在InxGayAlzN的三元相图中作图而得到的图。
图12是将显示出晶体管的最大电流密度超过5mA/mm的特性的晶体管具备的氮化物半导体层的组成以●表示、将除此以外的氮化物半导体层的组成以○表示，在InxGayAlzN的三元相图中作图而得到的图。
图13是示出具备以InxGayAlzN表示时x＝0.64、y＝0、z＝0.36的氮化物半导体层作为沟道的晶体管的电特性的图。
图14是示出具备以InxGayAlzN表示时x＝0.34、y＝0.33、z＝0.33的氮化物半导体层作为沟道的晶体管的电特性的图。
图15是示出具备以InxGayAlzN表示时x＝0.42、y＝0.42、z＝0.16的氮化物半导体层作为沟道的晶体管的电特性的图。
图16是示出具备以InxGayAlzN表示时x＝0.3、y＝0.7、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图。
图17是示出具备以InxGayAlzN表示时x＝0.67、y＝0.33、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图。
图18是示出具备以InxGayAlzN表示时x＝0.5、y＝0.5、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图。
图19是示出具有在InxGayAlzN的氮化物半导体层上接合有AlN层的第二氮化物半导体层的层叠结构(异质结结构)的晶体管的构成例的图。
图20是示出底栅结构的晶体管的构成例的图。
具体实施方式
以下参照附图对本发明的半导体元件的优选实施方式进行说明。需要说明的是，在附图的说明中，在可能的情况下，对同一要素赋予同一符号，并省略重复的说明。
(第一实施方式：InN层)
图1中示出了第一实施方式的晶体管1a(半导体元件)的构成。晶体管1a具备衬底2a、第一绝缘层3a、氮化物半导体层4a、第二绝缘层5a、源电极61、漏电极62、栅电极63。
第一绝缘层3a、氮化物半导体层4a、第二绝缘层5a依次设置在衬底2a的主面S1a上。第一绝缘层3a与衬底2a接合。氮化物半导体层4a与第一绝缘层3a接合。第二绝缘层5a与氮化物半导体层4a接合。
在该图所示的例子中，衬底2a具有绝缘性。衬底2a为合成石英衬底。需要说明的是，衬底2a并不一定需要为绝缘性衬底，也可以为具有导电性的衬底，但在衬底2a上直接形成氮化物半导体层4a时，优选在其表面上预先设置绝缘性的膜。
衬底2a可以为单晶衬底，但单晶衬底通常价格高昂，因此，也可以为更廉价的非单晶衬底。如后所述，在本发明中，作为氮化物半导体层4a的InGaAlN基氮化物半导体层为特定的膜厚范围的多晶或非晶的膜，因此，并不一定需要使用单晶衬底。需要说明的是，衬底2a不需要为所谓的“晶体”的衬底，只要是能够利用后述的方法进行成膜的衬底即可，也可以为塑料衬底等。
第一绝缘层3a具有作为氮化物半导体层4a的基底层的功能，例如为约1nm～约20nm的厚度的层。作为第一绝缘层3a，可以例示非晶的HfO2层、Al2O3层、SiO2层等。InGaAlN基氮化物半导体显示出对这些绝缘层的表面的润湿性高等特性，因此，通过设置上述绝缘层，成核密度提高，能够形成平坦且高品质的多晶或非晶的InGaAlN基氮化物半导体层。需要说明的是，在InGaAlN基氮化物半导体对衬底2a的表面的润湿性充分高的情况下，即使直接在该衬底表面上形成InGaAlN基氮化物半导体层，也能够得到平坦且高品质的InGaAlN基氮化物半导体层。
在本实施方式中，氮化物半导体层4a为设置在衬底2a上的InN层，该InN层是膜厚1nm以上且10nm以下的多晶或非晶的膜。需要说明的是，在图1所示的方式中，氮化物半导体层4a的平面形状例如为约50μm×5μm～约50μm×10μm的矩形。
“非晶”狭义上是表示虽然不存在晶体那样的长程有序、但是存在短程有序的物质状态的术语，在本说明书中，完全不具有晶体结构、但在X射线分析中显示出弱衍射的“隐晶”也包括在非晶中。此外，即使是在微观上包含微晶的非晶膜，其也包括在非晶膜中。
作为III-V族化合物半导体的氮化物半导体层4a可以为V族极性(N极性)和III族极性中的任意一种。氮化物半导体层4a可以含有作为掺杂剂的杂质(例如Zn)。另外，即使是含有氧等轻元素作为杂质的层，该层也是氮化物半导体层4a。
氮化物半导体层4a的膜厚为1nm以上且10nm以下。如上所述，以往认为InN的膜厚越薄、迁移率等电特性越差，因此，原本就没有想过要使用几纳米这样的极薄的膜作为沟道层来制作晶体管。但是，本发明人对使InN层的厚度薄至极限时的InN层的特性进行了研究，得到了如下结论：在形成为上述厚度范围的InN层的情况下，即使是多晶或非晶的膜，也可以得到与单晶的膜同等的电特性，而且，也能够实现良好的晶体管工作，从而完成了本发明。
图2是总结通过本发明人的实验得到的、以InN层作为沟道的场效应晶体管的ON电流与OFF电流之比的InN的膜厚依赖性的图。图2的横轴表示膜厚[nm]，图2的纵轴表示ON电流/OFF电流比。
图2中显示为P1的测定结果是氮化物半导体层4a为多晶InN时的结果，图2中显示为P2的测定结果是氮化物半导体层4a为非晶InN时的结果，图2中显示为P3的测定结果是氮化物半导体层4a为单晶InN时的结果。
参照图2可知，作为氮化物半导体层4a的InN层的膜厚在1nm以上且10nm以下的范围内时，氮化物半导体层4a的ON电流/OFF电流比达到10以上且108以下的程度，能够实现良好的ON电流/OFF电流比。另外，在1nm以上且10nm以下的范围内，氮化物半导体层4a的膜厚越薄，ON电流/OFF电流比越良好。上述倾向不取决于作为氮化物半导体层4a的InN层是单晶、还是多晶或非晶。即，通过将作为氮化物半导体层4a的InN层的膜厚设计为1nm以上且10nm以下的范围，即使是多晶或非晶，也可以得到与单晶同等的电特性。
需要说明的是，出于容易在较低的温度下成膜等理由，这样的InN层优选为通过溅射法沉积而得到的膜。特别优选为通过成膜条件的设定自由度高的脉冲溅射沉积法(PSD法)沉积而得到的膜。另外，越是在高温下成膜，各个晶粒的尺寸越大，难以得到平坦的膜，因此优选在低于600℃的温度下成膜。
若要形成单晶的InN层，就需要使在成膜表面的原子的扩散长度足够长，从而不得不在相对高的温度下成膜，但在本发明中，只要是1nm以上且10nm以下的厚度范围的InN层即可，不需要为单晶，因此具有即使将成膜温度设定得低也没有任何问题的优点。
此外，一般而言，在利用溅射法的成膜中，由于腔室内的残留气体的影响，氧等轻元素容易作为杂质掺入到膜中，InN层为单晶时，会存在该氧杂质作为供体起作用的问题，但在InN层为多晶或非晶时，氧杂质被晶界俘获等，以电惰性的状态掺入到InN层内，因此还存在不易发生上述成为供体的优点。
第二绝缘层5a可以与第一绝缘层3a同样地例示非晶的HfO2层、Al2O3层、SiO2层等。如上所述，InN对这些绝缘层的表面的润湿性高，因此具有抑制在绝缘层与InN层的界面产生缺陷的效果。需要说明的是，该第二绝缘层5a例如为厚度约1nm～约100nm的层。
在图1所示的例中，源电极61、漏电极62、栅电极63的厚度均为约50nm，源电极61、漏电极62、栅电极63的材料均为例如Au。源电极61和漏电极62均与氮化物半导体层4a和第二绝缘层5a接合。栅电极63设置在第二绝缘层5a的表面，并与第二绝缘层5a接合。
接着，通过例示对晶体管1a的制造方法进行说明。准备与衬底2a对应的晶片。在该晶片的表面上依次层叠第一绝缘层3a、氮化物半导体层4a、第二绝缘层5a。需要说明的是，与第一绝缘层3a和第二绝缘层5a对应的层可以均为包含氧化物半导体的层。
在第一绝缘层3a和第二绝缘层5a为氧化物半导体的情况下，这些层均通过例如原子层沉积法(ALD法)形成。通过ALD法成膜时的氧原料为H2O，沉积温度为约200℃，沉积时间为约1小时30分钟。
与氮化物半导体层4a对应的InN层通过脉冲溅射法(PSD法)形成。InN层的沉积速率为约1nm/分钟，厚度设定为1nm～10nm的范围。在利用溅射法的情况下，InN层的沉积温度在非晶膜时为约室温、在多晶时为约300℃～约500℃。即，温度低于对单晶的InN层进行成膜时的通常的晶体生长温度(600℃以上)。
与氮化物半导体层4a对应的InN层也可以通过PSD法以外的溅射法成膜，还可以利用其它蒸镀法、MBE法、MOCVD法等薄膜形成方法，但从容易在较低的温度下形成组成均一的膜的观点出发，优选溅射法。需要说明的是，如上所述，对于多晶的氮化物半导体层4a而言，越是在高温下成膜，各个晶粒的尺寸越大，难以得到平坦的膜，因此，优选在低于600℃的温度下成膜。
与源电极61和漏电极62各自对应的接触孔使用光刻技术形成在第二绝缘层5a上。源电极61和漏电极62均在例如真空蒸镀Au之后通过光刻法形成。栅电极63通过利用光刻法对真空蒸镀于第二绝缘层5a的表面的Au进行图案化来形成。
如此在与衬底2a对应的晶片的表面上依次层叠第一绝缘层3a、氮化物半导体层4a、第二绝缘层5a，形成源电极61、漏电极62、栅电极63后，分离为与晶体管1a对应的各芯片。通过上述的制造方法，制造出晶体管1a。
接着，参照图3～5对上述的以InN层作为沟道的晶体管1a的晶体管特性进行说明。
图3中示出了氮化物半导体层4a为多晶InN层时的晶体管1a的IDS-VDS特性。在此，IDS为在漏极-源极间流通的电流、VDS为漏极-源极间的电压。图3的横轴表示VDS[V]，图3的纵轴表示IDS[A]。
图3所示的结果是使栅极-源极间的电压VGS在5[V]～-8[V]的范围内以-0.5[V]的步长变化时的IDS-VDS特性。ON电流/OFF电流比为约105。图3中示出随着VGS减小，IDS也接近于零。因此，参照图3可知，通过控制VGS，能够充分地进行多晶InN的情况下的晶体管1a的ON电流/OFF电流比的变换。
图4中示出了氮化物半导体层4a为多晶InN层时的晶体管1a的IDS-VGS特性。图4的横轴表示VGS[V]，图4的纵轴表示IDS[A]。
根据图4所示的结果可知，随着VGS在4[V]～-8[V]的范围内减小，IDS也减小，VGS为4[V]时的IDS的值与VGS为-8[V]时的IDS的值之比为约105。因此，参照图4可知，通过控制VGS，能够充分地进行多晶InN的情况下的晶体管1a的IDS的控制。
图5中示出了氮化物半导体层4a为非晶InN层时的晶体管1a的IDS-VDS特性。图5的横轴表示VDS[V]，图5的纵轴表示IDS[A]。
图5所示的结果是使VGS在10[V]～0[V]的范围内以-2[V]的步长变化时的IDS-VDS特性。图5中示出随着VGS减小，IDS也接近于零。因此，参照图5可知，通过控制VGS，能够充分地进行非晶InN的情况下的晶体管1a的ON电流/OFF电流比的变换。
(第二实施方式：InN层)
图6和图7是用于说明第二实施方式的晶体管1b(半导体元件)的构成的一个方式的图。需要说明的是，在本实施方式中，氮化物半导体层4b也为设置在衬底2b上的InN层。
图6(A)是示出晶体管1b的平面形状的光学显微镜图像，图6(B)是主要示出沿图6(A)中所示的I-I线的晶体管1b的截面的构成的图。
图7(A)是示出晶体管1b的层结构的TEM(Transmission Electron Microscope，透射型电子显微镜)点阵像，图7(B)是来自于图7(A)中显示为InN的区域的电子射线衍射图案(TEM图像的傅里叶变换图像)，图7(C)是来自于图7(A)中显示为YSZ的区域的电子射线衍射图案(TEM图像的傅里叶变换图像)。由图7(A)～(C)可以确认，在单晶YSZ衬底上外延生长出作为氮化物半导体层的单晶InN。
晶体管1b具备衬底2b、氮化物半导体层4b、绝缘层5b、源电极61、漏电极62、栅电极63。氮化物半导体层4b、绝缘层5b依次设置在衬底2b的主面S1b上。
在该实施方式中，衬底2b为钇稳定氧化锆衬底(YSZ衬底)。YSZ衬底与InN的面内晶格不匹配程度较小自不用说，与以InN作为主要成分的InGaN、InAlN、InAlGaN等氮化物半导体的面内晶格不匹配程度也较小。衬底2b的主面S1b与氮化物半导体层4b接合，具有晶面指数(111)。主面S1b平坦化至原子水平。
作为氮化物半导体层4b的InN层设置在衬底2b上。氮化物半导体层4b与衬底2b接合。氮化物半导体层4b为单晶。氮化物半导体层4b是通过外延生长自衬底2b的主面S1b形成的外延层。氮化物半导体层4b可以为N极性和III族极性中的任意一种。氮化物半导体层4b可以含有杂质Zn(锌)。氮化物半导体层4b的平面形状例如为约50μm×5μm～约50μm×10μm的矩形。
作为氮化物半导体层4b的InN层的膜厚为1nm以上且10nm以下。如已经参照图2所说明的，作为氮化物半导体层的InN层的膜厚在1nm以上且10nm以下的范围内时，氮化物半导体层的ON电流/OFF电流比达到10以上且108以下的程度，能够实现良好的ON电流/OFF电流比。另外，在1nm以上且10nm以下的范围内，氮化物半导体层的膜厚越薄，ON电流/OFF电流比越良好。而且，上述倾向不取决于作为氮化物半导体层的InN层是单晶、还是多晶或非晶。
因此，在本实施方式中，作为氮化物半导体层4b的InN层为在单晶YSZ衬底上外延生长的单晶InN，但即使是沉积在合成石英衬底等上的多晶或非晶的InN层，通过将其膜厚设计为1nm以上且10nm以下的范围，也能够得到与单晶同等的电特性。
绝缘层5b与氮化物半导体层4b接合。绝缘层5b可以例示非晶的HfO2层、Al2O3层、SiO2层等。如已经说明的那样，InN对这些绝缘层的表面的润湿性高，因此具有抑制在绝缘层与InN层的界面产生缺陷的效果。需要说明的是，该绝缘层5b的膜厚例如为1nm以上且100nm以下。
在图6所示的例子中，源电极61、漏电极62、栅电极63的厚度均为约50nm，源电极61、漏电极62、栅电极63的材料均为例如Au。源电极61和漏电极62均与氮化物半导体层4b和绝缘层5b接合。栅电极63设置在绝缘层5b的表面，并与绝缘层5b接合。
接着，通过例示对晶体管1b的制造方法进行说明。准备与衬底2b对应的晶片。在本实施方式中，该晶片为YSZ衬底，但在形成多晶或非晶的InN层的情况下，也可以为非单晶衬底或绝缘性衬底(例如，合成石英衬底)。在该晶片的表面依次层叠氮化物半导体层4b和绝缘层5b。
与氮化物半导体层4b对应的InN层与第一实施方式同样地通过脉冲溅射法(PSD法)形成。InN层的沉积速率为约1nm/分钟，厚度设定为1nm～10nm的范围。在本实施方式中，为了形成单晶InN，外延温度设定为600℃～700℃。但是，在通过溅射法沉积非晶InN的情况下，设定为约室温的沉积温度，在沉积多晶InN的情况下为约300℃～约500℃。即，温度低于对单晶的InN层进行成膜时的通常的晶体生长温度(600℃以上)。
与氮化物半导体层4b对应的InN层也可以通过PSD法以外的溅射法成膜，还可以利用其它蒸镀法、MBE法、MOCVD法等薄膜形成方法，但从容易在较低的温度下形成组成均一的膜的观点出发，优选溅射法。需要说明的是，如上所述，对于多晶的氮化物半导体层4a而言，越是在高温下成膜，各个晶粒的尺寸越大，难以得到平坦的膜，因此，优选在低于600℃的温度下成膜。
在绝缘层5b为氧化物半导体的情况下，通过例如原子层沉积法(ALD法)形成绝缘层5b。通过ALD法成膜时的氧原料为H2O，沉积温度为约200℃，沉积时间为约1小时30分钟。
与源电极61和漏电极62各自对应的接触孔使用光刻技术形成在绝缘层5b上。源电极61和漏电极62均在例如真空蒸镀Au之后通过光刻法形成。栅电极63通过利用光刻法对真空蒸镀于绝缘层5b的表面的Au进行图案化来形成。
如此在与衬底2b对应的晶片的表面上依次层叠氮化物半导体层4b、绝缘层5b，形成源电极61、漏电极62、栅电极63，然后分离为与晶体管1b对应的各芯片。通过上述的制造方法，制造出晶体管1b。
接着，参照图8对上述的以InN层作为沟道的晶体管1b的晶体管特性进行说明。
图8(A)和(B)中示出了氮化物半导体层4b为膜厚2nm的单晶InN层时的晶体管1b的、使VGS在+2[V]～-2[V]的范围内以-1[V]的步长变化时的IDS-VDS特性(图8(A))、以及在5[V]的VDS下的IDS-VGS特性(图8(B))。图8(A)的横轴表示VDS[V]，图8(A)的纵轴表示IDS[mA/mm]。另外，图8(B)的横轴表示VG[V]，图8(B)的纵轴表示IDS[A]。
图8(C)和(D)中示出了氮化物半导体层4b为膜厚5nm的单晶InN层时的晶体管1b的、使VGS在+4[V]～-10[V]的范围内以-2[V]的步长变化时的IDS-VDS特性(图8(C))、以及在5[V]的VDS下的IDS-VGS特性(图8(D))。图8(C)的横轴表示VDS[V]，图8(C)的纵轴表示IDS[mA/mm]。另外，图8(D)的横轴表示VG[V]，图8(D)的纵轴表示IDS[A]。
参照图8(A)～(D)所示的结果可知，通过控制VGS，能够充分地进行单晶InN的情况下的晶体管1b的ON电流/OFF电流比的变换。
另外，如上所述，即使是多晶或非晶的InN层，通过将其膜厚设计为1nm以上且10nm以下的范围，也能够得到与单晶同等的电特性。因此，即使氮化物半导体层4b为多晶或非晶的InN层，也同样能够充分地进行晶体管1b的ON电流/OFF电流比的变换。
以上，在优选的实施方式中图示说明了本发明的原理，但本领域技术人员可知本发明可以在不脱离这样的原理的情况下在配置和细节方面进行变更。
例如，可以使本发明的半导体元件为具备在上述InN层的至少一个主面上接合有组成与InN不同的氮化物半导体层的层叠结构的构成的半导体元件，即，可以使本发明的半导体元件为具有异质结的结构的半导体元件。
本发明并不限定于本实施方式中公开的特定的构成。因此，本发明要求保护来自权利要求书及其精神范围的所有的修正和变更。例如，本实施方式的氮化物半导体层4a、4b可以应用于晶体管以外的其它半导体元件。在氮化物半导体层4a的情况下，第一绝缘层3a也与氮化物半导体层4a一同应用于这样的半导体元件。
(第三实施方式：InGaAlN层)
在上述的第一和第二实施方式中，氮化物半导体层为通式InxGayAlzN(其中，x+y+z＝1.0)中x＝1的InN层。而且可知，在InN层的情况下，通过使其为特定的厚度范围，能够得到显示出与单晶同等的沟道特性的“非单晶”的膜。
但是，在只有在特定的厚度范围(1～10nm)内才能得到所期望的电特性的情况下，存在无法确保半导体元件的设计自由度的问题。因此，本发明人进行了关于InGaAlN基氮化物半导体的电特性的进一步研究，结果表明在特定的组成范围内，即使是“非单晶膜”，也显示出与单晶同等的沟道特性。
迄今为止，认为InGaAlN基氮化物半导体中的In与其它元素相比离子半径较大，从热力学的观点出发，难以在广泛的范围内改变组成。但是，这种以往的见解是针对通过在较高的温度下成膜的CVD法得到的InGaAlN基氮化物半导体而言的。本发明人基于如下考虑进行了研究并完成了本发明，即，上述见解只不过是针对在热平衡状态下成膜的InGaAlN基氮化物半导体而言的，若利用能够在较低的温度下成膜的溅射法来沉积InGaAlN基氮化物半导体，或许可以在热不平衡的状态下猝灭从而稳定地进行成膜。
在以下的实施例中，对于由通式InxGayAlzN(其中，x+y+z＝1.0)表示的InGaAlN基氮化物半导体的电特性如何依赖于其组成的研究结果进行说明。
试制了图1所图示的构成的场效应型晶体管1a，对作为沟道的氮化物半导体层4a的组成(InxGayAlzN)进行各种变更，利用这些晶体管1a的ON电流与OFF电流之比(开关比)和最大电流密度对电特性进行评价。衬底2a为合成石英衬底，第一绝缘层3a为厚度20nm的HfO2，第二绝缘层5a兼作栅极绝缘膜，为厚度20nm的HfO2。需要说明的是，衬底2a也可以为除合成石英衬底以外的非单晶衬底或绝缘性衬底，第一绝缘层3a和第二绝缘层5a也可以为Al2O3层或SiO2层。另外，任一晶体管1a的栅极长度均为5μm、沟道宽度均为50μm。
InxGayAlzN层均通过溅射法(在本实施方式中为PSD法)形成。沉积速率为约1nm/分钟。另外，将沉积温度设定为低于600℃，制成多晶或非晶的InxGayAlzN层。
图9是对试制的晶体管1a具备的氮化物半导体层4a的组成在InxGayAlzN的三元相图中进行作图而得到的图。
图10是将图9所示的晶体管中显示出开关比为102以上的晶体管1a具备的氮化物半导体层4a的组成以●标记表示、将除此以外的氮化物半导体层4a的组成以○标记表示，在InxGayAlzN的三元相图中作图而得到的图。
根据该结果，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成在0.3≤x≤1.0且0≤z<0.4的范围内时，得到了显示出开关比为102以上的晶体管1a。
另外，图11是将显示出开关比为103以上的晶体管具备的氮化物半导体层的组成以●标记表示、将除此以外的氮化物半导体层的组成以○表示，在InxGayAlzN的三元相图中作图而得到的图。
根据该结果，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成在0.3≤x≤1.0且0≤z<0.4的范围内时，得到了显示出开关比为102以上的晶体管1a。
此外，图12是将显示出晶体管的最大电流密度超过5mA/mm的特性的晶体管具备的氮化物半导体层的组成以●标记表示、将除此以外的氮化物半导体层的组成以○标记表示，在InxGayAlzN的三元相图中作图而得到的图。
根据该结果，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成在0.5≤x≤1.0且0≤z<0.1的范围内时，得到了最大电流密度超过5mA/mm的特性。
可见，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的氮化物半导体层的组成在0.3≤x≤1.0且0≤z<0.4的范围内时，即使是非单晶膜，也能够得到足以使晶体管工作的沟道特性(开关比102以上)，处于在0.3≤x<0.7的情况下0≤z<0.2、在0.7≤x≤1.0的情况下0≤z<0.1的范围内时，开关比进一步提高一个数量级(103以上)。此外可知，氮化物半导体层的组成在0.5≤x≤1.0且0≤z<0.1的范围内时，能够得到最大电流密度超过5mA/mm的优良的晶体管特性。
需要说明的是，如在第一实施方式中所说明的，在以由通式InxGayAlzN表示时x＝1.0的组成的氮化物半导体、即InN作为沟道层时，若膜厚超过10nm，则无法得到充分的晶体管特性。
因此，从确保半导体元件的设计自由度的观点出发，优选从上述组成范围中排除InN，即，优选氮化物半导体层的In组成比x为0.99以下(x≤0.99)。
已知含有1％以上的Al或Ga的InGaAlN基氮化物半导体、即由通式InxGayAlzN表示时x≤0.99的氮化物半导体的膜在结构上变强，不易产生缺陷(例如，参见非专利文献4)。认为这是由于如下现象：含有1％以上的Al或Ga的InGaAlN基氮化物半导体达到在热力学上容易发生相分离的状态，Al、Ga的浓度容易局部地不均匀，结果抑制了位错的传播。
图13是示出以由InxGayAlzN表示时x＝0.64、y＝0、z＝0.36的氮化物半导体层作为沟道的晶体管的电特性的图，图13(A)中示出了使VGS在+5[V]～-7[V]的范围内以-1[V]的步长变化时的IDS-VDS特性。另外，图13(B)中示出了在1[V]的VDS下的IDS-VGS特性。
该晶体管是在室温下利用溅射法在合成石英衬底上沉积5nm的组成为In0.64Al0.36N的沟道层而得到的晶体管。需要说明的是，栅极绝缘膜为HfO2，栅极长度为5μm，沟道宽度为50μm。
上述组成处于0.3≤x≤1.0且0≤z<0.4的范围，开关比为7×102，最大电流密度为0.4mA/mm。
图14是示出以由InxGayAlzN表示时x＝0.34、y＝0.33、z＝0.33的氮化物半导体层作为沟道的晶体管的电特性的图，图14(A)中示出了使VGS在+5[V]～-7[V]的范围内以-1[V]的步长变化时的IDS-VDS特性。另外，图14(B)中示出了在1[V]的VDS下的IDS-VGS特性。
该晶体管是在400℃的衬底温度下利用溅射法在合成石英衬底上沉积5nm的组成为In0.34Ga0.33Al0.33N的沟道层而得到的晶体管。需要说明的是，栅极绝缘膜为HfO2，栅极长度为5μm，沟道宽度为50μm。
上述组成也处于0.3≤x≤1.0且0≤z<0.4的范围，开关比为1×103，最大电流密度为3.4×10-4mA/mm。
图15是示出以由InxGayAlzN表示时x＝0.42、y＝0.42、z＝0.16的氮化物半导体层作为沟道的晶体管的电特性的图，图15(A)中示出了使VGS在+2[V]～-6[V]的范围内以-2[V]的步长变化时的IDS-VDS特性。另外，图15(B)中示出了1[V]的VDS下的IDS-VGS特性。
该晶体管是在400℃的衬底温度下利用溅射法在合成石英衬底上沉积5nm的组成为In0.42Ga0.42Al0.16N的沟道层而得到的晶体管。需要说明的是，栅极绝缘膜为HfO2，栅极长度为5μm，沟道宽度为50μm。
上述组成处于0.3≤x<0.7且0≤z<0.2的范围，开关比为1×103，最大电流密度为1×10-3mA/mm。
图16是示出以由InxGayAlzN表示时x＝0.3、y＝0.7、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图，图16(A)中示出了使VGS在+5[V]～-9[V]的范围内以-0.5[V]的步长变化时的IDS-VDS特性。另外，图16(B)中示出了在1[V]的VDS下的IDS-VGS特性。
该晶体管是在400℃的衬底温度下利用溅射法在合成石英衬底上沉积30nm的组成为In0.3Ga0.7N的沟道层而得到的晶体管。需要说明的是，栅极绝缘膜为HfO2，栅极长度为5μm，沟道宽度为50μm。
上述组成也处于0.3≤x<0.7且0≤z<0.2的范围，开关比为1×106，最大电流密度为0.5mA/mm。
图17是示出以由InxGayAlzN表示时x＝0.67、y＝0.33、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图，图17(A)中示出了使VGS在+4[V]～-9[V]的范围内以-1[V]的步长变化时的IDS-VDS特性。另外，图17(B)中示出了在1[V]的VDS下的IDS-VGS特性。
该晶体管是在400℃的衬底温度下利用溅射法在合成石英衬底上沉积6nm的组成为In0.67Ga0.33N的沟道层而得到的晶体管。需要说明的是，栅极绝缘膜为HfO2，栅极长度为5μm，沟道宽度为50μm。
上述组成处于0.5≤x≤1.0且0≤z<0.1的范围，开关比为1×104，最大电流密度为7.5mA/mm。
图18是示出以由InxGayAlzN表示时x＝0.5、y＝0.5、z＝0的氮化物半导体层作为沟道的晶体管的电特性的图，图18(A)中示出了使VGS在0[V]～-9[V]的范围内以-1[V]的步长变化时的IDS-VDS特性。另外，图18(B)中示出了在5[V]的VDS下的IDS-VGS特性。
该晶体管是在400℃的衬底温度下利用溅射法在合成石英衬底上沉积45nm的组成为In0.5Ga0.5N的沟道层而得到的晶体管。需要说明的是，该晶体管为环状栅极结构的晶体管，栅极绝缘膜为HfO2，栅极环直径为100μm，沟道长度为10μm。
上述组成也处于0.5≤x≤1.0且0≤z<0.1的范围，开关比为1×108，最大电流密度为25mA/mm。
图13～图18所示的晶体管特性是关于本发明人试制的许多晶体管中的一部分晶体管的特性。对大量晶体管进行特性分析的结果是，关于氮化物半导体的组成，得到了上述的结论。
即，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成处于0.3≤x≤1.0且0≤z<0.4的范围时，能够得到显示出开关比为102以上的晶体管1a。
另外，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成处于0.3≤x≤1.0且0≤z<0.4的范围时，能够得到显示出开关比为102以上的晶体管1a。
此外，由通式InxGayAlzN(其中，x+y+z＝1.0)表示时的组成处于0.5≤x≤1.0且0≤z<0.1的范围时，能够得到最大电流密度超过5mA/mm的特性。
以上，对于具备由通式InxGayAlzN(其中，x+y+z＝1.0)表示的氮化物半导体层作为沟道的本发明的半导体元件进行了说明，但该晶体管构成可以进行各种变更是不言而喻的。以下，示出几个晶体管构成例。
图19是示出具有在上述的InxGayAlzN的氮化物半导体层4c上接合有AlN层的第二氮化物半导体层6c的层叠结构(异质结结构)的晶体管1c的构成例的图。
在该图所示的例子中，衬底2c为合成石英衬底。氮化物半导体层4c为例如膜厚3nm的多晶或非晶的膜。在第二氮化物半导体层6c上，设置有膜厚15nm的非晶的HfO2层作为绝缘层5c。在氮化物半导体层4c与作为绝缘层5c的HfO2层之间夹设AlN层作为第二氮化物半导体层6c，由此得到了良好的界面。
图20是示出底栅结构的晶体管1d的构成例的图。
在该图所示的例子中，衬底2d也为合成石英衬底。氮化物半导体层4d为例如膜厚3nm的多晶或非晶的膜。在氮化物半导体层4d与衬底2d之间，设置膜厚100nm～150nm的非晶的HfO2层作为绝缘层5d，栅极63由厚度约90nm的ITO膜形成。
这样，本发明的半导体元件可以具备在上述的氮化物半导体层的至少一个主面上接合有组成与该氮化物半导体层不同的第二氮化物半导体层的层叠结构(异质结结构)。
此时，第二氮化物半导体层可以为由上述通式InxGayAlzN(其中，x+y+z＝1.0)表示的氮化物半导体层。例如，可以制成氮化物半导体层为Inx1Gay1Alz1N、第二氮化物半导体层为Inx2Gay2Alz2N(其中，x2≠x1)、将Inx1Gay1Alz1N的氮化物半导体层的上下用Inx2Gay2Alz2N的第二氮化物半导体层夹持的双异质结构的晶体管等。
产业实用性
根据本发明，可以提供大幅解除了制造条件的制约、而且具备廉价且具有优良电特性的InGaAlN基氮化物半导体层的半导体元件。
附图标记
1a、1b、1c、1d 晶体管
2a、2b、2c、2d 衬底
3a 第一绝缘层
4a、4b、4c、4d 氮化物半导体层
5a 第二绝缘层
5b、5c、5d 绝缘层
6c 第二氮化物半导体层
61 源电极
62 漏电极
63 栅电极
S1a、S1b 主面

Claims (13)

1.一种InGaAlN基半导体元件，其为在衬底上设置有由通式InxGayAlzN表示的多晶或非晶的氮化物半导体层的半导体元件，其中，x+y+z＝1.0，其特征在于，
所述氮化物半导体层的组成处于0.3≤x≤0.99且0≤z<0.4的范围，并且所述氮化物半导体层的厚度为1nm以上且10nm以下，
所述InGaAlN基半导体元件具备所述氮化物半导体层作为沟道。
2.如权利要求1所述的InGaAlN基半导体元件，其中，
所述氮化物半导体层的组成处于如下范围：在0.3≤x<0.7的情况下0≤z<0.2，在0.7≤x≤0.99的情况下0≤z<0.1。
3.如权利要求2所述的InGaAlN基半导体元件，其中，所述氮化物半导体层的组成处于0.5≤x≤0.99且0≤z<0.1的范围。
4.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其中，
在所述衬底与所述氮化物半导体层之间具备绝缘层，
该绝缘层为HfO2层、Al2O3层、SiO2层中的任意一种。
5.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其中，所述氮化物半导体层为通过溅射法沉积而得到的膜。
6.如权利要求5所述的InGaAlN基半导体元件，其中，所述氮化物半导体层为通过脉冲溅射沉积法、即PSD法沉积而得到的膜。
7.如权利要求5所述的InGaAlN基半导体元件，其中，所述氮化物半导体层为在低于600℃的温度下成膜而得到的膜。
8.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其中，所述衬底为非单晶衬底。
9.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其中，所述衬底为绝缘性衬底。
10.如权利要求9所述的InGaAlN基半导体元件，其中，所述衬底为合成石英衬底。
11.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其具备在所述氮化物半导体层的至少一个主面上接合有组成与该氮化物半导体层不同的第二氮化物半导体层的层叠结构。
12.如权利要求11所述的InGaAlN基半导体元件，其中，所述第二氮化物半导体层为权利要求1～3中任一项中规定的组成的氮化物半导体层。
13.如权利要求1～3中任一项所述的InGaAlN基半导体元件，其中，所述半导体元件为以所述氮化物半导体层作为沟道的场效应晶体管，且开关比为102以上。
CN201480047802.6A 2013-08-30 2014-08-28 InGaAlN基半导体元件 Active CN105518868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013179984 2013-08-30
JP2013-179984 2013-08-30
PCT/JP2014/004419 WO2015029435A1 (ja) 2013-08-30 2014-08-28 ＩｎＧａＡｌＮ系半導体素子

Publications (2)

Publication Number Publication Date
CN105518868A CN105518868A (zh) 2016-04-20
CN105518868B true CN105518868B (zh) 2019-06-28

Family

ID=52586023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480047802.6A Active CN105518868B (zh) 2013-08-30 2014-08-28 InGaAlN基半导体元件

Country Status (7)

Country Link
US (1) US20160225913A1 (zh)
EP (1) EP3043389B1 (zh)
JP (1) JP6212124B2 (zh)
KR (2) KR102340742B1 (zh)
CN (1) CN105518868B (zh)
TW (2) TW201513346A (zh)
WO (2) WO2015029435A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432004B2 (ja) * 2016-08-31 2018-11-28 国立研究開発法人科学技術振興機構 窒化物半導体及びその製造方法
JP6788302B2 (ja) 2017-06-01 2020-11-25 国立研究開発法人科学技術振興機構 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン
US11342457B2 (en) * 2017-09-18 2022-05-24 Intel Corporation Strained thin film transistors
JP6996436B2 (ja) 2018-07-05 2022-01-17 日本電信電話株式会社 層状物質積層構造およびその作製方法
CN110620042B (zh) * 2019-09-25 2020-10-30 南京大学 利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177685B1 (en) * 1998-01-20 2001-01-23 Sharp Kabushiki Kaisha Nitride-type III-V HEMT having an InN 2DEG channel layer

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2014382B1 (zh) * 1968-06-28 1974-03-15 Motorola Inc
JP2751963B2 (ja) * 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JP2000022205A (ja) 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
CN100382338C (zh) * 2002-02-19 2008-04-16 Hoya株式会社 场效应晶体管类型发光器件
WO2004109767A2 (en) * 2003-06-02 2004-12-16 Yale University High performance polycrystalline transistors
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
CN1910763A (zh) * 2004-01-23 2007-02-07 Hoya株式会社 量子点分散发光元件及其制造方法
JP2005303250A (ja) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
US8344422B2 (en) * 2007-12-26 2013-01-01 Nec Corporation Semiconductor device
JP5489410B2 (ja) * 2008-02-18 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
CN103081080B (zh) * 2010-08-25 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、半导体元件用外延基板的制作方法、以及半导体元件的制作方法
JP2012169470A (ja) * 2011-02-15 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
KR20120120826A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5684043B2 (ja) * 2011-05-12 2015-03-11 株式会社豊田中央研究所 半導体装置とその製造方法
KR101922397B1 (ko) * 2011-05-20 2018-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201312757A (zh) * 2011-09-14 2013-03-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體結構及其製造方法
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
CN103779424B (zh) * 2014-01-21 2017-09-29 江苏大学 一种非晶态氮化镓或氮化铟薄膜晶体管及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177685B1 (en) * 1998-01-20 2001-01-23 Sharp Kabushiki Kaisha Nitride-type III-V HEMT having an InN 2DEG channel layer

Also Published As

Publication number Publication date
KR102309747B1 (ko) 2021-10-08
TW201513365A (zh) 2015-04-01
EP3043389A1 (en) 2016-07-13
KR20160047573A (ko) 2016-05-02
KR20210000745A (ko) 2021-01-05
US20160225913A1 (en) 2016-08-04
EP3043389B1 (en) 2020-05-20
WO2015029434A1 (ja) 2015-03-05
CN105518868A (zh) 2016-04-20
WO2015029435A1 (ja) 2015-03-05
JP6212124B2 (ja) 2017-10-11
KR102340742B1 (ko) 2021-12-20
TW201513346A (zh) 2015-04-01
JPWO2015029435A1 (ja) 2017-03-02
TWI630722B (zh) 2018-07-21
EP3043389A4 (en) 2017-04-26

Similar Documents

Publication Publication Date Title
TWI564937B (zh) A crystalline laminated structure, and a semiconductor device
Norton et al. ZnO: growth, doping & processing
Matsuzaki et al. Epitaxial growth of high mobility Cu2O thin films and application to p-channel thin film transistor
CN105518868B (zh) InGaAlN基半导体元件
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR101904626B1 (ko) Iii-v족 화합물 반도체 나노와이어, 전계효과 트랜지스터 및 스위치 소자
Wong et al. Ultrawide-bandgap semiconductors: An overview
CN103733308A (zh) 氮化物半导体结构以及其制作方法
Shen et al. Characterizations of metal-oxide-semiconductor field-effect transistors of ZnGaO grown on sapphire substrate
Park et al. The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs
CN109643645A (zh) 化合物半导体及其制造方法以及氮化物半导体
Manfra et al. Dislocation and morphology control during molecular-beam epitaxy of AlGaN/GaN heterostructures directly on sapphire substrates
US20030006406A1 (en) Thin film device and its fabrication method
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
Zhu et al. Carrier tuning of 2D electron gas in field-effect devices based on Al 2 O 3/ZnO heterostructures
JP5978269B2 (ja) トランジスタ素子およびその製造方法
Zhao et al. Realization of p-type conduction in compositionally graded quaternary AlInGaN
JP2004006562A (ja) 薄膜素子及びその製造方法
Lin et al. Synthesis and Properties of 2D Semiconductors
Mauze Plasma-Assisted Molecular Beam Epitaxy of Beta-Ga 2 O 3: Growth, Doping, and Heterostructures
Ohta et al. Feasibility of Fabricating Large-Area Inorganic Crystalline Semiconductor Devices
CN118039673A (zh) 一种极化掺杂的垂直型超宽禁带功率器件及制备方法
Mohamed et al. Top-Down Fabrication of ZnO NWFETs
TW202129995A (zh) 積層體及半導體裝置
Kim et al. Characterization of GaN films grown on hafnium foils by pulsed sputtering deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
CB02 Change of applicant information

Address after: Saitama Prefecture, Japan

Applicant after: State-run research and development legal person JST

Address before: Saitama

Applicant before: State-run research and development legal person JST

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant