JP2004006562A - 薄膜素子及びその製造方法 - Google Patents

薄膜素子及びその製造方法 Download PDF

Info

Publication number
JP2004006562A
JP2004006562A JP2002191447A JP2002191447A JP2004006562A JP 2004006562 A JP2004006562 A JP 2004006562A JP 2002191447 A JP2002191447 A JP 2002191447A JP 2002191447 A JP2002191447 A JP 2002191447A JP 2004006562 A JP2004006562 A JP 2004006562A
Authority
JP
Japan
Prior art keywords
thin film
layer
zns
compound
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002191447A
Other languages
English (en)
Inventor
Toyohiro Chikyo
知京 豊裕
Eiso Ryu
劉 泳祚
Hideomi Koinuma
鯉沼 秀臣
Masashi Kawasaki
川崎 雅司
Yoshinori Konishi
小西 義則
Yoshiyuki Yonezawa
米澤 喜幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute for Materials Science
Tokyo Institute of Technology NUC
Original Assignee
Fuji Electric Advanced Technology Co Ltd
National Institute for Materials Science
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Advanced Technology Co Ltd, National Institute for Materials Science, Tokyo Institute of Technology NUC filed Critical Fuji Electric Advanced Technology Co Ltd
Priority to JP2002191447A priority Critical patent/JP2004006562A/ja
Publication of JP2004006562A publication Critical patent/JP2004006562A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】Si単結晶基板上に適当なバッファ層を介してイオン結晶をエピタキシャル成長させた薄膜素子及びその製造方法を提供すること。
【解決手段】Si単結晶基板1上にまずZnS層2をエピタキシャル成長させ、その上にイオン結晶の薄膜(n−GaN層3とGaN層4とp−GaN層5)を形成する。このZnS薄膜は結晶性の良い配向膜で表面平坦性も良く、ZnSを一旦Si単結晶基板上にエピタキシャル成長させることができれば、続けてイオン結晶薄膜をエピタキシャル成長し易い。したがって、ZnSをバッファ層とすることでSiと格子定数に差があるイオン結晶もSi単結晶基板上に格子欠陥の少ないエピタキシャル薄膜を容易に形成することが可能となり、それを利用した薄膜デバイスの特性を向上させることができる。
【選択図】     図1

Description

【0001】
【発明の属する技術分野】
本発明は、イオン結合性を有する化合物(以下、イオン結晶ともいう)を備えた薄膜素子及びその製造方法に関し、より詳細には、イオン結晶薄膜を機能膜として利用する高輝度発光素子(半導体レーザー)、絶縁ゲート型電界効果トランジスタ(MISFET)、高電子移動度トランジスタ(HEMT)、薄膜コンデンサ、その他の電子デバイス薄膜素子及び製造方法に関する。
【0002】
【従来の技術】
GaN薄膜を用いた高輝度発光素子や、AlN/GaN薄膜を用いたMISFETやAlGaN/GaN薄膜を用いたHEMTなど、窒化物薄膜を用いた素子は数多く提案され実現されている。その他、酸化物、フッ化物、硫化物などのイオン結合性結晶にはさまざまな機能を持った材料があり、それらをSi半導体と組み合わせることにより、イオン結合性結晶薄膜を機能膜として高機能な電子デバイスを形成ことが可能である。
【0003】
これまでに提案されている電子デバイスのうち、上述したものは、イオン結合性結晶薄膜を結晶欠陥の少ない高品質エピタキシャル薄膜とすることで、デバイスの特性は向上する。しかしながら、それらのエピタキシャル薄膜を形成するのは容易ではなく、さまざまな試みがなされている。
【0004】
GaN系の場合、サファイア基板上にMOCVD法(Metal Organic ChemicalVaper Deposition Method;有機金属気相成長法)や、ガスソースMBE法(Molecular Beam Epitaxial Method;分子線エピタキシャル法)の手段で形成する報告(応用物理 第68巻 790ページ 1999年)や、SiC基板の上に減圧式有機金属気相成長法により形成する報告(応用物理 第68巻 798ページ 1999年)などがある。
【0005】
【発明が解決しようとする課題】
しかしながら、サファイア基板やSiC基板は高価であるため、Si基板上に形成することが望ましい。ところが、Si単結晶基板の上に直接イオン結合性の薄膜をエピタキシャル成長させるのは困難である。その理由としては、シリコンは共有結合性の結晶であり、Siと数%格子定数が違う材料は、基板にコヒーレント(pseudomorphic)に成長せず、格子欠陥が入ってしまうということが考えられる。この格子欠陥はキャリアの移動度を下げたり、発光層の発光効率や薄膜素子の寿命を悪くしてしまう。
【0006】
Si単結晶基板上に薄膜を形成する方法として、バッファ層を介する方法がある。よく用いられるのは、CeO、Y、ZrOのようなSiより酸化されやすい金属の酸化物を形成し、非晶質のSiOの生成を防ぐ方法である。しかし、Si表面が酸化してしまうことは避けられず、SiO上に形成されたバッファ層の膜質はあまり良くないという問題がある。また、TiNやTaNを用いたバッファ層もSiNxを形成するので良くないという問題がある。
【0007】
本発明はこのような状態に鑑みてなされたもので、その目的とするところは、Si単結晶基板の上に適当なバッファ層を介してイオン結晶をエピタキシャル成長させた薄膜素子及びその製造法方を提供することにある。
【0008】
【課題を解決するための手段】
本発明では、このような目的を達成するために、請求項1に記載の発明は、シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層からなるバッファ層と、該硫化亜鉛層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0009】
また、請求項2に記載の発明は、シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層からなるバッファ層と、該硫化亜鉛層上にエピタキシャル成長により形成された2種類以上のイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0010】
また、請求項3に記載の発明は、シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層と酸化亜鉛層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0011】
この発明は、イオン結晶の薄膜が、硫化亜鉛よりも酸化亜鉛と格子定数が近い場合や、酸化物の場合や、六方晶の結晶対称性を持つ場合に有効である。
【0012】
また、請求項4に記載の発明は、請求項3に記載の発明において、前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする。
【0013】
また、請求項5に記載の発明は、シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層とチタン酸ストロンチウム層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0014】
この発明は、イオン結晶の薄膜が、硫化亜鉛よりもチタン酸ストロンチウムと格子定数が近い場合や、酸化物の場合や、立方晶の結晶対称性を持つ場合に有効である。
【0015】
また、請求項6に記載の発明は、請求項5に記載の発明において、前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする。
【0016】
また、請求項7に記載の発明は、シリコン単結晶基板上に順次エピタキシャル成長により形成された硫化亜鉛層と白金族層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0017】
また、請求項8に記載の発明は、シリコン単結晶基板上に順次エピタキシャル成長により形成された硫化亜鉛層、酸化亜鉛層及び白金族層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする。
【0018】
また、請求項9に記載の発明は、請求項7又は8に記載の発明において、白金族の金属が、ロジウム、イリジウム、パラジウム、白金のいずれかまたはこれらの合金であり、その単層膜もしくは複数層の薄膜を成膜したことを特徴とする。
【0019】
この請求項7,8,9に記載の発明は、イオン結晶の薄膜が硫化亜鉛層と反応物を形成しやすく、薄膜の成長において該硫化亜鉛層と該イオン結晶層の界面において反応物を生じるためにエピタキシャル成長し難い場合に有効である。
【0020】
また、請求項10に記載の発明は、請求項7,8又は9に記載の発明において、前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする。
【0021】
また、請求項11に記載の発明は、請求項1乃至10いずれかに記載の発明において、前記化合物の薄膜として金属窒化物薄膜を用いることを特徴とする。
【0022】
また、請求項12に記載の発明は、請求項1乃至11いずれかに記載の発明において、前記化合物の薄膜として金属酸化物薄膜を用いることを特徴とする。
【0023】
また、請求項13に記載の発明は、請求項1乃至11いずれかに記載の発明において、前記化合物の薄膜として金属硫化物薄膜を用いることを特徴とする。
【0024】
また、請求項14に記載の発明は、減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させ、その上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする。
【0025】
また、請求項15に記載の発明は、減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させ、その上に2種類以上のイオン結合性を有する化合物の薄膜を順次エピタキシャル成長させたことを特徴とする。
【0026】
また、請求項16に記載の発明は、シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上に酸化亜鉛をエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする。
【0027】
また、請求項17に記載の発明は、シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上にチタン酸ストロンチウムをエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする。
【0028】
また、請求項18に記載の発明は、シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上に白金族をエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする。
【0029】
また、請求項19に記載の発明は、請求項16,17又は18に記載の発明において、減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させることを特徴とする。
【0030】
また、請求項20に記載の発明は、請求項14乃至19いずれかに記載の発明において、前記化合物の薄膜として金属窒化物薄膜を用いることを特徴とする。
【0031】
また、請求項21に記載の発明は、請求項14乃至19いずれかに記載の発明において、前記化合物の薄膜として金属酸化物薄膜を用いることを特徴とする。
【0032】
また、請求項22に記載の発明は、請求項14乃至19いずれかに記載の発明において、前記化合物の薄膜として金属硫化物薄膜を用いることを特徴とする。
【0033】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
[実施例1]
図1は、本発明により形成したGaN発光ダイオード素子の構成を示す図で、図中符号1はSi(111)単結晶基板で、2は単結晶基板1上に形成されたW−ZnS層(20nm;Wはウルツ鉱構造のZnSであることを示す)、3はW−ZnS層2上に形成されたn−GaN層3(100nm)、4はn−GaN層上に形成され、発光層として機能するGaN層(100nm)、5はGaN層4の上に形成されたp−GaN層(100nm)、6はp−GaN層5上に形成された上部電極、7はn−GaN層3上に形成された下部電極を示している。
【0034】
Si(111)単結晶基板をHF(Hydrogen Fluoride;弗化水素)で自然酸化膜を除去し水洗のあとに成膜室に入れ、10分程度で真空にひいた。基板温度750℃にてZnSをPLD(Pulsed Laser Deposition)法にて約20nm形成した。n型のGaN層3を100nm形成するにはSiをドープした。中間にキャリアドープしないGaN層を100nm形成した。p型のGaN層5を100nm形成するにはMgをドープした。
【0035】
本発明では、バッファ層にSiと格子定数の非常に近いZnSを用いる。すなわち、Si単結晶基板上にまずZnS層2をエピタキシャル成長させ、その上に目的とするイオン結晶の積層薄膜(n−GaN層3とGaN層4とp−GaN層5)を形成して電子デバイスを作成した。
【0036】
ZnS層2は、六方晶のウルツ鉱構造ではa軸が3.820オングストロームで、Si(111)単結晶基板1を六方晶と見立てた場合のa軸長3.840Åに対し、僅か0.5%だけ小さく結晶系も一致し整合性が良い。Siの硫化物SiS2の生成ギブズエネルギー(ΔG=−206.5kJ/mol)は、Znの硫化物ZnSの生成ギブズエネルギー(ウルツ鉱の場合ΔG=−188.28kJ/mol)よりわずかに絶対値が大きいが、PLD法を用いた非平衡の成膜ではSi界面にSiS2を形成せずにc軸配向ZnSがエピタキシャル成長することが成膜実験によって判明した。このZnS薄膜は結晶性の良い配向膜で表面平坦性も良い。
【0037】
図2は、透過型電子線顕微鏡観察によるZnS薄膜の断面構造を示す図である。つまり、本発明で形成したZnS/Si(111)薄膜の断面TEM像を示す図である。Si基板に対しZnSの結晶が整合して成長している。その界面の非晶質部分は3〜5nm程度見えているが、ZnSはきれいなエピタキシャル成長していることから、非晶質部分はZnS薄膜の成長過程で形成されたものであると考えられ、ZnS成長の初期にはSiS2層がほとんど形成されていないと考えられる。
【0038】
図3(a),(b)は、ZnSバッファ層のXRD(X−Ray Diffraction;X線回折)測定結果を示す図で、図3(a)は2Θ−ωスキャン測定結果を示し、図3(b)はW−ZnS(105)のPhi(Φ)スキャン測定結果を示す図で、六方晶のウルツ鉱構造ZnSがSi(111)単結晶基板1にエピタキシャル成長していることを示している。W−ZnS層の(004)ピークのrocking curve半値幅は、0.28deg.と結晶性が良い。
【0039】
図4は、ZnS/Si(111)薄膜のAFM(atomic force microscopy;原子間力顕微鏡)像を示す図である。表面の平坦性はRMS(root mean square)が数nmと非常に平坦である。本発明では実際に高い結晶性で非常に平坦なZnSバッファ層を形成することに特徴がある。
【0040】
さらに、ZnSを一旦Si単結晶基板上にエピタキシャル成長させることができれば、続けてイオン結晶薄膜をエピタキシャル成長し易くなる。
【0041】
例えば、GaNの場合、GaNは六方晶でa軸が3.160オングストロームとSiに比べ約18%も小さくSi上にはエピタキシャル成長が困難だが、約17%格子不整合のあるZnS上にはエピタキシャル成長が可能である。ZnSの極性度(イオン結合性を示す指標)は0.75と大きく、GaNの極性度も0.6と大きい。極性度の高いもの同士の界面は長周期構造で格子整合をすることが可能でエピタキシャルに接合し易い。その現象はドメインマッチングまたはハイヤーオーダーエピタキシーと呼ばれる(酸化物エレクトロニクス調査報告書II 日本電子工業振興会編(1997)135ページ〜141ページを参照)。Siは100%共有結合性(極性度は0%)であるため、ハイヤーオーダーエピタキシーは起こし難い。
【0042】
図5は、ハイヤーオーダーエピタキシーの概念図を示す図で、格子定数が3:2の組合せを示している。
【0043】
従って、ZnSをバッファ層とすることでSiと格子定数に差があるイオン結合性結晶もSi単結晶基板上に格子欠陥の少ないエピタキシャル薄膜を容易に形成することが可能となり、それを利用した薄膜デバイスの特性を向上させることができる。
【0044】
図3(a)は、Si(222)とW−ZnS(004)のピークを示しており、両者の格子定数はほとんど等しいため重なってピークが得られる。それぞれKα1、Kα2ピークを有するので合計4つのピークに分解している。ZnSはその他の方位は観測されておらず、c軸配向していることが分かる。図3(b)は、6回対称の回折線であることからSi(220)と面内で同方向にエピタキシャル成長していることが分かる。図6に形成したGaN発光ダイオード素子の発光スペクトルを示す。紫外発光を確認した。知られているように、Inをドープすると青色発光するので、本発明においても、GaNにInをドープすることによって、青色発光を得ることが可能である。
【0045】
なお、上述した実施例では、イオン結晶薄膜を機能膜として利用する高輝度発光素子について説明したが、絶縁ゲート型電界効果トランジスタ(MISFET)、高電子移動度トランジスタ(HEMT)、薄膜コンデンサ、各種センサ、光スイッチ薄膜素子、強誘電体メモリ(FRAM)、磁気抵抗効果を利用したメモリ(MRAM)、超伝導応用素子、その他の電子デバイス薄膜素子に適用することも可能である。
【0046】
これまでにもZnSをバッファとして利用することが提案されていた。例えば、特開平3−160735号公報、特開平3−160736号公報、特開平3−187189号公報である。しかし、これらの公報にはZnSの結晶性や膜質について明確に示したデータは無い。
【0047】
従来ZnS薄膜は、主にMBE法、MOCVD法、真空蒸着法、スパッタ法などで作成されてきた。ZnS薄膜を結晶性良く成長させることを困難にしていたのは硫黄が高い蒸気圧を有するため、比較的低い基板温度でなければ硫黄の欠損した薄膜しか得られないとされてきたからである。従って、これまで薄膜形成温度は200℃から400℃の範囲で行われてきた。しかし、低い基板温度では構成原子が十分なマイグレーション起こすことができずに、ZnSの結晶性を悪くしていた。
【0048】
本発明では、ZnS薄膜の製造方法に特徴がある。ZnSの分子の蒸気圧は硫黄や亜鉛原子よりもかなり低く、800℃でも数mTorr程度である。そこで基板温度600℃〜800℃程度の高温で基板に分子状のZnSを供給した。具体的にはPLD法を用いた。PLD法で用いるエキシマレーザーは波長の短い光であり、KrFの場合248nmであり、約2eVの高いエネルギーを持つ。短波長、高密度の光をZnSの焼結体(ターゲット)にパルス状に照射することにより、ZnSターゲット表面から硫黄原子、亜鉛原子、ZnS分子など高いエネルギーを持ったさまざまな粒子が蒸発し、基板表面に到達する。到達した粒子のうちZnS分子は高い運動エネルギーと高い基板温度による熱エネルギーによって基板表面でマイグレーションを起こし適当な格子位置でZnSが結晶化する。余分な硫黄原子や亜鉛原子は高い蒸気圧のため基板から再蒸発し、基板上には化学量論比通りの単結晶的なZnS薄膜が形成される。
【0049】
本発明では、以上示してきたように高品質なZnSを形成することに成功した。高品質なZnS薄膜を形成するのはPLD法に限らず、基板に分子状のZnSを供給させることができれば可能である。例えば、従来のMBE法、真空蒸着法、スパッタ法などは原子状の硫黄と亜鉛を、またはMOCVD法では亜鉛を含む有機化合物と硫化水素を基板上に供給する。
【0050】
そこで、基板表面に光照射したり、イオンビームを照射するなどしてZnS分子を効率よく生成し、基板上にZnS分子を供給することができれば、これらの方法でも高品質なZnS薄膜が形成できると考えられる。このように形成させた高品質なZnSバッファ層上であれば、引き続きイオン結晶をエピタキシャル成長させ、高品質なイオン結晶薄膜が得られ、それを利用したデバイスは特性を向上することができることから、本発明には進歩性があると考えられる。
【0051】
ZnSをSi基板のバッファ層として用いる利点には、ZnSの結晶構造が六方晶のウルツ鉱構造(W−ZnS)と立方晶のセン亜鉛構造(ZB−ZnS、ZBはZincblende構造を示す)の2形態をとることも挙げられる。Si(111)基板上にウルツ鉱構造のZnSを、Si(100)基板上にはセン亜鉛構造のZnSを作り分けることが可能である。よって、六方晶の対称性を持つイオン結晶を形成する場合はSi(111)基板を用い、立方晶の対称性を持つイオン結晶を形成する場合にはSi(100)基板を用い、ZnSバッファ層を形成すると、容易にその上に各イオン結晶を形成することが可能である。また、SiデバイスにおいてはショットキーバリアダイオードはSi(111)基板を、集積回路などではSi(100)基板を一般には使用しており、Siデバイスと機能性薄膜の複合デバイスを形成する際にZnSはどちらの基板に対しても良いバッファ層となり得る。
【0052】
シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層と、該硫化亜鉛層上にエピタキシャル成長により形成された酸化亜鉛層(これをあわせてZnO/ZnSバッファ層と呼ぶことにする)を基板として用いることは、イオン結晶を成長させるためには有効であり、高い膜質のイオン結晶薄膜を得る良い手段である。本発明で提案するZnO/ZnSバッファ層の製造方法は、従来にない良質のZnO/ZnSバッファ層を提供する方法である。その上に結晶性良くイオン結晶をエピタキシャル成長させることが可能であり、特性の向上した薄膜素子を提供する手段である。本発明は、イオン結晶の薄膜が、硫化亜鉛よりも酸化亜鉛と格子定数が近い場合や、酸化物の場合に有効である。また、六方晶の結晶対称性を持つ場合には、Si(111)基板上を用いることにより特に有効な手段となる。
【0053】
ZnOもZnSと同じ結晶構造を有するが、a軸の格子定数が15%小さい。その大きな格子不整合のためZnOを形成するときに界面の結晶性が不安定になる可能性がある。また、ZnOの生成ギブズエネルギー(ΔG=−318.32kJ/mol)は、ZnSのそれ(ウルツ鉱の場合ΔG=−188.28kJ/mol)よりも絶対値が大きいため、酸化雰囲気においてZnSバッファ層表面が酸化され、ZnSバッファ層の結晶性が損なわれる可能性がある。
【0054】
これを避ける方法に金属酸化物薄膜を形成する初期段階では、成膜室に酸素を導入せず、金属酸化物層が数原子層以上形成されてから酸素を導入する方法を提案する。金属酸化物薄膜がZnOの場合にはZnO/ZnS/Si薄膜を形成することができる。
【0055】
ZnS薄膜上にZnO薄膜をエピタキシャル成長させる試みは、既に静岡大学のA.Miyakeらにより論文が2編公表されている。彼らのZnO/ZnS薄膜製造方法の概略を述べる。
【0056】
第1の論文は、Journal of crystal Growth 214/215(2000)に掲載されている。まず、Si(111)基板を酸洗浄し、ZnS薄膜を基板温度200℃にて約50nm、真空蒸着法で形成ZnO薄膜を基板温度400℃〜600℃にて真空蒸着法で形成する。成膜後に大気中800℃〜1000℃にて1時間熱処理を行いZnO薄膜の結晶性を高める。大気中1000℃の熱処理を行った試料の結晶性は、ZnOのXRD(0002)ピークのrocking curve半値幅が0.276deg.であったと報じている。
【0057】
第2の論文は、Japanese Journal of Applied Physics (39 2000)に掲載されている。まず、Si(111)基板を酸洗浄し、ZnS薄膜を基板温度200℃にてEB蒸着法で形成し、大気中800℃で15時間熱処理することでZnSの表面を酸化してZnO/ZnS/Si薄膜を得る。ZnO薄膜のXRD(0002)ピークのrocking curve半値幅は、0.255deg.と結晶性の高いZnO薄膜が形成されると論じている。いずれの方法においても、1)ZnSの形成は基板温度200℃の蒸着法にて形成、2)大気中800℃以上の熱処理、が必要条件となっている。
【0058】
そこで本出願人の一人は追試した。その結果、ZnS/Si薄膜を上述したPLD法で形成し、大気中900℃で2時間熱処理したZnO/ZnS/Si薄膜は、平坦性が悪くSEM観察を行うとZnS薄膜内部に多数穴があることが判明した。
【0059】
図7は、追試実験により得られたZnO/ZnS/Si薄膜の断面SEM像を示す図である。よってこの成膜方法では結晶性が良くかつ平坦性の良いZnO/ZnS/Si薄膜を得ることはできない。
【0060】
図8は、本発明により得られたZnO/ZnS/Si薄膜の断面TEM像を示す図で、本発明で提案するZnO薄膜を形成する初期段階では成膜室に酸素を導入せず、ZnO層が数原子層以上形成されてから酸素を導入する方法により形成したZnO/ZnS/Si薄膜の断面TEM像を示している。ZnO薄膜が高い結晶性で成長していることが分かる。
【0061】
図9は、本発明によって得られたZnO/ZnS/Si薄膜のAFM表面形状観察像を示す図である。RMSは10nm以下であり、平坦性の良いZnO/ZnS/Si薄膜が得られていることが分かる。
【0062】
静岡大学の論文において、ZnSがZnOのバッファになるのは「構造が似ているから」とあり、イオン結合性の高さを問題にしていないので「イオン結合性の高いZnSをバッファにすることでイオン結晶をドメインマッチングさせエピ成長を容易にさせる」という発想をその論文からは直ちに導くことはできない。また、ZnO/ZnS/Si構造自身がイオン結晶薄膜のバッファとして適当であることも論文では指摘されておらず、いままで報告されていない新構造である。
【0063】
本発明により得られたZnO/ZnSバッファ層の膜質の良いもう一つの理由のが、図8の断面TEM像を観察することで分かった。ZnS上にZnOを成長させる場合、ドメインマッチングの関係でエピタキシャル成長し易くなるだけでなく、ZnSの表面の一部が酸化し、それを微小な結晶核としてZnOが成長していることが、ZnO層の結晶性をさらに高めていると考えられる。
【0064】
[実施例2]
図10は、本発明により形成した薄膜コンデンサ素子の構成を示す図で、図中符号11はn型Si(111)基板、12はn型Si(111)基板11上に形成されたAlドープW−ZnS層(15nm)、13はAlドープW−ZnS層12上に形成されたAlドープW−ZnO層(400nm)、14はAlドープW−ZnO層13上に形成されたSrTiO層(190nm)、15はSrTiO層14上に形成された上部電極(200nm)を示している。
【0065】
つまり、n型Si(111)単結晶基板11を用い、ウルツ鉱構造ZnS層12を15nm形成し、その上にZnO層13を400nm形成し、続いてSrTiOの誘電体層14を形成し、続いてPtの上部電極15を形成した。下部電極はSi基板11としている。
【0066】
SrTiOや他のペロブスカイト型酸化物のように白金族と格子定数の近いイオン結晶をエピタキシャル成長させる場合、その下地層にPtなどの白金族を挿入し、イオン結晶の結晶性を高めることができる。この実施例2も、STO層の下にPt層を10nm程度挿入することでSTOの結晶性を高めることができる。白金族はZnOに比べてSTOに格子定数がより近い。また、白金族はfcc構造を有し、下地層の結晶の対称性により白金族が(100)配向や(111)配向その他に配向する性質を利用するからである。
【0067】
このような構成を有する薄膜コンデンサ素子は、以下のように製造される。まず、n型の低抵抗Si(111)単結晶基板をHFで自然酸化膜を除去し、水洗のあとに成膜室に入れ、10分程度で真空にひいた。基板温度750℃にてAlを1%ドープしたZnSをPLD法にて約15nm形成した。次に、Alを1%ドープしたZnOをPLD法にて約400nm形成した。ZnO形成の初期段階では酸素を導入せず真空中で成膜を行い、数nmZnOを形成した後から酸素を5×10−4Torr導入した。次に、SrTiOを約190nmの厚さにPLD法で形成した。最後にスパッタ法でPtのφ0.5mmの面積を有する上部電極層を約200nm形成した。ZnSもZnOもAlをドープして導電性を持たしてあるのでSi基板自身を下部電極とするコンデンサが形成された。
【0068】
図11は、本発明により形成されたZnO/ZnSバッファ層のXRD2θ−ωスキャン測定結果及びZnO(0002)ピークのrocking curveを示す図である。Si基板の(222)、(444)ピークおよびZnO薄膜の(0002)、(0004)ピークが見られる。ZnS薄膜のピークはSi基板のピークに重なるために見えていない。図中に挿入された図は、ZnO(0002)ピークのrockingカーブを示す。その半値幅は0.25deg.とたいへん狭く、ZnOがエピタキシャル成長していることを示している。
【0069】
図12は、本発明により形成されたZnO/ZnS/Si(111)薄膜のXRD Phi(φ)スキャン測定結果を示す図である。上段の図は六回対称を表していることから六方晶のウルツ鉱構造ZnSの(105)ピークがSi(404)と面内で同方向にエピタキシャル成長していることを示す。下段の図は同じく六方晶のウルツ鉱構造ZnOの(105)ピークがZnSと同様にSi(404)と面内で同方向にエピタキシャル成長していることを示す。
【0070】
図13は、本発明により形成されたコンデンサの±5Vのhysterysis curve測定結果を示す図で、駆動電圧に対する分極の様子を示している。このことからSrTiO層は約300と高い比誘電率を示すことが分かった。
【0071】
シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層と、該硫化亜鉛層上にエピタキシャル成長により形成されたSrTiO(略してSTOと呼ぶ)層(これをあわせてSTO/ZnSバッファ層と呼ぶことにする)を基板として用いることは有効であり、高い膜質のイオン結晶薄膜を成長させる良い手段である。本発明で提案するSTO/ZnSバッファ層の上に結晶性良くイオン結晶をエピタキシャル成長させることが可能であり、特性の向上した薄膜素子を提供する手段である。この発明は、イオン結晶の薄膜が、硫化亜鉛よりもSTOと格子定数が近い場合や、酸化物の場合に有効である。また、立方晶の結晶対称性を持つ場合にはSi(100)基板上を用いることにより特に有効な手段となる。
【0072】
[実施例3]
図14は、本発明により形成した薄膜コンデンサ素子の構成を示す図で、図中符号21はn型Si(100)基板、22はn型Si(100)基板21上に形成されたAlドープZB−ZnS層(40nm)、23はAlドープZB−ZnS層22上に形成されたSrTiO層(450nm)、24はSrTiO層23上に形成された上部電極(200nm)を示している。
【0073】
つまり、n型Si(100)単結晶基板21を用い、セン亜鉛鉱構造ZnS層22を30nm形成し、その上にSrTiOの誘電体層23を形成し、続いてPtの上部電極24を形成した。下部電極はSi基板21としている。
【0074】
このような構成を有する薄膜コンデンサ素子は、以下のように製造される。まず、n型のSi低抵抗(100)単結晶基板をHFで自然酸化膜を除去し、水洗のあとに成膜室に入れ、10分程度で真空にひいた。基板温度700℃にてAlを1%ドープしたZnSをPLD法にて約40nm形成した。次に、SrTiOをPLD法にて約450nm形成した。SrTiO形成の初期段階では酸素を導入せず真空中で成膜を行い、数nmのSrTiOを形成した後から酸素を5×10−4Torr導入した。最後に、スパッタ法でPtのφ0.5mmの面積を有する上部電極層を約200nm形成した。ZnSはAlをドープして導電性を持たしてあるのでSi基板自身を下部電極とするコンデンサが形成された。
【0075】
図15は、本発明により形成されたSTO/ZnSバッファ層のXRD Phi(φ)スキャン測定結果を示す図である。上段の図は4回対称を表していることから立方晶のセン亜鉛鉱構造ZnSがSiと面内で同方向にエピタキシャル成長しており、その上に立方晶のSTOが45度回転してエピタキシャル成長していることを示す。
【0076】
図16(a),(b)は、STO/ZnS/Si薄膜の断面TEM像を示す図である。図16(a)はZnS/Si界面を、図16(b)はSTO/ZnS界面を示している。ともに良好な界面である。
【0077】
図17は、本発明により形成されたSTO/ZnS/Si(111)薄膜のAFM表面形状像を示す図である。RMS=1.8nmの大変平坦な膜が得られている。よってSTO/ZnS薄膜はコンデンサ素子の構造として良いだけでなく、バッファ層構造としても良好であることが示された。
【0078】
イオン結晶の薄膜が硫化亜鉛層と反応物を形成しやすく、薄膜の成長において硫化亜鉛層とイオン結晶層の界面において反応物を生じるためにエピタキシャル成長し難い場合がある。その場合、シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層と、該硫化亜鉛層上にエピタキシャル成長により形成された白金族層(これをあわせて白金族/ZnSバッファ層と呼ぶことにする)を基板として用いることは、イオン結晶を成長させるのに有効で、高い膜質のイオン結晶薄膜を得る良い手段である。本発明で提案する白金族/ZnSバッファ層の上に結晶性良くイオン結晶をエピタキシャル成長させることが可能であり、特性の向上した薄膜素子を提供する手段である。
【0079】
この発明は、イオン結晶の薄膜が、硫化亜鉛よりも白金族と格子定数が近い場合に有効である。また、立方晶の結晶対称性を持つ場合にはSi(100)基板を用いZB−ZnSを形成して(100)配向の白金族を形成することができ、六方晶の結晶対称性を持つ場合にはSi(111)基板を用い、W−ZnSを形成して(111)配向の白金族を形成し、イオン結晶薄膜を引き続きエピタキシャル成長させることができる有効な手段である。
【0080】
Si基板上に形成したZnSバッファ層上に形成する白金族は、具体的にはロジウム、イリジウム、パラジウム、白金が適する。それらの金属は白金族に属する貴金属でみな硫化されにくく安定な界面を形成すると考えられる。また、それらの金属は面心立方格子の構造をとり、格子定数は、それぞれ0.38031nm、0.3839nm、0.3890nm、0.3923nmである。それらの格子定数は、SiやZnSの格子定数の√2分の1(それぞれ0.3840nmと0.3825nm)にたいへん近く、SiとZnSとそれら白金族の格子定数のマッチングは大変良い。
【0081】
よって、Si基板上に形成したZnSバッファ層上にそれら白金族の層をエピタキシャル成長させることができる。その直上にイオン結晶薄膜を形成すれば、下地の界面は安定する。また、代表的なペロブスカイト型酸化物は約0.39nmの格子定数を持つ。それに対してもそれら白金族の格子定数は良いマッチングを示すので、エピタキシャル酸化物薄膜を製造することができる。
【0082】
[実施例4]
図18は、本発明により形成したBSTO/Pt/ZnSコンデンサ素子の構成を示す図で、図中符号31はn型Si(100)基板、32はn型Si(100)基板31上に形成されたAlドープZB−ZnS層(200nm)、33はAlドープZB−ZnS層32上に形成されたPt層(20nm)、34はPt層33上に形成された(Ba,Sr)TiO層(300nm)、35は(Ba,Sr)TiO層34上に形成された上部電極(200nm)を示している。
【0083】
つまり、n型Si(100)単結晶基板31を用い、セン亜鉛鉱構造ZnS層32を200nm形成し、その上にPt層33を20nm形成し、続いて(Ba,Sr)TiOの誘電体層34を形成し、続いてPtの上部電極35を形成した。下部電極はSi基板31としている。
【0084】
このような構成を有する薄膜コンデンサ素子は、以下のように製造される。まず、n型のSi(100)単結晶基板をHFで自然酸化膜を除去し、水洗のあとに成膜室に入れ、10分程度で真空にひいた。基板温度750℃にてAlを1%ドープしたZnSをPLD法にて約200nm形成した。次に、Ptをスパッタ法で基板温度400℃で10nm形成し、基板温度を500℃に上げてさらに10nm形成し、引き続きスパッタ法で(Ba,Sr)TiOを300nm形成した。最後に、スパッタ法でPtのφ0.5mmの面積を有する上部電極層を約200nm形成した。ZnSはAlをドープして導電性を持たしてあるのでSi基板自身を下部電極とするコンデンサが形成された。
【0085】
図19は、本発明により形成されたPt/ZnSバッファ層のXRD Phi(φ)スキャン測定結果を示す図である。この図は4回対称を表していることから立方晶のPtが立方晶のセン亜鉛鉱構造ZnSにエピタキシャル成長していることを示す。
【0086】
図20は、本発明により形成されたBSTO/Pt/ZnS/Si薄膜のXRD−in−plane測定結果を示す図である。2θの小さい方からZnS(200)、BSTO(200)、Pt(200)のピークを示す。BSTOとPtのrocking curveの半値幅が、約2deg.程度とやや広いのは成膜条件の最適化がなされていないためである。これらの測定結果によりBSTO/Pt/ZnS/Si薄膜はそれぞれエピタキシャル成長していることが確認され、コンデンサが形成された。
【0087】
さらに、他の薄膜素子として、例えば(J. Z. Sun, W. J. Gallagher, P. R. Duncombe, L..Krusin−Elbaum, R. A. Altman, A. Gupta, Yu Lu, G. Q. Gong and Gang Xiao, Appl. Phys.Lett. 69, 3266 (1996))に記載の(La,Sr)MnO/SrTiO/(La,Sr)MnO構造を用い磁気センサを形成することができる。Si基板上にZnSバッファ層またはZnO/ZnS、STO/ZnS、Pt/ZnS構造のバッファ層をエピタキシャルに形成し、その上にエピタキシャル成長により、(La,Sr)MnO、SrTiO、(La,Sr)MnOを順次形成して磁気センサを形成できる。
【0088】
また、National Technical Report Vol.33No.6, 687(1987)に記載の電気光学効果を有する酸化物材料(Pb,La)(Zr,Ti)Oを用いて光スイッチ薄膜素子を形成することができる。Si基板上に、ZnSバッファ層または、ZnO/ZnS、STO/ZnS、Pt/ZnS構造のバッファ層をエピタキシャルに形成し、その上に、エピタキシャル成長によりTaおよび(Pb,La)(Zr,Ti)Oを順次形成し、光スイッチ薄膜素子を形成できる。
【0089】
【発明の効果】
以上説明したように本発明によれば、Si基板上にエピタキシャル成長により形成されたZnSバッファ層またはZnO/ZnS、STO/ZnS、Pt/ZnS構造のバッファ層を介することでSi基板上にイオン結合性結晶をエピタキシャル成長させた薄膜素子を形成することが容易となり、特性向上も見込まれる。とくにイオン結合性結晶としてGaNを形成した場合、従来の形成方法よりも安価にGaNを用いた薄膜素子が製造できる。
【0090】
また、ZnSバッファ層単独でなくZnO/ZnS、STO/ZnS、Pt/ZnS構造のバッファ層を用いることにより、ZnS層の表面からZnやSやZnSの蒸発を抑えることができるので、引き続くイオン結晶の成長時にそれらの不純物混入を防いだり、薄膜製造装置に対する汚染も防いだりする働きもする。
【図面の簡単な説明】
【図1】本発明により形成したGaN発光ダイオード素子の構成を示す図である。
【図2】透過型電子線顕微鏡観察によるZnS薄膜の断面構造を示す図である。
【図3】ZnSバッファ層のXRD(X−Ray Diffraction;X線回折)測定結果を示す図で、(a)は2Θ−ωスキャン測定結果を示し、(b)はW−ZnS(105)のPhi(Φ)スキャン測定結果を示す図である。
【図4】ZnS/Si(111)薄膜のAFM(原子間力顕微鏡)像を示す図である。
【図5】ハイヤーオーダーエピタキシーの概念図を示す図である。
【図6】本発明で形成したGaN発光ダイオード素子の発光スペクトルを示す図である。
【図7】追試実験により得られたZnO/ZnS/Si薄膜の断面SEM像を示す図である。
【図8】本発明により得られたZnO/ZnS/Si薄膜の断面TEM像を示す図である。
【図9】本発明によって得られたZnO/ZnS/Si薄膜のAFM表面形状観察像を示す図である。
【図10】本発明により形成した薄膜コンデンサ素子の構成を示す図である。
【図11】本発明により形成されたZnO/ZnSバッファ層のXRD2θ−ωスキャン測定結果及びZnO(0002)ピークのrocking curveを示す図である。
【図12】本発明により形成されたZnO/ZnS/Si(111)薄膜のXRD Phi(φ)スキャン測定結果を示す図である。
【図13】本発明により形成されたコンデンサの±5Vのhysterysis curve測定結果を示す図である。
【図14】本発明により形成した薄膜コンデンサ素子の構成を示す図である。
【図15】本発明により形成されたSTO/ZnSバッファ層のXRD Phi(φ)スキャン測定結果を示す図である。
【図16】STO/ZnS/Si薄膜の断面TEM像を示す図で、(a)はZnS/Si界面を、(b)はSTO/ZnS界面を示す図である。
【図17】本発明により形成されたSTO/ZnS/Si(111)薄膜のAFM表面形状像を示す図である。
【図18】本発明により形成したBSTO/Pt/ZnSコンデンサ素子の構成を示す図である。
【図19】本発明により形成されたPt/ZnSバッファ層のXRD Phi(φ)スキャン測定結果を示す図である。
【図20】本発明により形成されたBSTO/Pt/ZnS/Si薄膜のXRD−in−plane測定結果を示す図である。
【符号の説明】
1 Si(111)単結晶基板
2 W−ZnS層
3 n−GaN層3(100nm)
4 GaN層(100nm)
5 p−GaN層(100nm)
6 上部電極
7 下部電極
11 n型Si(111)基板
12 AlドープW−ZnS層(15nm)
13 AlドープW−ZnO層(400nm)
14 SrTiO層(190nm)
15 上部電極(200nm)
21 n型Si(100)基板
22 AlドープZB−ZnS層(30nm)
23 SrTiO層(450nm)
24 上部電極(200nm)
31 n型Si(100)基板
32 AlドープZB−ZnS層(200nm)
33 Pt層(20nm)
34 (Ba,Sr)TiO3層(300nm)
35 上部電極(200nm)

Claims (22)

  1. シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層からなるバッファ層と、該硫化亜鉛層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  2. シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層からなるバッファ層と、該硫化亜鉛層上にエピタキシャル成長により形成された2種類以上のイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  3. シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層と酸化亜鉛層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  4. 前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする請求項3に記載の薄膜素子。
  5. シリコン単結晶基板上に、エピタキシャル成長により形成された硫化亜鉛層とチタン酸ストロンチウム層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  6. 前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする請求項5に記載の薄膜素子。
  7. シリコン単結晶基板上に順次エピタキシャル成長により形成された硫化亜鉛層と白金族層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  8. シリコン単結晶基板上に順次エピタキシャル成長により形成された硫化亜鉛層、酸化亜鉛層及び白金族層とからなるバッファ層と、該バッファ層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜を備えたことを特徴とする薄膜素子。
  9. 白金族の金属が、ロジウム、イリジウム、パラジウム、白金のいずれかまたはこれらの合金であり、その単層膜もしくは複数層の薄膜を成膜したことを特徴とする請求項7又は8に記載の薄膜素子。
  10. 前記化合物の薄膜が、2種類以上のイオン結合性を有する化合物の薄膜を積層形成された薄膜であることを特徴とする請求項7,8又は9に記載の薄膜素子。
  11. 前記化合物の薄膜として金属窒化物薄膜を用いることを特徴とする請求項1乃至10いずれかに記載の薄膜素子。
  12. 前記化合物の薄膜として金属酸化物薄膜を用いることを特徴とする請求項1乃至11いずれかに記載の薄膜素子。
  13. 前記化合物の薄膜として金属硫化物薄膜を用いることを特徴とする請求項1乃至11いずれかに記載の薄膜素子。
  14. 減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させ、その上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする薄膜素子の製造方法。
  15. 減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させ、その上に2種類以上のイオン結合性を有する化合物の薄膜を順次エピタキシャル成長させたことを特徴とする薄膜素子の製造方法。
  16. シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上に酸化亜鉛をエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする薄膜素子の製造方法。
  17. シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上にチタン酸ストロンチウムをエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする薄膜素子の製造方法。
  18. シリコン単結晶基板上に硫化亜鉛をエピタキシャル成長させ、その上に白金族をエピタキシャル成長させ、さらにその上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させたことを特徴とする薄膜素子の製造方法。
  19. 減圧下において、シリコン単結晶基板に分子状の硫化亜鉛を供給することにより前記基板上に硫化亜鉛をエピタキシャル成長させることを特徴とする請求項16,17又は18に記載の薄膜素子の製造方法。
  20. 前記化合物の薄膜として金属窒化物薄膜を用いることを特徴とする請求項14乃至19いずれかに記載の薄膜素子の製造方法。
  21. 前記化合物の薄膜として金属酸化物薄膜を用いることを特徴とする請求項14乃至19いずれかに記載の薄膜素子の製造方法。
  22. 前記化合物の薄膜として金属硫化物薄膜を用いることを特徴とする請求項14乃至19いずれかに記載の薄膜素子の製造方法。
JP2002191447A 2001-06-29 2002-06-28 薄膜素子及びその製造方法 Pending JP2004006562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002191447A JP2004006562A (ja) 2001-06-29 2002-06-28 薄膜素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001200000 2001-06-29
JP2002087198 2002-03-26
JP2002191447A JP2004006562A (ja) 2001-06-29 2002-06-28 薄膜素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004006562A true JP2004006562A (ja) 2004-01-08

Family

ID=30449007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002191447A Pending JP2004006562A (ja) 2001-06-29 2002-06-28 薄膜素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004006562A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259409B2 (en) 2002-09-20 2007-08-21 Tokyo Institute Of Technology Thin film device and its fabrication method
WO2013036416A1 (en) * 2011-09-07 2013-03-14 Bridgelux, Inc. Buffer layer for gan-on-si led
JP2013149994A (ja) * 2010-12-03 2013-08-01 Semiconductor Energy Lab Co Ltd 酸化物半導体膜
JP2014524660A (ja) * 2011-08-03 2014-09-22 株式会社東芝 発光装置およびその製造方法
WO2016175096A1 (ja) * 2015-04-27 2016-11-03 国立研究開発法人物質・材料研究機構 テンプレート基板の作製方法および作製装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259409B2 (en) 2002-09-20 2007-08-21 Tokyo Institute Of Technology Thin film device and its fabrication method
JP2013149994A (ja) * 2010-12-03 2013-08-01 Semiconductor Energy Lab Co Ltd 酸化物半導体膜
US8994021B2 (en) 2010-12-03 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9331208B2 (en) 2010-12-03 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9711655B2 (en) 2010-12-03 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10103277B2 (en) 2010-12-03 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film
US10916663B2 (en) 2010-12-03 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014524660A (ja) * 2011-08-03 2014-09-22 株式会社東芝 発光装置およびその製造方法
WO2013036416A1 (en) * 2011-09-07 2013-03-14 Bridgelux, Inc. Buffer layer for gan-on-si led
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
WO2016175096A1 (ja) * 2015-04-27 2016-11-03 国立研究開発法人物質・材料研究機構 テンプレート基板の作製方法および作製装置
JPWO2016175096A1 (ja) * 2015-04-27 2018-01-25 国立研究開発法人物質・材料研究機構 テンプレート基板の作製方法および作製装置

Similar Documents

Publication Publication Date Title
US20050179034A1 (en) Thin film device and its fabrication method
JP3813740B2 (ja) 電子デバイス用基板
TWI443712B (zh) 半導體晶圓及其製造方法
KR100856234B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
US20050161663A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US7273657B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US20050163692A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US20040224459A1 (en) Layered structure, method for manufacturing the same, and semiconductor element
WO2006080376A1 (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
CN102484180B (zh) 氮化镓系化合物半导体发光元件
JP4784609B2 (ja) 電子デバイス用基板
JP4183787B2 (ja) 電子デバイス用基板の製造方法
JP3867161B2 (ja) 薄膜素子
CN105518868B (zh) InGaAlN基半导体元件
JP7352271B2 (ja) 窒化物半導体基板の製造方法
Aggarwal et al. Semipolar r-plane ZnO films on Si (100) substrates: Thin film epitaxy and optical properties
EP1209729A1 (en) Multilayered body, method for fabricating multilayered body, and semiconductor device
US20110062437A1 (en) Method for growing non-polar m-plane epitaxial layer of wurtzite semiconductors on single crystal oxide substrates
JP2004006562A (ja) 薄膜素子及びその製造方法
JP2000022205A (ja) 半導体発光素子
JP5212968B2 (ja) 素子基板とその製造法
JP4189842B2 (ja) 薄膜素子の製造方法
WO2017221863A1 (ja) Iii族窒化物積層体、及び該積層体を備えた縦型半導体デバイス

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091016