JPWO2016175096A1 - テンプレート基板の作製方法および作製装置 - Google Patents

テンプレート基板の作製方法および作製装置 Download PDF

Info

Publication number
JPWO2016175096A1
JPWO2016175096A1 JP2017515499A JP2017515499A JPWO2016175096A1 JP WO2016175096 A1 JPWO2016175096 A1 JP WO2016175096A1 JP 2017515499 A JP2017515499 A JP 2017515499A JP 2017515499 A JP2017515499 A JP 2017515499A JP WO2016175096 A1 JPWO2016175096 A1 JP WO2016175096A1
Authority
JP
Japan
Prior art keywords
substrate
single crystal
film
metal sulfide
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017515499A
Other languages
English (en)
Other versions
JP6458332B2 (ja
Inventor
石橋 啓次
啓次 石橋
健一郎 高橋
健一郎 高橋
鈴木 摂
摂 鈴木
知京 豊裕
豊裕 知京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
COMET Inc
Original Assignee
National Institute for Materials Science
COMET Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science, COMET Inc filed Critical National Institute for Materials Science
Publication of JPWO2016175096A1 publication Critical patent/JPWO2016175096A1/ja
Application granted granted Critical
Publication of JP6458332B2 publication Critical patent/JP6458332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/04Isothermal recrystallisation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/08Epitaxial-layer growth by condensing ionised vapours

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製する。金属硫化物の組成を有するターゲットを用いたスパッタリング法により、Si(100)単結晶基板1上に前記金属硫化物のバリア膜2を成膜する。その後、Si(100)単結晶基板1を加熱して、成膜された前記バリア膜2を固相エピタキシャル成長により結晶化したバリア膜3に変化させる。Si(100)単結晶基板1を加熱保持した状態で、前記金属硫化物の組成を有するターゲットを用いたスパッタリング法により、結晶化したバリア膜3上に、前記金属硫化物のエピタキシャル膜4をエピタキシャル成長させる。

Description

本発明は高輝度青色系発光素子(発光ダイオードおよび半導体レーザ)、絶縁ゲート型電界効果トランジスタ(MISFET:Metal Insulator Semiconductor Field Effect Transistor)、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、その他の電子デバイスに用いて好適なテンプレート基板の作製方法及び作製装置に関する。
窒化物や酸化物、硫化物は多様な物性を示す。それらは多結晶体であっても有用な機能性材料ではあるが、単結晶であるとより高性能になったり、単結晶にすることで発現する特性もある。これら材料を薄膜素子に応用する場合も単結晶的な薄膜を形成することにより、多結晶薄膜では得られない高性能・高機能素子を形成することが可能である。
例えば窒化ガリウム(GaN)薄膜を用いた高輝度青色系発光素子や窒化アルミニウム/窒化ガリウム(AlN/GaN)薄膜を用いたMISFETや窒化アルミニウムガリウム/窒化ガリウム(AlGaN/GaN)薄膜を用いたHEMTなど、窒化物薄膜を用いた素子は数多く提案され実現されているが、窒化物薄膜は格子欠陥や粒界の少ない単結晶的な薄膜でないとキャリアの移動度が下がったり、発光層の発光効率や薄膜素子の寿命が悪くなってしまう。
これら単結晶的な薄膜は、単結晶基板を用いて、エピタキシャル成長させるのが一般的である。GaN系の場合、単結晶サファイア基板上に有機金属気相成長法(MOCVD:Metal Organic Chemical Vaper Deposition Method)やガスソースMBE法(Molecular Beam Epitaxial Method;分子線エピタキシャル法)の手段で形成する報告や、炭化シリコン(SiC)基板の上に減圧式有機金属気相成長法により形成する報告などがある。酸化物系では単結晶チタン酸ストロンチウム(SrTiO:STO)や単結晶ランタンアルミネート(LaAlO:LAO)や単結晶サファイア基板上などにスパッタリング法やPLD法( Pulsed Laser Deposition;パルスレーザ堆積法)などによりエピタキシャル薄膜が得られている。
しかしながら、これらサファイア基板、SiC基板、単結晶STO基板、単結晶LAO基板などは高価であるため、汎用的なSi基板上、特に最も使用されるSi(100)基板上に形成することが望ましい。また、Siデバイスとの融合の観点からも、Si上に機能性薄膜をエピタキシャル成長させることが望まれる。ところが、Si単結晶基板の上に直接イオン結合性の薄膜をエピタキシャル成長させるのは困難である。その理由としては、Siは共有結合性の結晶であり、Siと数%格子定数が違う材料は基板にコヒーレント(pseudomorphic)に成長せず、格子欠陥が入ってしまうということが考えられる。
Si単結晶基板上に薄膜を形成する方法として、バッファ層を介する方法がある。よく用いられるのは、酸化セリウム(CeO),酸化イットリウム(Y),酸化ジルコニウム(ZrO)のようなSiより酸化されやすい金属の酸化物を形成し非晶質の酸化シリコン(SiO)の生成を防ぐ方法である。しかし、Si表面が酸化してしまうことは避けられず、SiO上に形成されたバッファ層の膜質はあまり良くないという問題がある。また窒化チタン(TiN)や窒化タンタル(TaN)を用いたバッファ層も窒化シリコン(SiN)を形成し良くない。
これに対し、バッファ層に金属硫化物薄膜を用いる方法が提案されている(特許文献1参照)。特許文献1によると、Siの硫化物をつくる生成ギブズエネルギは比較的小さく、Siと格子定数が近い場合、バッファ層/Si界面にアモルファス層を形成せずに硫化物をエピタキシャル成長させることが可能となる。特許文献1においてSiよりも硫化物をつくる生成ギブズエネルギが大きい元素には、Al,Ba,Be,Ca,Ce,In,La,Li,Mg,Mn,Mo,Na,Sr,Ta,Zrがあり、それらの単独か、それらの組合せの硫化物を用いることにより、Si界面反応を抑えることが可能であるとの開示があり、その金属硫化物層をバッファ層とした酸化物薄膜素子およびその製造方法が提案されている。また、硫化カドミウム(CdS)や硫化亜鉛(ZnS)もSiより硫化物をつくる生成ギブズエネルギが大きい。さらに、ZnS以外の硫化物薄膜でもSi基板上にエピタキシャル成長し、その上に酸化物以外でもイオン結晶をエピタキシャル成長させることが可能であることが見出され、Si基板直上に金属硫化物のエピタキシャル薄膜を形成した薄膜素子、該エピタキシャル薄膜を成膜する薄膜素子の製造方法が提案されている(特許文献2および特許文献3参照)。
特開平2002−3297号公報 特開平2004−111883号公報 特開平2006−344982号公報
前記特許文献2および特許文献3では、PLD法によるSi(100)基板上への金属硫化物のエピタキシャル薄膜形成が開示されているが、PLD法は大面積基板への成膜が難しく、量産性に問題がある。このPLD法に対してスパッタリング法は、大面積基板への成膜が容易な量産性に優れた薄膜形成法である。前記特許文献1では、このスパッタリング法によるSi基板上への金属硫化物のエピタキシャル薄膜形成が開示されている。該特許文献1では、RCA洗浄したSi基板をスパッタリング成膜装置のチャンバーに入れ、850℃に加熱後、600℃に下げて金属硫化物薄膜がエピタキシャル成長される。
しかしながら、本発明者らが上記特許文献1記載の方法によりSi基板上に金属硫化物の薄膜を形成したところ、同じチャンバーで複数のSi基板へのスパッタリング成膜を順次繰り返すと、成膜された金属硫化物薄膜の結晶性が徐々に悪化し、エピタキシャル成長できなくなる状態に至ることがわかった。このように、従来技術は再現性及び生産性(量産性)に問題があることが判明した。
このような問題を鑑み、本発明の目的は、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製できる方法、および装置を提供することである。
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本発明は、Si(100)単結晶基板上に金属硫化物のエピタキシャル膜が積層されたテンプレート基板の作製方法であって、以下の第1〜第3の工程を含む。
第1の工程では、金属硫化物の組成を有するターゲットを用いたスパッタリング法により、Si(100)単結晶基板上に前記金属硫化物のバリア膜を成膜する。第2の工程では、Si(100)単結晶基板を加熱して、第1の工程で成膜された前記バリア膜を固相エピタキシャル成長により結晶化したバリア膜に変化させる。第3の工程では、前記金属硫化物の組成を有するターゲットを用いたスパッタリング法により、第2の工程で結晶化したバリア膜上に、前記金属硫化物のエピタキシャル膜をエピタキシャル成長させる。
Si(100)単結晶基板の温度は、第1の工程においては90℃以下に抑え、第2の工程では500℃以上1000℃以下に加熱するのが好適である。
また、他の発明は、Si(100)単結晶基板上に金属硫化物のエピタキシャル膜が積層されたテンプレート基板の作製装置であって、第1及び第2の成膜処理室と搬送室とを備える。
第1の成膜処理室では、Si(100)単結晶基板上に金属硫化物をターゲットとしてSi(100)単結晶基板上に、前記金属硫化物のバリア膜をスパッタリング成膜する。第1の成膜処理室でバリア膜を成膜したSi(100)単結晶基板を、搬送室を介して第2の成膜処理室に搬送する。第2の成膜処理室では、第1の成膜処理室でバリア膜を成膜したSi(100)単結晶基板を加熱保持した状態で、前記金属硫化物のターゲットと同一組成のターゲットを用いて前記金属硫化物のエピタキシャル薄膜をスパッタリング成膜する。
Si(100)単結晶基板の温度は、第1の成膜処理室では90℃以下に抑え、第2の成膜処理室では500℃以上1000℃以下に加熱するのが好適である。
上記本発明によって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製することができる。
図1は、本発明に係るテンプレート基板の構成例を示す模式図である。 図2は、本発明に係るテンプレート基板の作製装置の構成例を模式的に示す平面図である。 図3は、第1の工程の模式的な説明図である。 図4は、第2の工程の模式的な説明図である。 図5は、第3の工程の模式的な説明図である。 図6は、第1の工程のMnS層の膜厚を変えた実験の結果を示す説明図である。 図7は、第1の工程の基板温度を変えた実験の結果を示す説明図である。 図8は、第2〜第3の工程の基板温度を変えた実験の結果を示す説明図である。 図9は、良好なエピタキシャル膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。 図10は、結晶性が若干悪いエピタキシャル膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。 図11は、多結晶膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。
本発明者らは、上述のように、スパッタリング法によるSi基板上への金属硫化物薄膜のエピタキシャル成長において、同じチャンバーでの複数のSi基板へのスパッタリング成膜を順次繰り返した際に、成膜された金属硫化物薄膜の結晶性が徐々に悪化し、エピタキシャル成長できなくなる状態に至ることを見出した。このような、エピタキシャル成長できなくなる再現性の問題の原因について検討した結果、以下の結論を得た。即ち、スパッタリング成膜を繰り返し行うとチャンバー内壁にも金属硫化物膜が付着し、成膜前に行われる基板加熱時にチャンバー内壁が基板加熱の輻射により同時に加熱され、内壁に付着した金属硫化物膜から蒸気圧の高い硫黄が放出され、その硫黄が加熱中のSi基板表面にダメージを与えるためと推断した。
本発明者らによる更なる検討の結果、Si単結晶基板上に低温で形成した非晶質の金属硫化物薄膜が、その後の加熱中にSi基板表面にダメージを与えると推断される硫黄に対するバリア膜となり、加えて、基板加熱中に固相エピタキシャル成長することを見出した。このとき、Si基板表面への硫黄のダメージが90℃よりも高い温度で現れることを見出し、前記バリア膜となる非晶質の金属硫化物薄膜の成膜は90℃以下でなければならないこと、また非晶質の金属硫化物薄膜がその後の加熱中に固相エピタキシャル成長できる膜厚が10nm以下であることを見出した。ここで、バリア膜として機能する金属硫化物薄膜は、膜厚が薄いためにその結晶性を正確に観測することは容易ではないが、形成される時の基板温度が90℃以下であることから、非晶質であることが強く推認される。しかし、仮に非晶質ではなく、多結晶であっても、バリア膜としての保護機能を有することには変わりはなく、その後の加熱によって固相エピタキシャル成長する限りにおいては、本発明の解決原理に、何らの変更を求めるものでもない。
よって、本発明の代表的な実施の形態は、以下の通りである。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態は、シリコン(Si)(100)単結晶基板(1)上に金属硫化物のエピタキシャル膜(3、4)が積層されたテンプレート基板の作製方法であって、以下の第1〜第3の工程を含む、テンプレート基板の作製方法である。
第1の工程は、金属硫化物の組成を有するターゲット(6)を用いたスパッタリング法により、Si(100)単結晶基板(1)上に前記金属硫化物のバリア膜(2)を成膜する工程である。第2の工程は、Si(100)単結晶基板(1)を加熱して、前記第1の工程で成膜されたバリア膜(2)を固相エピタキシャル成長により結晶化する工程である。結晶化されたバリア膜は、符号「3」により参照する。第3の工程は、前記金属硫化物の組成を有するターゲット(6)を用いたスパッタリング法により、前記第2の工程で結晶化したバリア膜(3)上に、前記金属硫化物のエピタキシャル膜(4)をエピタキシャル成長させる工程である。
これにより、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製することができる。
ここで、より好適な実施の形態は、以下の通りである。
第1の工程において、Si(100)単結晶基板(1)を90℃以下に保持する。このときに成膜されるバリア膜(2)は非晶質である。ここで、基板温度の下限については特に制限されず例えば常温(室温)とされ、上限は実験的に求められる。
第2の工程において、Si(100)単結晶基板(1)を500℃以上1000℃以下に加熱する。ここで、基板温度の下限と上限は実験的に求められる。
第1の工程で成膜されるバリア膜(2)の膜厚は、0.5nm以上10nm以下が好適である。ここで、下限の0.5nmは、前記金属硫化物が結晶化したときの格子定数に相当し、概ね2原子層とされ、上限は実験的に求められる。
前記金属硫化物は、好適には、硫化マンガン(MnS),硫化マグネシウム(MgS)または硫化カルシウム(CaS)である。
同じチャンバーでの複数のSi基板へのスパッタリング成膜を順次繰り返すことによって、高い量産性で、Si基板上への金属硫化物薄膜のエピタキシャル成長を連続して行うときに、当該チャンバーにおける基板温度を、エピタキシャル成長を可能とする高温(好適には上記500℃以上1000℃以下)に保持するのが好適である。本発明者らは、このとき、バリア層を有さないSi(100)単結晶基板が、当該チャンバーに導入されると、当該チャンバー内の硫黄がSi(100)単結晶基板にダメージを与えるという問題があることに気付いた。しかしながら、当該チャンバーにおける基板温度を90℃以下に下げて、上記第1の工程によりバリア層を形成した上で、基板温度を高温(例えば上記500℃以上1000℃以下)に上昇させた後に、金属硫化物薄膜のエピタキシャル成長を行うとすると、基板温度を下げる時間、上昇させる時間、及び安定させる時間を要するため、スループットが著しく低下することがわかった。
よって、本発明の別の代表的な実施の形態は、第1及び第2の成膜処理室(12、13)と搬送室(10)とを備える、テンプレート基板の作製装置であって、以下のように構成される。
第1の成膜処理室(12)では、Si(100)単結晶基板(1)上に金属硫化物をターゲット(6)として前記Si(100)単結晶基板上(1)に、前記金属硫化物のバリア膜(2)をスパッタリング成膜する。
第2の成膜処理室(13)では、第1の成膜処理室で前記バリア膜(2)を成膜した前記Si(100)単結晶基板(1)を加熱して、成膜された前記バリア膜(2)を固相エピタキシャル成長により結晶化し、前記Si(100)単結晶基板(1)を加熱した状態を保持して、前記金属硫化物のターゲットと同一組成のターゲット(6)を用いて前記金属硫化物のエピタキシャル膜(4)をスパッタリング成膜する。
搬送室(10)は、前記第1の成膜処理室(12)で前記バリア膜(2)を成膜した前記Si(100)単結晶基板(1)を前記第2の成膜処理室(13)に搬送するためのスペースである。
これにより、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製するときに、高いスループットを保つことができる。
ここで、より好適な実施の形態は、以下の通りである。
第1の成膜処理室(12)において、前記スパッタリング成膜を行うまでの前記Si(100)単結晶基板(1)を90℃以下に保持する。このとき、前記第1の成膜処理室で成膜されるバリア膜は、非晶質である。第1の成膜処理室(12)における前記スパッタリング成膜は、上述の第1の工程に対応し、同様に、基板温度の下限については特に制限されず例えば常温(室温)とされ、上限は実験的に求められる。
また、バリア膜(2)の膜厚は、0.5nm以上10nm以下が好適である。ここでのバリア膜(2)の好適な範囲も、上述と同様に規定される。
第2の成膜処理室(13)では、前記Si(100)単結晶基板(1)を500℃以上1000℃以下に加熱保持する。ここで、Si(100)単結晶基板(1)が第2の成膜処理室(13)に搬送され、基板温度が加熱されたときに、上述の第2の工程に対応して、バリア膜(2)を固相エピタキシャル成長により結晶化し、その後のスパッタリングによって、前記金属硫化物のエピタキシャル膜(4)が成膜される工程が、上述の第3の工程に対応する。このときの、基板温度の下限と上限は、上述と同様に実験的に求められる。
また、前記金属硫化物は、好適には、MnS,MgSまたはCaSである。
より好適なテンプレート基板の作製装置において、搬送室(10)は基板搬送用のロボット(30)を備え、さらにロードロック室(11)を備えてマルチチャンバーシステムに対応する。
本発明によって奏せられる効果について総括すると以下の通りである。
本発明では、Si(100)単結晶基板(1)を90℃以下に保持して金属硫化物ターゲット(6)をスパッタリングして金属硫化物を成膜する第1の工程により、前記Si(100)単結晶基板(1)上にバリア膜(2)が形成される。このとき前記Si(100)単結晶基板(1)を低温(例えば90℃以下)に保持しているため、チャンバー(9)内壁から放出される硫黄によるSi基板(1)表面にダメージが与えられることがない。この第1の工程で形成されるバリア膜(2)は、次の第2の工程で前記Si(100)単結晶基板(1)を高温(例えば500℃以上1000℃以下)に加熱保持する際に、チャンバー内壁から放出される硫黄によるSi基板表面へのダメージに対する表面保護膜として機能する。また、第1の工程で形成された非晶質の金属硫化物薄膜は、この第2の工程で前記Si(100)単結晶基板が500℃以上1000℃以下に加熱保持されるので、固相エピタキシャル成長する。第2の工程に続く第3の工程では、Si(100)単結晶基板を同じく高温(例えば500℃以上1000℃以下)に加熱保持した状態で、固相エピタキシャル成長した第1の工程の金属硫化物薄膜(3)の上に、前記金属硫化物ターゲット(6)(または金属硫化物ターゲット(6_1)と同じ組成の金属硫化物ターゲット(6_2))をスパッタリングして金属硫化物薄膜(4)を堆積するので、第3の工程の金属硫化物薄膜(4)はエピタキシャル成長する。
以上のようにスパッタリング法によるSi基板上への金属硫化物薄膜のエピタキシャル成長において、スパッタリング成膜を連続して繰り返した際にエピタキシャル成長できなくなる再現性の問題を解決でき、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製することが可能となる。
さらに、本発明では、第1の工程で形成する金属硫化物薄膜の膜厚を10nm以下とすることで、第2の工程における加熱保持の際に第1の工程で形成した金属硫化物薄膜が固相エピタキシャル成長可能となる。
さらに、本発明では、前記金属硫化物薄膜をSiの格子定数0.543nmに近い格子定数を有するMnS(0.5209nm),MgS(0.5607nm)またはCaS(0.56836nm)のいずれかとすることでSi(100)単結晶基板上にエピタキシャル成長させることができ、テンプレート基板が作製可能となる。
本発明では、基板搬送用のロボット(30)を備えている搬送室(10)の周囲に複数の独立した成膜処理室(12、13)とロードロック室(11)とが備えられているマルチチャンバーシステムに対応するテンプレート基板の作製装置であって、Si(100)単結晶基板(1)上に金属硫化物をターゲット(6_1)として前記Si(100)単結晶基板の温度を90℃以下に保持した状態で前記金属硫化物の薄膜をスパッタリング成膜する第1の成膜処理室(12)と、前記第1の成膜処理室で前記金属硫化物薄膜を成膜した前記Si(100)単結晶基板(1)を500℃以上1000℃以下に加熱保持した状態で前記金属硫化物のターゲットと同一組成のターゲット(6_2)を用いて前記金属硫化物薄膜をスパッタリング成膜する第2の成膜処理室(13)とをそれぞれ少なくとも1室ずつ有する構成とする。本発明の構成とすることにより、前記第1の工程を第1の成膜処理室で行い、前記第2〜第3の工程を第2の処理室で行うことにより、それぞれ個別の処理室で行うことができ、第1の工程と第2〜第3の工程を同一成膜処理室で行った場合に必要な基板を加熱保持する機構の加熱と冷却の時間を省くことができ、Si(100)単結晶基板上に金属硫化物薄膜をエピタキシャル成長させたテンプレート基板をスパッタリング法により再現性良く安定に連続して作製できるとともに、スループットを高くすることができ生産性を向上させることができる。
2.実施の形態の詳細
実施の形態について更に詳述する。
〔実施例1〕
図1は、本発明に係るテンプレート基板の構成例を示す模式図である。Si(100)単結晶基板上に金属硫化物であるMnS薄膜をエピタキシャル成長させたテンプレート基板を示す。1はSi(100)単結晶基板、3は第1の工程で成膜され第2の工程で固相エピタキシャルさせて作製したMnS層、4は第3の工程でスパッタリング法により作成したMnS層である。
実施例1におけるテンプレート基板の作製方法について、詳しく説明する。
まずSi(100)単結晶基板1の表面の自然酸化膜を弗酸(弗化水素(HF;Hydrogen Fluoride)水溶液)で除去し、水洗をせずに表面を水素終端した状態でスパッタリング成膜を行う成膜処理室に入れ、5×10−6Paまで真空排気した。次に、このSi(100)単結晶基板1上に第1の工程でMnS層2を2nmスパッタリング成膜した。第1の工程のスパッタリング成膜条件は、以下の通りである。
成膜方式: 斜め回転スパッタリング
スパッタリング方式: RFマグネトロンスパッタリング
基板温度: 50℃以下(無加熱)
スパッタリングガス: アルゴン(Ar)
スパッタリング圧力: 2Pa
ターゲット: MnS
スパッタリング電力: RF150W
ターゲット−基板間距離: 140mm
前記第1の工程でMnS層2を成膜した後、成膜を一旦止めて基板温度を700℃まで加熱した(第2の工程)。この第2の工程でMnS層2は固相エピタキシャル成長すると考えられる。次に基板温度以外を前記第1の工程と同じスパッタリング成膜条件とした第3の工程でMnS層4を50nm成膜した。
図9は前記実施例1のテンプレート基板の2次元検出器を用いたX線回折(XRD:X−Ray Diffraction)測定結果(2次元イメージ)を示す図である。2θ=34.4°にMnS(200)のχ方向に輝線のない輝点が観察され、Si(100)単結晶基板1上にMnS層3およびMnS層4が単結晶エピタキシャル成長していることを示している。
前記実施例によれば、繰り返し何度スパッタリング成膜を行っても図9に示すXRD測定結果が得られ、Si(100)単結晶基板上にMnS薄膜をエピタキシャル成長させたテンプレート基板を再現性良く安定に作製することができた。
本実施例1では、基板温度以外のスパッタリング成膜条件を、第1の工程と第3の工程との間で同条件としたが、それぞれの工程において最適化してもよい。
〔実施例2〕
図2は、本発明に係るテンプレート基板の作製装置の構成例を模式的に示す平面図である。本実施例2で例示するテンプレート基板の作製装置は、基板搬送用のロボットを備えている搬送室の周囲に複数の独立した成膜処理室とロードロック室とが備えられているマルチチャンバーシステムに対応する。マルチチャンバーシステムは、基板搬送用ロボット30を備えた搬送室10と、その周囲にロードロック室11と、第1の成膜処理室12と、第2の成膜処理室13とがゲートバルブ21、22、23を介して備えられている。搬送室10、ロードロック室11、第1の成膜処理室12、および第2の成膜処理室13には真空ポンプ(図示せず)がそれぞれ接続されており、それら真空ポンプによって各室が真空排気されるようになっている。
本テンプレート基板の作製装置を用いた処理手順を以下に説明する。図3、図4及び図5はそれぞれ、第1、第2及び第3の工程の模式的な説明図である。図3、図4及び図5において、6_1と6_2は前記金属硫化物のスパッタリングのターゲット、7_1と7_2は基板ホルダー、8_1と8_2はヒーター、9_1と9_2はチャンバーである。ヒーター8_1と8_2は、特に制限されないが例えば電熱線で、外部から電源が供給されることによって基板ホルダー7_1と7_2を介して基板をそれぞれ加熱することができる。チャンバー9_1と9_2内には、それぞれ高周波(RF:Radio Frequency)電極が設置され、外部から供給されるRF電力によって、スパッタリングガス(例えばAr)をプラズマ放電させる。チャンバー9の内部に設置されまたは外部に接続される、真空ポンプからなる排気装置の他、RF電極、スパッタリングガスの導入管とバルブ、真空ゲージ、基板温度計その他のセンサーなどは、図示が省略されている。
まずSi(100)単結晶基板1の表面の自然酸化膜をHFで除去し、水洗をせずに表面を水素終端した状態でロードロック室11内に導入して、真空ポンプによってロードロック室11内を真空排気する。ロードロック室11を所望の圧力まで真空排気した後、ゲートバルブ21および22を介して基板搬送用ロボット30で前記Si(100)単結晶基板1をロードロック室11から第1の成膜処理室12へ搬送する。
次に第1の成膜処理室12において、搬送されたSi(100)単結晶基板1の温度を90℃以下に保持した状態で、金属硫化物(例えばMnS)をターゲット6_1として前記Si(100)単結晶基板1上に金属硫化物の薄膜2をスパッタリング成膜する、すなわち第1の工程、例えば前記実施例1記載の第1の工程を行う。例えば図3に示すように、ヒーター8_1による基板加熱を行わず、Si(100)単結晶基板1の基板温度を低温に保ったままで、金属硫化物(例えばMnS)層2をスパッタリング成膜する。このとき、チャンバー9_1の内壁には、金属硫化物が付着する。複数毎のSi(100)単結晶基板1を順次搬送チャンバー9_1内に導入し、スパッタリング法による金属硫化物層2のスパッタリング成膜を行って搬出する工程を、繰り返し行ったときには、チャンバー9_1の内壁に付着する金属硫化物は増していく。しかし、Si(100)単結晶基板1を加熱しないため、チャンバー9_1の内壁の温度は上昇しない。このため、内壁から離脱して雰囲気中に放出される硫黄の量は少なく(ほとんどなく)、また、基板温度が低く抑えられているので、Si(100)単結晶基板1の清浄なSi表面が露出していても硫黄との反応は抑えられ、ダメージは発生しない。
第1の成膜処理室12における第1の工程終了後、ゲートバルブ22および23を介して基板搬送用ロボット30で、第1の工程の成膜がなされたSi(100)単結晶基板1を、第1の成膜処理室12から第2の成膜処理室13へ搬送する。第2の成膜処理室13では、第1の工程の成膜がなされたSi(100)単結晶基板1を500℃以上1000℃以下に加熱保持した状態で前記金属硫化物のターゲットと同一組成のターゲット6_2を用いて前記金属硫化物薄膜をスパッタリング成膜する。すなわちSi(100)単結晶基板1を高温に加熱する第2の工程、例えば前記実施例1記載の第2の工程と、高温に加熱保持されたSi(100)単結晶基板1にスパッタリング成膜する第3の工程、例えば前記実施例1記載の第3の工程とを行う。例えば図4に示すように、第1の工程の成膜がなされたSi(100)単結晶基板1を、ヒーター8_2によって500℃以上1000℃以下に加熱する。より具体的には、500℃以上1000℃以下に加熱保持されているホルダー7_2上に、第1の工程の成膜がなされたSi(100)単結晶基板1を搬送して載置することにより、基板温度がホルダー7_2の温度に向かって上昇し、その過程で第1の工程で成膜された金属硫化物薄膜2が固相エピタキシャル成長して金属硫化物膜3に変化する(第2の工程)。その後、例えば図5に示すように、Si(100)単結晶基板1の基板温度を高温に保ったままで、金属硫化物膜3上に金属硫化物(例えばMnS)層4をスパッタリング成膜する(第3の工程)。このとき、チャンバー9_2の内壁には、金属硫化物が付着する。複数毎のSi(100)単結晶基板1を順次搬送してチャンバー9_2内に導入し、スパッタリング法による金属硫化物層4のスパッタリング成膜を行って搬出する工程を、繰り返し行ったときには、チャンバー9_2の内壁に付着する金属硫化物は増していく。ヒーター8_2により基板ホルダー7_2の温度は高温に保たれているため、その輻射によってチャンバー9_2の内壁は加熱され、蒸気圧の高い硫黄が内壁面から離脱して雰囲気中に放出されている。しかし、この雰囲気に搬送導入されるSi(100)単結晶基板1の表面には金属硫化物層2が成膜されているので、この金属硫化物層2が、雰囲気中の硫黄とSi(100)単結晶基板1のSi表面との反応を妨げる、バリア膜として機能する。
第2の成膜処理室13にて第3の工程の成膜がなされたSi(100)単結晶基板1は、ゲートバルブ23および21を介して第2の成膜処理室13からロードロック室11へ戻され、冷却後にロードロック室11をベントして取り出される。なお前記一連の処理工程で、ゲートバルブ21、22、23は各室の真空状態がお互いに影響しないように同時に開いた状態とならないように制御される。
本実施例2では、第1の工程と第2及び第3の工程とをそれぞれ個別に第1の成膜処理室12と第2の成膜処理室13で行うので、第2の成膜処理室13の基板加熱機構(図3及び図4に示すヒーター8_2)を加熱したままの状態とすることができ、第1の工程と第2及び第3の工程とを同一成膜処理室で行った場合に必要となる基板加熱機構の加熱と冷却の時間を省くことができる。
前記実施例2の第1の成膜処理室12および第2の成膜処理室13に取り付ける金属硫化物ターゲット6_1と6_2としては、MnSの他、MgS、CaSのいずれかを用いることができる。
前記実施例2では、ロードロック室11、第1の成膜処理室12および第2の成膜処理室13を各1室としているが、これに限るものではなく、各室を搬送室10の周囲にゲートバルブを介して複数配置することができる。例えば、ロードロック室を2室として、一つをロード専用、もう一つをアンロード専用としてもよく、一連の処理時間における排気・ベントの占める時間を短くすることができる。また第1の工程よりも処理時間が長くなる第2及び第3の工程を行う第2の成膜処理室13を複数配置してもよく、スループットが高くなり、生産性を向上させることができる。
また、前記実施例では金属硫化物としてMnSについて示したが、MgSまたはCaSでも同様にSi(100)単結晶基板上にエピタキシャル成長でき、テンプレート基板を作製できる。
〔実施例3〕
第1の工程における金属硫化物膜2の膜厚と基板温度、及び、第2の工程における基板温度について、さらに詳しく検討する。図6、図7及び図8は、第1の工程の金属硫化物膜2の一例であるMnS層の膜厚を変えた実験の結果、第1の工程の基板温度を変えた実験の結果、及び、第2〜第3の工程の基板温度を変えた実験の結果を、それぞれ示す説明図である。いずれも、第3の工程で金属硫化物(MnS)膜をスパッタリング法によって成膜した金属硫化物(MnS)膜の結晶性を評価した結果である。「○」印は良好なエピタキシャル膜が成膜されたことを表し、「△」印は結晶性が若干悪いエピタキシャル膜が成膜されたことを表し、「×」印は多結晶膜が成膜されたことを表す。
金属硫化物(MnS)膜の結晶性は、2次元検出器を用いたX線回折(XRD)で観測した結果に基づいて評価した。図9は、良好なエピタキシャル膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。入射X線の入射角θと等しい回折X線の強度を表す2θ方向に加え、それと垂直な面内の2次元の回折X線の強度をχ方向として、2次元イメージで表したものである。
図9は、良好なエピタキシャル膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。2θ=34.4°にMnS(200)のχ方向に輝線のない輝点(スポット)が観察され、基板面に垂直方向および面内方向に軸が揃っていることがわかる。即ち、Si(100)単結晶基板1上にMnS層が単結晶エピタキシャル成長していること(上記「○」印に相当)を示している。
図10は、結晶性が若干悪いエピタキシャル膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。(100)配向はしているが、χ方向に輝線が延びており、面内方向の配向性が若干悪いことがわかる。即ち、成膜されたMnS層は、結晶性が若干悪いエピタキシャル膜であること(上記「△」印に相当)を示している。
図11は、多結晶膜が成膜された場合の2次元検出器を用いたXRD測定結果(2次元イメージ)を示す図である。(100)配向はしているが、χ方向にリング状の輝線が観察され、面内方向の配向性がないことがわかる。即ち、成膜されたMnS層は多結晶膜であること(上記「×」印に相当)を示している。
図6は、第1の工程のMnS層の膜厚を変えた実験の結果を示す説明図である。第1の工程のMnS層の膜厚を、1nm,2nm,5nm,10nm,15nm,20nmと変化させ、第2〜第3の工程まで行った上で成膜されたMnS膜の結晶性を、2次元検出器を用いたXRDを使って評価した結果をまとめたものである。第1の工程のMnS層の膜厚以外の条件は、上述の実施例1に示した条件と同じである。MnS層の膜厚が1nm,2nm及び5nmでは、良好なエピタキシャル膜が成膜されている(「○」印)。膜厚が10nmでは、結晶性が若干悪いエピタキシャル膜であり(「△」印)、15nmと20nmでは多結晶膜である(「×」印)であることが観測された。
図7は、第1の工程の基板温度を変えた実験の結果を示す説明図である。第1の工程においてMnS膜2をスパッタリング成膜する際の基板温度を、25℃,50℃,70℃,90℃,110℃と変化させ、第2〜第3の工程まで行った上で成膜されたMnS膜の結晶性を、2次元検出器を用いたXRDを使って評価した結果をまとめたものである。第1の工程の基板温度以外の条件は、上述の実施例1に示した条件と同じである。基板温度が25℃,50℃及び70℃では、良好なエピタキシャル膜が成膜されている(「○」印)。基板温度が90℃では、結晶性が若干悪いエピタキシャル膜であり(「△」印)、110℃では多結晶膜である(「×」印)であることが観測された。
図8は、第2〜第3の工程の基板温度を変えた実験の結果を示す説明図である。実施例1に示した条件で第1の工程を行った後、第2〜3の工程における基板温度を、400℃,500℃,700℃,900℃,1000℃,1100℃と変化させ、第2〜第3の工程まで行った上で成膜されたMnS膜の結晶性を、2次元検出器を用いたXRDを使って評価した結果をまとめたものである。第1の工程の基板温度以外の条件は、上述の実施例1に示した条件と同じである。基板温度が700℃及び900℃では、良好なエピタキシャル膜が成膜されている(「○」印)。基板温度が500℃または1000℃では、結晶性が若干悪いエピタキシャル膜であり(「△」印)、400℃と1100℃では多結晶膜である(「×」印)であることが観測された。
以上の実験結果から、前記実施例1及び2で示したスパッタリング条件は、これらに限られるものではなく、第1の工程の基板温度を90℃以下に保持すること、第1の工程のMnS層2の膜厚を10nm以下にすること、第2〜第3の工程の基板温度を500℃以上1000℃以下に加熱保持するのが好適であることがわかる。さらには、第1の工程の基板温度を70℃以下に保持し、第1の工程のMnS層2の膜厚を5nm以下にし、第2〜第3の工程の基板温度を700℃以上900℃以下に加熱保持するとより好適である。ここで、第1の工程の基板温度の下限は任意であるが、同じチャンバーで行われる別の工程で積極的に基板を冷却する必要があるなどの特別の理由がなければ、室温または単に基板を加熱しない(ヒーターをオフする)とすればよい。また、第1の工程のMnS層2は、バリア膜としての機能を果たし、かつ、第2の工程における上記基板温度によって結晶化する膜厚であればよいので、下限は金属硫化物の結晶の格子定数相当(2原子層に相当)である、0.5nm程度である。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、スパッタリング法をCVD法など他の成膜法に変更してもよい。第3の工程における金属硫化膜のエピタキシャル成膜のために、基板が高温に加熱されるより前に、バリア層が形成されており、そのバリア層が上記エピタキシャル成膜のための基板加熱によって結晶化すればよいからである。したがって、第1の工程または第3の工程の成膜法の一方だけをCVD法など他の成膜法に変更してもよい。
本発明は、高輝度青色系発光素子、絶縁ゲート型電界効果トランジスタ、高電子移動度トランジスタ、その他の電子デバイスに用いて好適なテンプレート基板の作製方法及び作製装置などに広く適用することができる。
1 Si(100)単結晶基板
2 低温の基板温度でスパッタリング成膜したMnS層
3 固相エピタキシャル成長したMnS層
4 高温の基板温度でスパッタリング成膜したMnS層(エピタキシャル膜)
6 ターゲット
7 基盤ホルダー
8 ヒーター
9 チャンバー
10 搬送室
11 ロードロック室
12 第1の成膜処理室
13 第2の成膜処理室
21、22、23 ゲートバルブ
30 基板搬送用ロボット

Claims (13)

  1. シリコン(Si)(100)単結晶基板上に金属硫化物のエピタキシャル膜が積層されたテンプレート基板の作製方法であって、
    前記金属硫化物の組成を有するターゲットを用いたスパッタリング法により、前記Si(100)単結晶基板上に前記金属硫化物のバリア膜を成膜する第1の工程と、
    前記Si(100)単結晶基板を加熱して、前記第1の工程で成膜された前記バリア膜を固相エピタキシャル成長により結晶化する第2の工程と、
    前記金属硫化物の組成を有するターゲットを用いたスパッタリング法により、前記第2の工程で結晶化した前記バリア膜上に、前記金属硫化物のエピタキシャル膜をエピタキシャル成長させる第3の工程とを含むことを特徴とするテンプレート基板の作製方法。
  2. 前記第1の工程で成膜されるバリア膜が、非晶質であることを特徴とする請求項1記載のテンプレート基板の作製方法。
  3. 前記第1の工程において、前記Si(100)単結晶基板を90℃以下に保持することを特徴とする請求項1記載のテンプレート基板の作製方法。
  4. 前記第2の工程において、前記Si(100)単結晶基板を500℃以上1000℃以下に加熱することを特徴とする請求項3記載のテンプレート基板の作製方法。
  5. 前記第1の工程で成膜されるバリア膜の膜厚が0.5nm以上10nm以下であることを特徴とする請求項1記載のテンプレート基板の作製方法。
  6. 前記金属硫化物は、硫化マンガン(MnS),硫化マグネシウム(MgS)または硫化カルシウム(CaS)であることを特徴とする請求項1から請求項5のうちのいずれか1項記載のテンプレート基板の作製方法。
  7. Si(100)単結晶基板上に金属硫化物をターゲットとして、前記Si(100)単結晶基板上に前記金属硫化物のバリア膜をスパッタリング成膜する第1の成膜処理室と、
    前記第1の成膜処理室で前記バリア膜を成膜した前記Si(100)単結晶基板を加熱して、前記第1の工程で成膜された前記バリア膜を固相エピタキシャル成長により結晶化し、前記Si(100)単結晶基板を加熱した状態を保持して、前記金属硫化物のターゲットと同一組成のターゲットを用いて前記金属硫化物のエピタキシャル膜をスパッタリング成膜する、第2の成膜処理室と、
    前記第1の成膜処理室で前記バリア膜を成膜した前記Si(100)単結晶基板を前記第2の成膜処理室に搬送するための搬送室とを備えることを特徴とする、テンプレート基板の作製装置。
  8. 前記第1の成膜処理室で成膜されるバリア膜が、非晶質であることを特徴とする請求項7記載のテンプレート基板の作製装置。
  9. 前記第1の成膜処理室において、前記スパッタリング成膜を行うまでの前記Si(100)単結晶基板を90℃以下に保持することを特徴とする請求項7記載のテンプレート基板の作製装置。
  10. 前記第2の成膜処理室では、前記Si(100)単結晶基板を500℃以上1000℃以下に加熱保持することを特徴とする請求項9記載のテンプレート基板の作製装置。
  11. 前記バリア膜の膜厚が0.5nm以上10nm以下であることを特徴とする請求項7記載のテンプレート基板の作製装置。
  12. 前記金属硫化物は、MnS,MgSまたはCaSであることを特徴とする請求項7から11のうちのいずれか1項記載のテンプレート基板の作製装置。
  13. 前記搬送室は基板搬送用のロボットを備え、さらにロードロック室を備えてマルチチャンバーシステムに対応する、請求項7から12のうちのいずれか1項記載のテンプレート基板の作製装置。
JP2017515499A 2015-04-27 2016-04-20 テンプレート基板の作製方法および作製装置 Active JP6458332B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015089930 2015-04-27
JP2015089930 2015-04-27
PCT/JP2016/062478 WO2016175096A1 (ja) 2015-04-27 2016-04-20 テンプレート基板の作製方法および作製装置

Publications (2)

Publication Number Publication Date
JPWO2016175096A1 true JPWO2016175096A1 (ja) 2018-01-25
JP6458332B2 JP6458332B2 (ja) 2019-01-30

Family

ID=57199691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017515499A Active JP6458332B2 (ja) 2015-04-27 2016-04-20 テンプレート基板の作製方法および作製装置

Country Status (2)

Country Link
JP (1) JP6458332B2 (ja)
WO (1) WO2016175096A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002003297A (ja) * 2000-04-21 2002-01-09 Fuji Electric Co Ltd 酸化物薄膜素子およびその製造方法
JP2004006562A (ja) * 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
JP2004111883A (ja) * 2002-09-20 2004-04-08 Tokyo Inst Of Technol 薄膜素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002003297A (ja) * 2000-04-21 2002-01-09 Fuji Electric Co Ltd 酸化物薄膜素子およびその製造方法
JP2004006562A (ja) * 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
JP2004111883A (ja) * 2002-09-20 2004-04-08 Tokyo Inst Of Technol 薄膜素子およびその製造方法

Also Published As

Publication number Publication date
WO2016175096A1 (ja) 2016-11-03
JP6458332B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
KR101425498B1 (ko) 질화 알루미늄 단결정의 제조 장치, 질화 알루미늄 단결정의 제조 방법 및 질화 알루미늄 단결정
Hiramatsu et al. Heteroepitaxial growth of a wide-gap p-type semiconductor, LaCuOS
TW201718921A (zh) 氮化物半導體基板之製造方法、氮化物半導體基板及其加熱裝置
TWI567214B (zh) A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device
KR101281684B1 (ko) 질화물 반도체 기판의 제조방법
KR20150131217A (ko) Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US10294585B2 (en) Alumina substrate
JP3867161B2 (ja) 薄膜素子
JP5030909B2 (ja) 酸化亜鉛単結晶層の成長方法
US9029219B2 (en) Semiconductor wafer manufacturing method, and semiconductor wafer
TWI425559B (zh) 以單晶氧化物作為基板成長纖鋅礦結構半導體非極性m面磊晶層之方法
JP6458332B2 (ja) テンプレート基板の作製方法および作製装置
US10458041B2 (en) Alumina substrate
JP6100047B2 (ja) 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置
JP2017005147A (ja) 結晶性半導体膜、積層構造体および半導体装置
JP6848242B2 (ja) Iii族窒化物半導体の製造方法
JP3779831B2 (ja) 窒化物系iii−v族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
JP2017010966A (ja) 結晶性半導体膜、積層構造体および半導体装置
JP2017005146A (ja) 結晶性半導体膜、積層構造体および半導体装置
JP7125246B2 (ja) Iii族窒化物半導体の製造方法
JP4189842B2 (ja) 薄膜素子の製造方法
US10337120B2 (en) Alumina substrate
JPH10242053A (ja) GaN系半導体装置および、GaN系半導体装置の製造方法
JP6596875B2 (ja) 窒化ガリウムを含む積層体およびその製造方法
JP2013143475A (ja) 発光デバイスの製造方法及び真空処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170904

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181207

R150 Certificate of patent or registration of utility model

Ref document number: 6458332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250