JP3867161B2 - 薄膜素子 - Google Patents

薄膜素子 Download PDF

Info

Publication number
JP3867161B2
JP3867161B2 JP2002276205A JP2002276205A JP3867161B2 JP 3867161 B2 JP3867161 B2 JP 3867161B2 JP 2002276205 A JP2002276205 A JP 2002276205A JP 2002276205 A JP2002276205 A JP 2002276205A JP 3867161 B2 JP3867161 B2 JP 3867161B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
aln
layer
mns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002276205A
Other languages
English (en)
Other versions
JP2004111883A (ja
Inventor
秀臣 鯉沼
政桓 宋
豊裕 知京
泳祚 劉
パールハット アヘメト
義則 小西
喜幸 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute for Materials Science
Original Assignee
Fuji Electric Advanced Technology Co Ltd
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Advanced Technology Co Ltd, National Institute for Materials Science filed Critical Fuji Electric Advanced Technology Co Ltd
Priority to JP2002276205A priority Critical patent/JP3867161B2/ja
Priority to EP03255869.4A priority patent/EP1403911B1/en
Priority to US10/665,524 priority patent/US7259409B2/en
Publication of JP2004111883A publication Critical patent/JP2004111883A/ja
Application granted granted Critical
Publication of JP3867161B2 publication Critical patent/JP3867161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/46Sulfur-, selenium- or tellurium-containing compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02474Sulfides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02485Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はイオン結合性を有する化合物(以下、イオン結晶ともいう)を備えた薄膜素子に関し、より詳細には、イオン結晶薄膜を機能膜として利用する高輝度青色系発光素子(半導体レーザ)、絶縁ゲート型電界効果トランジスタ(MISFET)、高電子移動度トランジスタ(HEMT)、薄膜コンデンサ、その他の電子デバイスに用いて好適な薄膜素子に関する。
【0002】
【従来の技術】
窒化物や酸化物や硫化物は多様な物性を示す。それらは多結晶体であっても有用な機能性材料ではあるが、単結晶であるとより高性能になったり、単結晶にすることで発現する特性もある。これら材料を薄膜素子に応用する場合も単結晶的な薄膜を形成することにより、多結晶薄膜では得られない高性能・高機能素子を形成することが可能である。
【0003】
例えばGaN薄膜を用いた高輝度青色系発光素子やAlN/GaN薄膜を用いたMISFETやAlGaN/GaN薄膜を用いたHEMTなど、窒化物薄膜を用いた素子は数多く提案され実現されているが、窒化物薄膜は格子欠陥や粒界の少ない単結晶的な薄膜でないとキャリアの移動度が下がったり、発光層の発光効率や薄膜素子の寿命が悪くなってしまう。
【0004】
これら単結晶的な薄膜は、単結晶基板を用いて、エピタキシャル成長させるのが一般的である。GaN系の場合、単結晶サファイア基板上にMOCVD法(Metal Organic Chemical Vaper Deposition Method;有機金属気相成長法)やガスソースMBE法(Molecular Beam Epitaxial Method;分子線エピタキシャル法)の手段で形成する報告や、SiC基板の上に減圧式有機金属気相成長法により形成する報告などがある(非特許文献1参照)。酸化物系では単結晶チタン酸ストロンチウム(SrTiO:STO)や単結晶ランタンアルミネート(LaAlO:LAO)や単結晶サファイア基板上などにスパッタ法やPLD法(Pulsed Laser Deposition;パルスレーザ堆積法)などによりエピタキシャル薄膜が得られている。
【0005】
しかしながら、これらサファイア基板、SiC基板、単結晶STO基板、単結晶LAO基板などは高価であるため、汎用的なSi基板上に形成することが望ましい。また、Siデバイスとの融合の観点からも、Si上に機能性薄膜をエピタキシャル成長させることが望まれる。ところが、Si単結晶基板の上に直接イオン結合性の薄膜をエピタキシャル成長させるのは困難である。その理由としては、シリコンは共有結合性の結晶であり、Siと数%格子定数が違う材料は基板にコヒーレント(pseudomorphic)に成長せず、格子欠陥が入ってしまうということが考えられる。
【0006】
Si単結晶基板上に薄膜を形成する方法として、バッファ層を介する方法がある。よく用いられるのは、CeO,Y,ZrOのようなSiより酸化されやすい金属の酸化物を形成し非晶質のSiOの生成を防ぐ方法である。しかし、Si表面が酸化してしまうことは避けられず、SiO上に形成されたバッファ層の膜質はあまり良くないという問題がある。またTiNやTaNを用いたバッファ層もSiNxを形成し良くない。
【0007】
これに対し、バッファ層に金属硫化物薄膜を用いる方法が提案されている(特許文献1参照)。特許文献1によると、Siの硫化物をつくる生成ギブズエネルギは比較的小さく、Siと格子定数が近い場合、バッファ層/Si界面にアモルファス層を形成せずに硫化物をエピタキシャル成長させることが可能となる。特許文献1においてSiよりも硫化物をつくる生成ギブズエネルギが大きい元素には、Al,Ba,Be,Ca,Ce,In,La,Li,Mg,Mn,Mo,Na,Sr,Ta,Zrがあり、それらの単独か、それらの組合せの硫化物を用いることにより、Si界面反応を抑えることが可能であるとの開示があり、その金属硫化物層をバッファ層とした酸化物薄膜素子およびその製造方法が提案されている。
【0008】
また、CdSやZnSもSiより硫化物をつくる生成ギブズエネルギが大きい。
【0009】
【特許文献1】
特開平2002−3297号公報
【0010】
【非特許文献1】
吉田清輝著,「GaNを用いた電子デバイス」,「応用物理」,応用物理学会,1999年7月10日,第68巻,第7号,p.790,p.798
【0011】
【発明が解決しようとする課題】
しかしながら、レーザダイオード、LED用エピタキシャル薄膜をSi基板上に成膜した薄膜素子は実現されていなかった。
【0012】
本発明の目的は、Si単結晶基板上に形成するイオン結合を有する化合物の薄膜素子を製造するにあたり、Si基板直上に金属硫化物のエピタキシャル薄膜を形成した薄膜素子を提供することである。
【0013】
【課題を解決するための手段】
本出願人らによる新たな検討の結果、ZnS以外の硫化物薄膜でもSi基板上にエピタキシャル成長し、その上に酸化物以外でもイオン結晶をエピタキシャル成長させることが可能であることを見出した。よって、本発明ではシリコン単結晶基板(100)上にエピタキシャル成長により形成された金属硫化物バッファ層と、該金属硫化物バッファ層上にエピタキシャル成長により形成され、
【0014】
【数5】
Figure 0003867161
【0015】
を表面に持つ窒化アルミニウム(AlN)中間層と、該AlN層上にエピタキシャル成長により形成され、
【0016】
【数6】
Figure 0003867161
【0017】
を表面に持つ窒化ガリウム(GaN)機能性薄膜層とを備え、前記金属硫化物バッファ層は、硫化マンガン(MnS)、硫化マグネシウム(MgS)、または硫化カルシウム(CaS)からなることを特徴とする薄膜素子を提案する。
【0018】
また、シリコン単結晶基板(100)上にエピタキシャル成長により形成された金属硫化物バッファ層と、該金属硫化物バッファ層上にエピタキシャル成長により形成され、
【0019】
【数7】
Figure 0003867161
を表面に持つ窒化アルミニウム(AlN) 中間層と、該AlN層上にエピタキシャル成長により形成され、
【0020】
【数8】
Figure 0003867161
【0021】
を表面に持つ窒化ガリウム(GaN)機能性薄膜層とを備え、前記金属硫化物バッファ層は、硫化亜鉛(ZnS)の亜鉛を一部マンガン(Mn)に置き換えた化学式Zn(1−x),MnxSy(ただし、xとyは0と1の間の値)で表される材料からなることを特徴とする薄膜素子を提供する。
【0047】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図1は本発明に係るGaN発光デバイス用AlN基板及びその上に形成したGaN薄膜の構成を示す図である。現在サファイヤ(0001)面上に成長したGaN系発光素子ではピエゾ効果により内部電界のためのシュタルク効果が発生し、それによる発光特性の影響が問題になっている。これを解決する方法として従来技術ではサファイヤ基板のサファイヤのR面上に
【0048】
【外13】
Figure 0003867161
【0049】
を成長させる方法と立方晶GaNをSiC/Si(100)面上に成長させる方法が採られている。しかし、本実施の形態ではSi(100)面という汎用の基板を用い、熱力学的に安定な
【0050】
【外14】
Figure 0003867161
を利用できる
【0051】
【外15】
Figure 0003867161
【0052】
を有するSi(100)基板1を形成した。本発明によるAlN基板を用いればシュタルク効果の発光特性の影響を受けない
【0053】
【外16】
Figure 0003867161
【0054】
を安価に形成することが可能となり、その上にGaN発光素子部分を形成することができる。
【0055】
【外17】
Figure 0003867161
【0056】
の形成を説明する前に、まずSi基板1上のMnSバッファ層2について説明する。Si(100)単結晶基板およびSi(111)単結晶基板をHF(Hydrogen Fluoride;弗化水素)で自然酸化膜を除去し水洗の後に成膜室に入れ、10分程度で真空にひいた。基板温度700℃にて1×10−6Torr程度の真空中でMnSをPLD法にて形成し、20nmに成膜した。
【0057】
図2はMnS薄膜のXRD測定結果である。MnSはNaCl構造を有する格子定数5.209Åの立方晶である。MnSをSi(111)基板上に形成した場合には図2(a)に示す様に(111)配向し、Si(100)基板上に形成した場合は図2(b)に示す様に(100)配向した。よって、ZnSをバッファ層としてSi基板上にイオン結合エピタキシャル薄膜を形成する場合と同様、MnSをバッファ層とすれば、Si(100)基板上にcubic構造のイオン結晶薄膜が、Si(111)基板上にはhexagonalなイオン結晶薄膜がエピタキシャル成長できる可能性がある。なお、MnS薄膜2またはZnS層上に、エピタキシャル成長により形成された白金族層と、この白金族層上にエピタキシャル成長により形成されたイオン結合性を有する化合物の薄膜とを成膜することも好ましい。この金属としてロジウム、イリジウム、パラジウム、白金のいずれかまたはこれらの合金を用い、その単層膜もしくは複数層の薄膜を成膜することもでき、イオン結合性を有する化合物の薄膜が2種類以上のイオン結合性を有する化合物の薄膜を順次積層形成することも好ましい。
【0058】
MnS/Si薄膜上に基板温度700℃にて5×10−5Torrの窒素雰囲気でAlN薄膜3を形成した。
【0059】
図3はSi(111)基板を用いた場合のXRD測定結果を示す。Si(111)基板上ではウルツ鉱構造のAlN薄膜(W−AlN)がc軸配向して成長している。すなわちC面が形成されている。
【0060】
図3の基板の場合と同条件でMnS/Si(100)薄膜上にAlN薄膜を形成した。図4(b)にXRD測定結果を示す。Si(100)基板上ではウルツ鉱構造の
【0061】
【外18】
Figure 0003867161
【0062】
が成長している。この面はC面とは直交する面である。MnSのバッファ層を形成せずに直接Si(100)基板上にAlN薄膜を形成した場合の薄膜のXRD測定結果を図4(a)に示す。MnSバッファ層がない場合、AlNはウルツ鉱構造のAlN薄膜(W−AlN)がc軸配向して成長している。よって、Si(100)基板上にAlN薄膜の
【0063】
【外19】
Figure 0003867161
【0064】
を形成するためにはMnSバッファ層を介在させることが効果的であることがわかった。
【0065】
図5はAlN/MnS/Si(100)薄膜のXRD Phi scan測定結果を示す。立方晶のMnSがSi(100)基板にエピタキシャル成長しており、その上に形成したAlN薄膜も4回対称でエピタキシャル成長していることが分かる。
【0066】
本製造方法でMnS/Si(100)薄膜上に形成したAlN薄膜はセン亜鉛鉱構造ではなくウルツ鉱構造を採っていることがRHEED(reflection high−energy electron diffraction:反射高速電子線回折)の観察結果から判明した。
【0067】
この観察結果を図6および図7に示す。図6(a),(b)は
【0068】
【外20】
Figure 0003867161
【0069】
とSi[010]方向に電子線を入射した場合のパターンを示しており、図6(a)はMnS/Si(100)薄膜のRHEED観察結果である。ストリークパターンが得られており、入射電子線の加速電圧(25kV)とストリークの間隔よりMnSの格子定数は約5.2Åであることが分かり、非特許文献1の値(5.209Å)とほぼ等しいことが分かった。図6(b)はAlN/MnS/Si(100)薄膜のRHEED観察結果であり、それぞれAlN薄膜の
【0070】
【外21】
Figure 0003867161
【0071】
と[0001]方向にあたる。
図7は
【0072】
【外22】
Figure 0003867161
【0073】
のRHEEDパターンのシミュレーション結果(図7(a))とセン亜鉛鉱(Zincblende:ZB)Wurtzite構造のAlN(220)面のRHEEDパターンのシミュレーション結果(図7(b))を示す。パターン解析により、AlN薄膜はウルツ鉱構造を採っていることが分かった。方位関係は
【0074】
【外23】
Figure 0003867161
【0075】
とSi[010]方向に沿って、それぞれAlN薄膜の
【0076】
【外24】
Figure 0003867161
【0077】
と[0001]方向にあたる。
【0078】
図8にAlN/MnS/Si(100)薄膜の結晶成長方位関係の模式図を示す。薄膜成長の方位関係は、AlN[0001]‖MnS[010]‖Si[010]と
【0079】
【外25】
Figure 0003867161
【0080】
であり、面方位関係は、
【0081】
【外26】
Figure 0003867161
【0082】
である。
【0083】
汎用Si基板を出発として得られた
【0084】
【外27】
Figure 0003867161
【0085】
を基板として利用し
【0086】
【外28】
Figure 0003867161
【0087】
を形成することが可能であり、図1にその断面構造を示している。図中符号1はSi(111)単結晶基板で、2は単結晶基板1上に形成されたMnS層(約50nm)、3はMnS層2上に形成されたAlN層(約1000nm)、4はAlN層上に形成され、発光層として機能するGaN層(約100nm)を示している。
【0088】
Si(100)単結晶基板をHF(Hydrogen Fluoride;弗化水素)で自然酸化膜を除去し水洗の後に成膜室に入れ、10分程度で真空にひいた。基板温度700℃にて1×10−6Torr程度の真空中でMnSをPLD法にて約50nm形成した。薄膜を室温に冷却し、別なPLD装置でAlN層を基板温度700℃にて5×10−5Torrの窒素雰囲気で約1000nm形成した。GaN層を基板温度1000℃にてMOCVD法で約100nm形成した。
【0089】
図9にGaN/AlN/MnS/Si(100)薄膜の断面全体と図10にAlN/MnS界面、図11にGaN/AlN界面の断面TEM像を示す。界面反応層はほとんど見られず、明瞭な格子像が得られている。XRD測定の結果、
【0090】
【外29】
Figure 0003867161
【0091】
が支配的な配向のGaN薄膜が得られていることが分かった。
【0092】
図12にGaN/AlN/MnS/Si(100)薄膜の室温(295K)におけるカソードルミネッセンス(CL)発光スペクトルを示す。約3.3eVの紫外光の発光を認めた。
【0093】
MnS以外にSi基板上にエピタキシャル成長する硫化物を示す。図13および図14はMgSを用いた場合を示す。図13は2θ−ω測定結果であり、図14はMgS(222)ピークのpole−figure測定結果である。図15はCaSを用いた場合を示す。このMgS,CaS薄膜は両方ともSi(100)基板上でエピタキシャル成長している。
【0094】
図16には(Zn,Mn)S(Mnは5%)をSi基板上にPLD法を用いて形成した膜のXRD測定結果である。Si(100)基板上に形成した場合は図16(a)に示す様に(100)配向した。Si(111)基板上に形成した場合には図16(b)に示す様に(111)配向した。よって、ZnSをバッファ層としてSi基板上にイオン結合エピタキシャル薄膜を形成する場合と同様、また、図2を参照して前述したとおりMnSをバッファ層とするのと同様に(Zn,Mn)Sをバッファ層とすれば、Si(100)基板上にcubic構造のイオン結晶薄膜が、Si(111)基板上にはhexagonalなイオン結晶薄膜がエピタキシャル成長できる可能性がある。
【0095】
ところで、Si基板に対しZnSは格子定数が室温で僅かに0.5%小さいだけで、エピタキシャル成長に適している。(Zn,Mn)SのようにZnを一部別な金属で置き換えた複合金属硫化物を用いると、ZnSの格子定数を僅かに変えることが可能で、さらにSiと格子整合の良い組成を作り出すことができる。このとき、硫化亜鉛(ZnS)の亜鉛を一部別な金属(M)に置き換えた化学式Zn(1−x),MxSy(ただしxとyは0と1の間の値)で表される材料を用いることが好ましい。硫化亜鉛(ZnS)の亜鉛を一部別な金属(M)に置き換えた化学式Zn(1−x),MxSy(ただしxとyは0と1の間の値)で表される材料を用いることも好ましい。また、Siの熱膨張係数はおよそ4.6×10−6/Kであり、ZnSのそれはおよそ6.7×10−6/KとSiよりやや大きい。そこで、硫化物バッファ層の組成により最適成膜温度を制御できる可能性がある。
【0096】
さらに別の形態として、減圧下において、シリコン単結晶基板上に分子状の金属硫化物を供給することにより基板上に金属硫化物をエピタキシャル成長させ、その上にイオン結合性を有する化合物の薄膜をエピタキシャル成長させること、および、減圧下において、シリコン単結晶基板上に分子状の金属硫化物を供給することにより基板上に金属硫化物をエピタキシャル成長させ、その上に2種類以上のイオン結合性を有する化合物の薄膜を順次エピタキシャル成長させることおよび、減圧下において、シリコン単結晶基板上に分子状の硫化マンガンを供給することにより前記基板上に金属硫化物をエピタキシャル成長させ、その上に
【0097】
【外30】
Figure 0003867161
【0098】
を表面に持つ窒化アルミニウム(AlN)をエピタキシャル成長させ、該窒化アルミニウム層上に
【0099】
【外31】
Figure 0003867161
【0100】
を表面に持つ窒化ガリウム(GaN)薄膜を成長させることも好ましい。
【0101】
Siに格子定数の近い単純な金属硫化物はZnSであり、格子不整合はおよそ0.5%である。よって、ZnS以外のSiと格子不整合の大きい硫化物はSi基板上に成長させたときに結晶性が悪くなり、その硫化物層の上に形成するイオン結晶薄膜の初期成長段階では結晶性が悪くなると考えられる。しかし、イオン結晶薄膜の膜厚を厚くしたり、成長条件を適当なものにしてやる(例えば、側面成長を利用して転移を減らす薄膜形成法(lataral overgrowth法、すなわち、高転位密度を有する下地結晶に酸化シリコンなどでマスクを施し、リソグラフィにより形成した開口部から結晶成長を開始してファセット形成させる方法)を用いる)ことで、イオン結晶薄膜自身の結晶性を向上することができる。したがって、上記実施例に示したように、バッファ層はSi基板との間に入って、イオン結晶のエピタキシャル成長方向を決める働きをすれば良い。
よって、Siと幾分か格子不整合があっても、エピタキシャル成長する硫化物をバッファ層とすれば、その上にエピタキシャル成長するイオン結晶薄膜素子は形成できる。
【0102】
【発明の効果】
以上説明したように本発明によれば、硫化物バッファ層を用いSi基板上にイオン結合性結晶をエピタキシャル成長させた薄膜素子を形成することが容易となり、特性向上も見込まれる。特にGaN/AlN/MnS/Si(100)の薄膜を形成することにより、汎用Siの基板を用い熱力学的に安定なウルツ鉱構造でシュタルク効果の発光特性の影響を受けない
【0103】
【外32】
Figure 0003867161
【0104】
を形成でき、高効率な発光デバイスを安価に形成することが可能となる。
【図面の簡単な説明】
【図1】本発明に係るGaN発光デバイス用AlN基板及びその上に形成したGaN薄膜の構成を示す断面図である。
【図2】MnS/Si薄膜のXRD測定結果を示す特性図である。
【図3】AlN/MnS/Si(111)薄膜のXRD測定結果を示す特性図である。
【図4】AlN/Si(100)薄膜のXRD測定結果を示す特性図である。
【図5】AlN/MnS/Si(100)薄膜のXRD測定結果を示す特性図である。
【図6】MnS/Si(100)薄膜およびAlN/MnS/Si(100)薄膜のRHEED観察結果を示す図である。
【図7】
【外33】
Figure 0003867161
のRHEEDパターンのシミュレーション結果とセン亜鉛鉱(Wurtzite)構造のAlN(220)面のRHEEDパターンのシミュレーション結果を示す図である。
【図8】AlN/MnS/Si(100)薄膜の結晶成長方位関係の模式図である。
【図9】GaN/AlN/MnS/Si(100)薄膜の断面TEM像を示す図である。
【図10】AlN/MnS界面の断面TEM像を示す図である。
【図11】GaN/AlN界面の断面TEM像を示す図である。
【図12】GaN/AlN/MnS/Si(100)薄膜のXRD測定結果を示す特性図である。
【図13】MgS/Si(100)薄膜のXRD測定結果(2θ−ω)を示す特性図である。
【図14】MgS/Si(100)薄膜のXRD測定結果(MgS(222)ピークのpole−figure)を示す特性図である。
【図15】MgS/Si(100)薄膜のXRD測定結果(2θ−ω)を示す特性図である。
【図16】(Zn,Mn)S(Mnは5%)をSi基板上にPLD法を用いて形成した膜のXRD測定結果を示す特性図である。
【符号の説明】
1 Si単結晶基板
2 MnS層
3 AlN層
4 GaN層

Claims (2)

  1. シリコン単結晶基板(100)上にエピタキシャル成長により形成された金属硫化物バッファ層と、該金属硫化物バッファ層上にエピタキシャル成長により形成され、
    Figure 0003867161
    を表面に持つ窒化アルミニウム(AlN)中間層と、該AlN層上にエピタキシャル成長により形成され、
    Figure 0003867161
    を表面に持つ窒化ガリウム(GaN)機能性薄膜層とを備え、
    前記金属硫化物バッファ層は、硫化マンガン(MnS)、硫化マグネシウム(MgS)、または硫化カルシウム(CaS)からなることを特徴とする薄膜素子。
  2. シリコン単結晶基板(100)上にエピタキシャル成長により形成された金属硫化物バッファ層と、該金属硫化物バッファ層上にエピタキシャル成長により形成され、
    Figure 0003867161
    を表面に持つ窒化アルミニウム(AlN) 中間層と、該AlN層上にエピタキシャル成長により形成され、
    Figure 0003867161
    を表面に持つ窒化ガリウム(GaN)機能性薄膜層とを備え、
    前記金属硫化物バッファ層は、硫化亜鉛(ZnS)の亜鉛を一部マンガン(Mn)に置き換えた化学式Zn(1−x),MnxSy(ただし、xとyは0と1の間の値)で表される材料からなることを特徴とする薄膜素子。
JP2002276205A 2002-09-20 2002-09-20 薄膜素子 Expired - Fee Related JP3867161B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002276205A JP3867161B2 (ja) 2002-09-20 2002-09-20 薄膜素子
EP03255869.4A EP1403911B1 (en) 2002-09-20 2003-09-19 Thin film device with a MnS intermediate layer and its fabrication method
US10/665,524 US7259409B2 (en) 2002-09-20 2003-09-22 Thin film device and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002276205A JP3867161B2 (ja) 2002-09-20 2002-09-20 薄膜素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006171766A Division JP4189842B2 (ja) 2006-06-21 2006-06-21 薄膜素子の製造方法

Publications (2)

Publication Number Publication Date
JP2004111883A JP2004111883A (ja) 2004-04-08
JP3867161B2 true JP3867161B2 (ja) 2007-01-10

Family

ID=31973222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002276205A Expired - Fee Related JP3867161B2 (ja) 2002-09-20 2002-09-20 薄膜素子

Country Status (3)

Country Link
US (1) US7259409B2 (ja)
EP (1) EP1403911B1 (ja)
JP (1) JP3867161B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355027C (zh) * 2004-06-11 2007-12-12 中国科学院半导体研究所 一种在硅衬底上生长高质量氮化铝的方法
CN100418192C (zh) * 2005-08-05 2008-09-10 中国科学院长春光学精密机械与物理研究所 铁掺杂的硫化锌薄膜生长制备方法
JP5243256B2 (ja) * 2005-11-01 2013-07-24 マサチューセッツ インスティテュート オブ テクノロジー モノリシックに集積化された半導体材料およびデバイス
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3d 반도체소자 제조방법 및 3d 반도체소자
JP5431667B2 (ja) 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
US9224903B2 (en) * 2012-04-17 2015-12-29 Kyocera Corporation Method for manufacturing photoelectric converter
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US9245742B2 (en) * 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
JP6596875B2 (ja) * 2015-03-30 2019-10-30 東ソー株式会社 窒化ガリウムを含む積層体およびその製造方法
US20180072570A1 (en) 2015-03-30 2018-03-15 Tosoh Corporation Gallium nitride-based sintered compact and method for manufacturing same
WO2016175096A1 (ja) * 2015-04-27 2016-11-03 国立研究開発法人物質・材料研究機構 テンプレート基板の作製方法および作製装置
CN106119774A (zh) * 2016-07-14 2016-11-16 安徽樵森电气科技股份有限公司 一种铝芯导线表面镀硅工艺
CN114651084B (zh) * 2019-10-31 2024-08-06 东曹株式会社 层叠膜结构体和其制造方法
FR3143837A1 (fr) * 2022-12-19 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif électronique
CN116314507B (zh) * 2023-05-19 2023-07-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1931883A (en) 1982-12-14 1984-06-21 B.F.I. Sales Pty. Ltd. Timer activated object dispensing device
JPS61111137A (ja) 1984-11-02 1986-05-29 Nippon Telegr & Teleph Corp <Ntt> ZnS膜の作製方法
JPS62181483A (ja) * 1986-02-05 1987-08-08 Poritoronikusu:Kk レ−ザ−素子
JPH03160735A (ja) 1989-11-17 1991-07-10 Daido Steel Co Ltd 硫化亜鉛系化合物半導体
JPH03160736A (ja) 1989-11-17 1991-07-10 Daido Steel Co Ltd 硫化亜鉛化合物半導体
JPH03187189A (ja) 1989-12-15 1991-08-15 Nippon Telegr & Teleph Corp <Ntt> 固体光源
JPH0543399A (ja) 1991-03-08 1993-02-23 Ricoh Co Ltd 薄膜機能部材
JPH0882612A (ja) 1994-09-14 1996-03-26 Oki Electric Ind Co Ltd 電気容量式湿度センサ
JP3461611B2 (ja) 1995-03-24 2003-10-27 正紀 村上 Ii−vi族化合物半導体装置及びその製造方法
TW420835B (en) 1997-06-16 2001-02-01 Matsushita Electric Ind Co Ltd Semiconductor manufacture method and manufacturing device therefor
EP0896354A1 (en) * 1997-08-08 1999-02-10 Pioneer Electronic Corporation Electron emission device and display device using the same
JP4258106B2 (ja) 2000-04-21 2009-04-30 富士電機デバイステクノロジー株式会社 酸化物薄膜素子およびその製造方法
JP2002063987A (ja) * 2000-08-18 2002-02-28 Tdk Corp 複合基板の製造方法、複合基板およびel素子
JP2002075871A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JP2004006562A (ja) 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
US6888156B2 (en) 2001-06-29 2005-05-03 National Institute For Materials Science Thin film device

Also Published As

Publication number Publication date
EP1403911B1 (en) 2013-11-06
EP1403911A3 (en) 2009-11-04
US20040159854A1 (en) 2004-08-19
EP1403911A2 (en) 2004-03-31
US7259409B2 (en) 2007-08-21
JP2004111883A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
JP3867161B2 (ja) 薄膜素子
US8390023B2 (en) Sapphire substrate, nitride semiconductor luminescent element using the sapphire substrate, and method for manufacturing the nitride semiconductor luminescent element
TWI524552B (zh) 具有AlzGa-zN層的半導體晶圓及其製造方法
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
KR101281684B1 (ko) 질화물 반도체 기판의 제조방법
JP2003282602A (ja) 結晶成長用基板およびZnO系化合物半導体デバイス
JP2006324465A (ja) 半導体装置及びその製造方法
KR20080010261A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP2008034834A6 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
US9899213B2 (en) Group III nitride semiconductor, and method for producing same
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP7352271B2 (ja) 窒化物半導体基板の製造方法
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
TWI425559B (zh) 以單晶氧化物作為基板成長纖鋅礦結構半導體非極性m面磊晶層之方法
EP1271626A2 (en) Thin film device and its fabrication method
JPWO2005006420A1 (ja) 窒化物半導体素子並びにその作製方法
JP4189842B2 (ja) 薄膜素子の製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
TW201337050A (zh) 纖鋅礦結構材料之非極性晶面
JP2004006562A (ja) 薄膜素子及びその製造方法
JP3152152B2 (ja) 化合物半導体エピタキシャルウエハ
JP2010232549A (ja) 窒化物系半導体素子及びその製造方法
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP7430316B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20021204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20030930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20030930

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040521

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060621

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20060621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent or registration of utility model

Ref document number: 3867161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees