KR101503618B1 - Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판 - Google Patents

Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판 Download PDF

Info

Publication number
KR101503618B1
KR101503618B1 KR1020137008856A KR20137008856A KR101503618B1 KR 101503618 B1 KR101503618 B1 KR 101503618B1 KR 1020137008856 A KR1020137008856 A KR 1020137008856A KR 20137008856 A KR20137008856 A KR 20137008856A KR 101503618 B1 KR101503618 B1 KR 101503618B1
Authority
KR
South Korea
Prior art keywords
layer
chromium
substrate
group iii
gas
Prior art date
Application number
KR1020137008856A
Other languages
English (en)
Other versions
KR20130113452A (ko
Inventor
류이치 토바
마사히토 미야시타
타카후미 야오
카츠시 후지이
Original Assignee
도와 일렉트로닉스 가부시키가이샤
도와 홀딩스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤, 도와 홀딩스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20130113452A publication Critical patent/KR20130113452A/ko
Application granted granted Critical
Publication of KR101503618B1 publication Critical patent/KR101503618B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/586—Nitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

MOCVD 성장로 내로 크롬층을 질화하는 경우에, 형성된 크롬 질화물층면에 있어서의 삼각뿔 형상의 질화크롬 미결정이 차지하는 면적비율을 향상시키는 것에 의해서, 그 후 크롬 질화물층 상에 성장되는 결정층의 결정성이나 균일성을 향상시킬 수 있는 III족 질화물 반도체 소자 제조용 기판의 제조 방법을 제공한다. 성장용 하지 기판 상에, 크롬층을 형성하는 성막 공정과 상기 크롬층을, 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과 상기 크롬 질화물층 상에, 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정을 구비하는 III족 질화물 반도체 소자 제조용 기판의 제조 방법이며, 상기 크롬층은, 스퍼터링법에 의해, 스퍼터링 입자 비정 영역에 있어서의 성막 속도가 7~65Å/초의 범위에서, 두께가 50~300Å의 범위가 되도록 성막되어 상기 크롬 질화물층은, 로 내 압력 6.666 kPa 이상 66.66 kPa 이하의, 온도 1000℃ 이상의 MOCVD 성장로 내에 있어서, 암모니아 가스를 포함한 가스 분위기 중에서 형성되어 상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은, 질소 가스 및 수소 가스로 이루어진 캐리어 가스로 해, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 한다.

Description

III족 질화물 반도체 소자 제조용 기판의 제조 방법, III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법, 및 III족 질화물 성장용 기판{METHOD FOR PRODUCING SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTOR ELEMENT FABRICATION, METHOD FOR PRODUCING GROUP III NITRIDE SEMICONDUCTOR FREE-STANDING SUBSTRATE OR GROUP III NITRIDE SEMICONDUCTOR ELEMENT, AND GROUP III NITRIDE GROWTH SUBSTRATE}
본 발명은 III족 질화물 반도체 소자 제조용 기판의 제조 방법, III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법, 및 III족 질화물 성장용 기판에 관한 것이다.
일반적으로, Al, Ga 등과 N의 화합물로 이루어진 III족 질화물 반도체로 구성되는, 예를 들면 III족 질화물 반도체 소자는, 발광소자 또는 전자 디바이스용 소자로서 널리 이용되고 있다. 이러한 III족 질화물 반도체는, 현재, 예를 들면 사파이어로 이루어진 결정 성장 기판 상에, MOCVD(Metal Organic Chemical Vapor Deposition：유기 금속 화학 기상 성장)법에 의해 형성되는 것이 일반적이다.
그렇지만, III족 질화물 반도체와 결정 성장 기판(일반적으로는 사파이어)은 격자 정수가 크게 다르기 때문에, 이 격자 정수의 차이에 기인하는 전위가 생겨 결정 성장 기판 상에 성장시킨 III족 질화물 반도체층의 결정 품질이 저하해 버린다고 하는 문제가 있다.
이 문제를 해결하기 위해, 종래 기술에서는, 예를 들면 사파이어 기판 상에, 저온 다결정 또는 비정질 상태의 버퍼층을 개재하여 GaN층을 성장시키는 방법이 널리 이용되고 있다. 그러나, 사파이어 기판은 열전도율이 작기 때문에 방열성이 나쁘고, 절연성으로 전류를 흐르게 할 수 없기 때문에, 질화물 반도체 디바이스층의 한 면에 n전극과 p전극을 형성시키고 전류를 흘리는 구성을 취하여, 이 구성에서는 대전류를 흘리기 어렵고, 고출력의 발광 다이오드(LED)의 제작에는 부적당하다.
이 때문에, 비특허문헌 1 및 특허문헌 1에는, 도전성으로 열전도율이 큰 다른 지지 기판에 성장층을 붙이고, GaN의 에너지 갭보다 큰 양자 에너지를 가지는 레이저 빛을 사파이어 기판의 이면으로부터 GaN 층에 조사하여 Ga과 N으로 열분해시켜, 사파이어 기판과 III족 질화물 반도체층을 박리하는 레이저 리프트 오프법 등의 방법이 제안되고 있다. 그렇지만, 이들 방식은 레이저 리프트 오프 장치의 비용이 높은 것, 박리시키는 GaN층 상에 형성된 디바이스층에도 열 데미지가 도입되기 쉽다는 등의 과제가 있다.
또, 다른 종래 기술로서는, 특허문헌 2~5에, 사파이어 기판 상에, 금속 질화물층을 개재시켜 GaN층을 성장시킨 기술이 개시되고 있다. 이 방법에 의하면, GaN층의 전위밀도를 상기 버퍼층 기술과 비교해 저감할 수 있어, 고품질의 GaN층을 성장시키는 것이 가능하다. 이것은, 금속 질화물층인 CrN막과 GaN층과의 격자 정수 및 열팽창 계수의 차이가 비교적 작기 때문이다. 또, 이 CrN막은, 화학 에칭액으로 선택적으로 에칭할 수 있어, 성장용 기판과 III족 질화물 반도체 디바이스층을 케미컬 리프트 오프법을 이용해 분리시키는 프로세스에서 유용하다.
이러한 특허문헌에 있어서는, 크롬 질화물층의 적합한 조건으로서 HVPE(Hydride Vapor Phase Epitaxy: 하이드라이드 기상성장법) 장치 내에서, 성장용 (0001) 사파이어 기판 상에 성막된 금속 크롬층을 암모니아 가스를 포함한 분위기 하에서 1000℃ 이상의 온도에서 질화 처리를 가해, 기판면 상에 도 1(a)에 나타내는 삼각뿔 형상의 크롬 질화물 미결정을 부분적으로 형성시키는 기술이 개시되고 있다. 크롬 질화물의 결정 구조는 암염형(입방정계)이며, 삼각뿔의 저면은 (111) 면이며, 저변은 사파이어 기판 (0001) 면내의 [10-10], [01-10], [-1100] 방향에 평행이고, 저면의 중심으로부터 삼각뿔의 정점으로 향한 방위는 도 1(b)의 X선 회절 2θ-ω 스캔의 결과로 나타낸 바와 같이 [111]이 된다.
일본 특허공표 2001-501778호 공보 국제 공개 제 2006/126330호 공보 일본 특허공개 2008-91728호 공보 일본 특허공개 2008-91729호 공보 WO2007/023911 공보
W.S.Wong 등, Appl.Phys.Lett.72(1998) 599.
이와 같이, 일반적으로, 크롬층의 질화 처리는 HVPE 장치 내에서 행해진다. 그 이유로서는, HVPE 장치 내에서의 질화 처리가 핫 월형(Hot-wall Type)이며, III족 원료인 GaCl 등의 III족 염화물 가스와 혼합하기 전에 암모니아 가스가 가열되기 때문에, 암모니아 가스의 분해 효율이 좋은 것 등을 들 수 있다. 그렇지만, 질화물 반도체 소자 형성에는 박막 성장이 불가결한데, HVPE 성장로(成長爐)에서는, 질화물 반도체층의 박막 형성이 곤란하고, HVPE 로(爐)에서 CrN층을 형성한 후에, MOCVD 로로 옮길 필요가 있지만, 이 때에 CrN층 표면의 산화 등에 의해, CrN층 상에 양호한 결정성을 가지는 III족 질화물 반도체층의 에피택셜 성장이 곤란하다고 하는 문제가 있었다.
본 발명자 등은, 이들 문제를 해결할 수 있도록, MOCVD 성장로 내에서 크롬층에 질화 처리를 가했는데, 특허문헌 2~5에 기재된 제조 조건은 일부, 필요조건이지만 충분 조건은 아닌 것을 찾아냈다. 즉, 도 2(a)에 나타낸 바와 같이, 약(略) 삼각뿔 형상의 크롬 질화물 미결정 뿐만이 아니고, 방위가 가지각색으로 사각형에 가까운 인편상(鱗片狀)이나 부정형의 미결정도 포함되고, 도 2(b)나 도 2(c)에 나타낸 바와 같이, 하지 기판 상에서의 기판면내에서의 형상의 격차가 관측되는 경우가 있었다. 또한, 사각형에 가까운 인편상의 노출면(露呈面)은 암염형 구조의｛100｝면군인 것은, 도 2(d)에 나타내는 X선 회절의 결과로부터 암시된다.
크롬 질화물층 상에 결정성이 좋은 III족 질화물 반도체 결정층을 성장하기 위해서는, 성장용 (0001) 사파이어 기판면에 수직인 방향으로 크롬 질화물층의 [111] 방위가 일치하는 것, 및 크롬 질화물층의 면내 회전의 방위가 갖추어져 사파이어 (0001) 면내의 소정 방위가 되는 것이 바람직하기 때문에, 상기 인편상이나 부정형으로 방위가 가지각색인 미결정이 형성되는 것은 결정층의 결정성이나 균일성을 저하시킬 우려가 있다.
본 발명의 목적은, MOCVD 성장로 내에서 크롬층을 질화하는 경우에, 형성된 크롬 질화물층면에 있어서의 약 삼각뿔 형상의 질화크롬 미결정이 차지하는 면적비율을 향상시키는 것에 의해서, 그 후 크롬 질화물층 상에 성장되는 결정층의 결정성이나 균일성을 향상시킬 수 있는 III족 질화물 반도체 소자 제조용 기판의 제조 방법, 및 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 요지 구성은 이하와 같다.
(1) 성장용 하지 기판 상에 크롬층을 형성하는 성막 공정과, 상기 크롬층을 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과, 상기 크롬 질화물층 상에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정을 구비하는 III족 질화물 반도체 소자 제조용 기판의 제조 방법이며, 상기 크롬층은 스퍼터링법에 의해 스퍼터링 입자 비정 영역에서의 성막 속도가 7~65Å/초의 범위에서 두께가 50~300Å의 범위가 되도록 성막되고, 상기 크롬 질화물층은 로(爐) 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서 암모니아 가스를 포함한 가스 분위기 중에서 형성되고, 상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어진 캐리어 가스로 하고, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 하는 III족 질화물 반도체 소자 제조용 기판의 제조 방법.
(2) 상기 크롬 질화물층 표면의 질화크롬 미결정 중, 약(略) 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 상기 (1)에 기재된 III족 질화물 반도체 소자 제조용 기판의 제조 방법.
(3) 상기 크롬층은 복수의 성장용 하지 기판 상에 각각 평균 성막 속도가 1~10Å/초의 범위가 되도록 간헐적으로 성막되는 상기 (1) 또는 (2)에 기재된 III족 질화물 반도체 소자 제조용 기판의 제조 방법.
(4) 상기 약 삼각뿔 형상의 질화크롬 미결정의 저변의 방위가 상기 III족 질화물 반도체층의 <11-20> 방향 (a축 방향) 군에 평행인 상기 (2) 또는 (3)에 기재된 III족 질화물 반도체 소자 제조용 기판의 제조 방법.
(5) 상기 성장용 하지 기판은, 육방정계 또는 유사 육방정계의 결정 구조를 가지고, 표면이 (0001) 면인 상기 (1)~(4) 중 어느 하나에 기재된 III족 질화물 반도체 소자 제조용 기판의 제조 방법.
(6) 성장용 하지 기판 상에 크롬층을 형성하는 성막 공정과, 상기 크롬층을 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과, 상기 크롬 질화물층 상에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정과, 상기 크롬 질화물층을 케미컬 에칭으로 제거함으로써 상기 성장용 하지 기판과 상기 III족 질화물 반도체를 분리시키는 분리 공정을 구비하는 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법이며, 상기 크롬층은 스퍼터링법에 의해 스퍼터링 입자 비정 영역에서의 성막 속도가 7~65Å/초의 범위에서 두께가 50~300Å의 범위가 되도록 성막되고, 상기 크롬 질화물층은 로 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서, 암모니아 가스를 포함한 가스 분위기 중에서 형성되고, 상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어진 캐리어 가스로 하고, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 하는 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법.
(7) 상기 크롬 질화물층 표면의 질화크롬 미결정 중, 약 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 상기 (6)에 기재된 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법.
(8) 상기 크롬층은 복수의 성장용 하지 기판 상에 각각 평균 성막 속도가 1~10Å/초의 범위가 되도록 간헐적으로 성막되는 상기 (6) 또는 (7)에 기재된 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법.
(9) 상기 약 삼각뿔 형상의 질화크롬 미결정의 저변의 방위가 상기 III족 질화물 반도체층의 <11-20> 방향 (a축 방향)군에 평행인 상기 (7) 또는 (8)에 기재된 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법.
(10) 상기 성장용 하지 기판은, 육방정계 또는 유사 육방정계의 결정 구조를 가지고, 표면이 (0001) 면인 상기 (6)~(9) 중 어느 하나에 기재된 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법.
(11) 기판과, 상기 기판 위의 크롬 질화물층을 가지는 III족 질화물 성장용 기판에 있어서, 상기 크롬 질화물층 표면의 질화크롬 미결정 중, 약 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 것을 특징으로 하는 III족 질화물 성장용 기판.
본 발명에 의하면, 성장용 하지 기판 상에 성막되는 크롬층의 성막 조건, 및 이 크롬층을 MOCVD 성장로 내에서 질화하기 위한 질화 조건을 적절히 설정함으로써, 형성된 크롬 질화물층면에서의 약 삼각뿔 형상의 질화크롬 미결정이 차지하는 비율을 향상시킬 수 있고, 이것에 의해서 크롬 질화물층 상에 계속해 성장되는 III족 질화물 반도체층이나 III족 질화물 반도체 소자 구조층의 결정층의 결정성이나 균일성을 향상시킬 수 있는 III족 질화물 반도체 소자 제조용 기판의 제조 방법, 및 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법을 제공할 수 있다.
도 1(a) 및 도 1(b)는 각각 사파이어 (0001) 기판 상에 스퍼터 성막한 크롬층을 HVPE 로 내에서 질화 처리를 가한 시료의 표면 SEM 사진 및 X선 회절 2θ-ω 스캔의 결과를 나타낸다.
도 2(a)~(c)는 각각 사파이어 (0001) 기판 상에 스퍼터 성막한 크롬층을 소정 조건으로 MOCVD 로 내에서 질화 처리했을 경우의 시료의 표면 SEM 사진을 나타내고, 도 2(d)는 X선 회절 2θ-ω 스캔의 결과를 나타낸다.
도 3(a)~(d)는 본 발명에 따르는 III족 질화물 반도체 소자 제조용 기판의 제조 방법을 설명하기 위한 모식적 단면도이다.
도 4(a) 및 도 4(b)는 여러가지 스퍼터링 장치의 모식적 사시도이며, 도 4(c)는 도 4(b)에 나타내는 스퍼터링 장치의 모식적 단면도이다.
도 5(a) 및 도 5(b)는 성막 속도와 평균 성막 속도와의 관계를 설명하기 위한 그래프이다.
도 6(a) 및 도 6(b)는 각각 크롬층의 성막 속도와 질화 처리 후의 약 삼각뿔 형상의 크롬 질화물 미결정의 형성 비율과의 관계, 및 크롬층의 평균 성막 속도와 질화 처리 후의 약 삼각뿔 형상의 크롬 질화물 미결정의 형성 비율과의 관계를 나타내는 그래프이다.
도 7(a) 및 도 7(b)는 질화 처리 후의 시료의 표면 SEM 사진을 나타내고, 도 7(c)는 X선 회절 2θ-ω 스캔의 결과를 나타낸다.
도 8(a) 및 도 8(b)는 각각 사파이어 기판 위의 크롬층을 수소·질소 혼합가스 분위기, 질소 가스 분위기 중에서 열처리 했을 경우의 크롬층의 표면 형태를 나타내는 SEM 사진을 나타낸다.
도 9(a)는 캐리어 가스 중 질소의 비율과 약 삼각뿔 형상의 미결정이 차지하는 면적비율과의 관계를 나타내는 그래프이며, 도 9(b)~(f)는 각각 질화 처리 후 시료의 표면 SEM 사진을 나타낸다.
도 10은 질화 처리시 로 내 압력과 질화 처리후 크롬 질화물층의 표면 상태를 나타내는 SEM 사진을 나타낸다.
도 11은 캐리어 가스가 총 질소인 경우에 있어서, 질화 처리 온도 및 처리 시간을 바꾸었을 경우의 크롬 질화물층의 표면 상태를 나타내는 SEM 사진을 나타낸다.
도 12(a)~(e)는 본 발명에 따르는 III족 질화물 반도체 소자 제조용 기판, III족 질화물 반도체 자립 기판 및 III족 질화물 반도체 소자의 제조 방법을 설명하기 위한 모식적 단면도이다.
도 13(a) 및 도 13(b)는 각각 크롬층의 성막 속도 및 평균 성막 속도와 MOCVD법으로 성장한 GaN층의 X선 록킹 커브의 반치폭과의 관계를 나타내는 그래프이다.
도 14(a) 및 도 14(b)는 하지 기판종의 차이에 의한 크롬 질화물층, III족 질화물 반도체층의 결정 방위(에피택셜) 관계를 나타내는 도면이다.
도 15는 크롬층의 두께와 MOCVD법으로 성장한 GaN층의 X선 록킹 커브의 반치폭과의 관계를 나타내는 그래프이다.
도 16(a) 및 도 16(b)는 각각 X선 회절 2θ-ω 스캔의 결과 및 질화 처리 후의 시료의 표면 SEM 사진이다.
본 발명에 따르는 III족 질화물 반도체 소자 제조용 기판의 제조 방법, 및 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법의 실시형태에 대해 도면을 참조하면서 설명한다. 여기서, 본 발명에서의 III족 질화물 반도체 소자 제조용 기판이란, 성장용 하지 기판 상에 성막한 크롬 질화물층 상에 적어도 1층의 III족 질화물 반도체층을 성장시킨 것을 말하고, III족 질화물 반도체 자립 기판이란, 성장용 하지 기판 상에 성막한 크롬 질화물층 상에 수백μm 이상의 두께의 III족 질화물 반도체층을 성장시킨 후, 성장용 하지 기판을 분리하여 얻어지는 것을 말한다. 또, III족 질화물 반도체 소자란, 상기 III족 질화물 반도체 소자 제조용 기판에 대해서, 전극 증착 등의 디바이스 프로세스를 실시하여 소자 분리한 것을 말하거나, 혹은, III족 질화물 반도체 자립 기판 상에 III족 질화물 반도체 소자 구조층을 형성하고, 전극 증착 등의 디바이스 프로세스를 실시해 소자 분리한 것을 말한다. 또, III족 질화물 반도체로서는, 예를 들면 GaN계, InGaN계, AlInGaN계, AlGaN계 등을 들 수 있지만, 이들로 한정되는 것은 아니다. 또한, 본 명세서에서 「층」은, 연속한 층이어도 좋고, 불연속인 층이어도 좋은 것으로 한다. 「층」은, 두께를 가지고 형성되고 있는 상태를 나타낸다.
도 3(a)~(d)는 본 발명에 따르는 III족 질화물 반도체 소자 제조용 기판의 제조 방법을 설명하기 위한 모식적 단면도이다. 도 3(a)에 나타내는 공정에서는, 성장용 하지 기판(10)을 준비한다. 일례로서 성장용 하지 기판(10)은 사파이어 단결정으로, 성장용 하지 기판의 상면측의 표면(10a)는 (0001) 면이 되고 있다. 사파이어의 단결정은 능면체정(菱面體晶)의 결정 구조이어서, 유사(擬似) 육방정계이다.
성장용 하지 기판(10)으로서는, 유사 육방정계나 육방정계 및 입방정계의 몇개의 결정 구조를 가지는 재료이면, 사파이어 이외의 재료이어도 좋다. 예를 들면, AlN 단결정이나 각종 성장용 기판 상에 AlN 에피택셜 층을 형성한 템플레이트 기판이어도 좋다.
도 3(b)에 나타낸 공정에서는, 성장용 하지 기판(10)의 표면(10a)에 소정의 속도로 크롬층(20)을 형성한다. 이 크롬층(20)은, 스퍼터링법에 따라 성막되어 스퍼터링 입자 비정 영역에 있어서의 성막 속도는 7~65Å/초의 범위이다. 또, 스퍼터링 시의 분위기는, 압력 0.05~0.5 Pa의 범위의 Ar 가스이지만, 장치 구성에 의해 압력 범위는 적당히 조정하면 좋다. 또한, 크롬층(20)의 성막 방법으로서는 RF(고주파) 또는 DC(직류) 스퍼터링법 등을 들 수 있고, 크롬층(20)의 두께는 50~300Å의 범위가 되도록 성막된다.
스퍼터링 장치로서는, 타겟 면적과 동등 혹은 그것보다 면적이 작은 대향 위치에 단~수매의 기판을 세트하는 경우도 있지만, 생산성을 향상하기 위해서 다수매의 성장용 하지 기판 상에 성막을 실시하는 경우, 도 4(a)에 나타내는 캐러셀 타입(carousel type)이나 도 4(b)에 나타내는 평행 평판 타입으로, 기판 보지(保持) 홀더 혹은 트레이(130)를 회전해 성막한다. 그 경우, 도 4(c)에 나타낸 바와 같이, 타겟(120) 근방의 스퍼터링 입자 비정 영역(140)을 기판(110)이 주기적으로 통과하기 때문에, 도 5(a)에 나타내는 성막 속도로 간헐적으로 성막되게 된다. 배치내의 성막 두께의 불균형을 억제하려면, 각 기판 모두 동일 회수만 성막하는 것, 혹은 1회당 성막 속도를 억제해 동일 회수가 되지 않는 경우에서도, 성막량의 차이를 줄일 필요가 있다.
여기서, 기판 홀더 혹은 트레이(130)의 회전수를 Arpm으로 했을 경우(도 5(a))로부터, 만일 회전수를 2배의 2×Arpm으로 했을 경우에는, 도 5(b)와 같이, 단위 시간당 성막 회수는 배증하지만, 영역(140)에 머무는 시간이 반감하므로, 회전수를 바꾸어도 단위 시간당 성막 두께는 기본적으로는 변하지 않는다. 여기에서는, 성막 프로세스 시간에 성막 두께를 제거한 것을, 평균 성막 속도라 한다.
본 발명의 목적은, III족 질화물 반도체층의 결정성을 향상하기 위해서 적합한 크롬 질화물층을 형성함에 있어, 부정형이나 사각형에 가까운 인편상의 미결정은 아닌 삼각뿔 형상의 미결정을 하지 기판 전면에 걸쳐서 균일하게 형성하는 것에 있다. 이하에, 크롬층(20)의 형성 조건 및 MOCVD 성장로 내에서의 질화 조건에 대해 말한다.
도 4(b)에 나타내는 평행 평판 타입의 RF 스퍼터링 장치에 사파이어 (0001) 기판을 세트해, 고주파 전원을 조정해 평균 성막 속도가 0.25~10Å/초(성막 속도는 1.65~65.9Å/초)의 범위에서, 크롬층(20)을 120Å 성막한 시료를 준비했다. 또한, 트레이의 회전수는 20 rpm로 했다.
다음으로, MOCVD 장치 내에 시료를 세트해, 암모니아 가스의 함유 비율이 25 체적%, 유량 6 SLM(Standard Litter Per Minute：0℃, 1기압에서의 유량으로 환산한 유량), 암모니아 가스 이외의 가스로서 수소는 함유 비율이 20 체적% 및 질소는 함유 비율이 55 체적%(캐리어 가스에 차지하는 질소 가스의 비율은 약 73.3 체적%)로 하고, 압력 26.664 kPa로 기판 온도 1080℃에서 10분간 질화 처리를 행해, 크롬층(20)을 도 3(c)의 크롬 질화물층(30)으로 했다. 여기서, 암모니아 가스의 함유 비율은 5 체적% 이상 95 체적% 이하의 범위이다. 함유 비율이 5 체적% 미만의 경우, 질화의 효율이 저하되어 질화 처리 시간이 길어져 버리기 때문이다. 또 95 체적%를 넘으면 장치 보호상 암모니아 가스의 유입을 방지하기 위한 퍼지가스를 충분히 흘릴 수 없게 되어 버리기 때문이다. 또한, 수소 및 질소 혼합가스 분위기 중에서 승온 속도는 30℃/분으로 승온하여 600℃가 된 시점에서부터 암모니아 가스의 공급을 개시했다. 냉각과정에서는 600℃가 된 시점에서 암모니아 가스 및 수소 가스의 공급을 정지하여, 질소 가스 분위기 중에서 냉각했다. 또한, 도 3(c) 및 도 3(d)는 크롬 질화물층을 단면이 약 삼각형의 연속체로서 과장하여 나타내는 것이다.
질화 처리한 시료의 표면을 SEM(주사형 전자현미경)으로 관찰해, 크롬 질화물 미결정의 형상 관찰을 실시하고, 시료면 내에서의 약 삼각뿔 형상의 미결정이 차지하는 비율과 성막 속도 및 평균 성막 속도와의 관계를 조사했다. 시료면 내에 형성된 크롬 질화물 미결정 중 약 삼각뿔 형상의 미결정이 차지하는 비율은, 약 삼각뿔이 차지하는 비율이 적은 경우에는 SEM 사진에서 약 삼각뿔이라고 판단한 미결정에 삼각형의 마크를 겹쳐 쓰고, 그 면적비율을 화상 처리로 산출했다. 또, 약 삼각뿔 형상의 미결정이 대부분을 차지하는 경우에는, 약 삼각뿔 형상이 아니라고 판단된 미결정에 대해서 마크를 겹쳐 써 그 면적비율을 화상 처리로 산출해, 100%에서 공제해 약 삼각뿔 형상의 미결정이 차지하는 비율을 구했다. 또한, 약 삼각뿔의 판단 기준은, SEM 사진의 높이에 기인하는 콘트라스트로부터, 정점 및 3방향에 능선을 관찰할 수 있는 것으로 했다. 또, 미결정이 단독으로는 없고 복수가 이어져 있어도 합체부 이외에 능선이 관찰되는 경우에는 그것도 포함했다. 그러므로, 「약(略)」삼각뿔 형상으로 여기서는 표현한다.
또한, 각각의 크롬 성막 속도 조건에 대해서는, 2매의 2인치 구경의 사파이어 기판을 이용해 각각의 중심 및 중심으로부터 사방 20 mm의 위치 4점, 합계 5점의 위치에서 면내 분포의 평가를 행해, 2매의 합계로 10점의 평가점을 산출했다. 도 6(a) 및 도 6(b)는 각각의 성막 속도 조건에 대한, 상기 10점의 위치에서의 약 삼각뿔 형상의 미결정이 차지하는 면적비율의 최대와 최소의 범위를 나타내고 있다. 스퍼터링 시의 성막 속도 및 평균 성막 속도가 느린, 예를 들면 도 6(a) 및 도 6(b) 중에서 (I)로 나타내는 성막 속도 1.65Å/초와 평균 성막 속도 0.25Å/초의 경우, 도 7(a)의 SEM 사진에 나타내도록 질화 처리 후에 약 삼각뿔 형상의 미결정이 형성되지 않고, 사각형에 가까운 인편상이나 부정형의 크롬 질화물 미결정이 다수를 차지하는 것을 알 수 있다. 도 7(a)의 SEM 사진의 약 삼각뿔 형상의 미결정이 차지하는 비율은 약 4%이었다. 반대로, 스퍼터링시의 성막 속도 및 평균 성막 속도가 빠른, 예를 들면 도 6(a) 및 도 6(b) 중에서 (II)로 나타내는 성막 속도 30Å/초와 평균 성막 속도 4.5Å/초의 경우, 도 7(b)의 SEM 사진에 나타낸 바와 같이 질화 처리 후에 약 삼각뿔 형상이 대부분을 차지하는 것 알 수 있다. 도 7(b)의 SEM 사진의 크롬 질화물 미결정 중 약 삼각뿔 형상의 미결정이 차지하는 비율은 약 97%이었다. 또한, 도 7(b)에서는 큰 약 삼각뿔 형상의 높이의 영향으로 SEM 사진의 흑백의 콘트라스트가 붙어 있지만, 검은 부분은 반드시 평탄하지 않고, 한층 더 고배율로 보다 작은 약 삼각뿔 형상의 미결정이 관찰되는 경우가 많다. 다만, 본 발명에서는, 도 7의 SEM 사진의 배율로 면적비를 평가하는 것으로 한다.
즉, 도 3(b)에 나타내는 크롬층(20)의 성막 공정에서는, 스퍼터링 입자 비정 영역(140)에서의 성막 속도는 7Å/초 이상, 또 평균 성막 속도를 1Å/초 이상으로 함으로써 사각형에 가까운 인편상이나 부정형의 크롬 질화물 미결정이 격감해, 도 7(b)의 SEM 사진에도 나타낸 바와 같이 약 삼각뿔 형상의 미결정이 차지하는 면적비율을 70% 이상, 90% 이상, 또 95% 이상으로 할 수 있는 것을 알 수 있다. 또 SEM 사진인 도 7(b)의 시료의 X선 회절 2θ-ω 스캔의 결과는, 도 7(c)에 나타낸 바와 같이, 크롬 질화물이 하지 기판면에 수직인 [111] 방향으로 배향하고 있어, 상술한 도 2(d)와 같은 CrN｛100｝방위가 존재하는 상태는 해소되었다. 치밀한 막질을 얻으려고 했을 경우, 일반적으로 성막 속도는 느린 편이 좋다고 여겨지고 있지만, 본 발명의 목적에 맞은 양호한 질화 처리가 이루어지는 관점에서는 성막 속도가 빠른 편이 좋은 것이 발견되었다.
이러한 질화 처리 후의 크롬 질화물층의 미결정의 형태 변화에 대한 학술적인 이유는 확실하지 않지만, 고속 성막에 의해 금속 크롬층 내에 공공(空孔)·공공 클러스터 등의 원자 레벨로의 불완전함이 생겨 질소의 크롬층 중의 확산속도가 빨라져, 하지의 사파이어 기판 표면의 AlN 중간층의 형성이 효율적으로 행해져 나아가서는 크롬 질화물의 고상 에피택셜 성장 시에 AlN 중간층의 정보를 이어 받아 배향성이 좋은 삼각뿔 형상의 크롬 질화물 미결정이 형성되는 것이라고 생각할 수 있다. 또한, 중간층의 형성에 대해서는, 일본 특허공개 2008-110912호 공보의 도 7에 나타나고 있다.
다만, 후술과 같이 크롬층의 두께는 50~300Å(5~30nm)의 범위가 적정치이며, 바람직하게는 50~180Å의 범위이므로, 만일 10Å/초를 넘는 평균 성막 속도로 성막한다면, 성막 프로세스 시간은 5에서 18초 미만이 되고, 기판 보지 홀더 혹은 트레이(130)의 회전수의 제약도 있어, 그 이상의 속도에서는 성막 배치 내에서의 막 두께의 균일성 확보가 곤란해지기 때문에, 평균 성막 속도는 8Å/초 이하, 또 스퍼터링 입자 비정 영역(140)에서의 성막 속도는 65Å/초 이하가 바람직하다.
즉, MOCVD 장치 내에서 크롬층을 질화 처리하여 계속 MOCVD 장치 내에서 III족 질화물 반도체층을 성장하는 경우에는, 크롬층의 성막 공정에서는 평균 성막 속도가 1Å/초 이상 10Å/초 이하의 범위가 바람직하고, 평균 성막 속도가 1.8Å/초 이상 8Å/초 이하의 범위가 보다 바람직하고, 평균 성막 속도가 4Å/초 이상 8Å/초 이하의 범위가 더욱 바람직하다. 스퍼터링 입자 비정 영역(140)에서의 성막 속도는 7Å/초 이상 65Å/초 이하의 범위로 한다.
종래, 크롬층의 질화 처리는 HVPE 장치 내에서 행해지고 있었다. 이것은, HVPE 장치 내에서의 질화 처리가 핫 월형이며, III족 원료인 GaCl 등의 III족 염화물 가스와 혼합하기 전에 암모니아 가스가 가열되는데 대해, MOCVD 장치에서는 기상 반응을 억제하기 위해서, 기판 부분만을 가열하는 구조가 취해지기 때문에 암모니아 가스의 분해 효율이 나쁘고, 주로 질화에 기여하는 원자상 질소의 공급이 HVPE법보다 적게 되어 버리기 때문이라고 생각할 수 있다. 또한, 열평형 상태에서의 암모니아 가스의 분해율은 800℃에서 약 1%, 900℃에서 약 3% 정도로 되어 있다. 그렇지만, 질화물 반도체 소자 형성에는, 박막 성장이 불가결하고, HVPE로에서는, 질화물 반도체층의 박막 형성이 곤란하고, HVPE로에서 CrN층을 형성한 후에, MOCVD 로로 옮길 필요가 있지만, 이 때에 CrN층 표면의 산화 등에 의해, CrN층 상에 양호한 결정성을 가지는 에피택셜 성장이 곤란했다.
일반적으로, 암모니아의 분해 반응은,
2NH3⇔N2＋3H2···(식 1)
의 식으로 표기되지만, 암모니아가 해리했을 때에는, 일단 원자상 질소와 원자상 수소가 형성되어 원자상 질소가 금속 크롬층의 질화에 지배적인 영향을 주는 것이라고 생각할 수 있다.
그 뒷받침으로서, 사파이어 기판 상에 금속 크롬층을 성막한 후, 암모니아 가스의 공급을 실시하지 않고, 캐리어 가스로서 수소 및 질소의 혼합가스, 혹은 질소 가스만으로 1080℃, 10분의 가열 처리를 실시했을 경우에는, 도 8(a) 및 도 8(b)에 나타낸 바와 같이 금속막이 응집해, 수μm 사이즈의 섬 형상의 불연속막이 되는 것과 동시에, 질화가 대부분 진행하지 않고 크롬 질화물 미결정은 형성되지 않는 것으로부터도 추정된다. 또한, 도 8(a)은 수소 및 질소의 혼합가스, 도 8(b)는 질소 가스의 경우이다. 다만, 수소 가스의 유무로 약간 형태가 다른 것을 알 수 있다.
그래서, 암모니아 가스 이외의 캐리어 가스인 질소와 수소 가스의 혼합 비율을 바꾸었을 경우의 크롬층의 질화 상태의 차이를 조사했다. 사파이어 기판(10) 상의 금속 크롬층의 두께는 120Å이며, 스퍼터링 성막시의 평균 성막 속도는 1.8Å/초, 스퍼터링 입자 비정 영역(140)에 있어서의 성막 속도는 18.1Å/초로 했다. 암모니아 가스의 함유 비율은 25 체적%, 유량은 6 SLM로 하고, 질소와 수소의 혼합 캐리어 가스 중 질소 가스의 비율을 0, 20, 44, 73, 100 체적%로 하고, 압력 26.664 KPa로 기판 온도 1080℃에서 10분간 질화 처리를 행해, 도 3(c)의 크롬 질화물층(30)을 형성했다. 또한, 수소 및 질소 혼합가스 분위기 중에서 승온 속도는 30℃/분으로 하여 600℃가 된 시점에서부터 암모니아 가스의 공급을 개시했다. 냉각과정에서는 600℃가 된 시점에서 암모니아 가스 및 수소 가스의 공급을 정지해, 질소 가스 분위기 중에서 냉각했다.
질화 처리한 시료(2인치 구경의 사파이어 기판을 각각의 조건에서 2~3매 제작)의 각 기판의 중심, 중심으로부터 사방 20 mm 위치 4점, 합계 5점의 표면을 SEM(주사형 전자현미경)으로 관찰해, 크롬 질화물 미결정의 형상 관찰을 행했다. 또한, 약 삼각뿔 형상의 미결정이 차지하는 면적비율의 산출 방법은, 상술한 바와 같다. 도 9(a)에 캐리어 가스 중 질소의 함유 비율과 약 삼각뿔 형상의 미결정이 차지하는 면적비율의 관계를 나타낸다. 여기에서는, 각 조건의 시료 관찰점의 최대치와 최소치의 범위를 나타내고 있다. 특히 질소 가스의 비율이 낮은 편으로 시료면 내의 크롬 질화물의 형태의 차이가 커서 모두를 예시할 수 없지만, 대표적인 예를 도 9(b)~(f)에 나타낸다. 또한, 도에는, 각각 상술한 혼합 캐리어 가스 중 질소 가스의 비율이 기재되어 있다.
캐리어 가스 중 질소의 함유 비율이 50 체적% 이하의 경우, 시료면 내 위치에서의 약 삼각뿔 형상의 크롬 질화물 미결정의 형성 면적비율의 불규칙도 크지만, 캐리어 가스 중 질소의 비율이 60 체적% 이상에서는 시료면 내에서의 격차도 큰폭으로 저감하고, 약 삼각뿔 형상의 크롬 질화물 미결정이 균일 비교적 면내에 형성되어 면적비율이 적어도 70% 이상이 되는 것을 알 수 있다. 게다가 70 체적% 이상에서는 약 삼각뿔 형상의 크롬 질화물 미결정이 면내 전체에 걸쳐, 면적비율이 90% 이상으로 형성되는 것을 알 수 있다.
따라서, MOCVD 성장로 내에서 금속 크롬층의 질화 공정에 있어서의, 암모니아 가스를 포함한 가스 분위기의 암모니아 이외의 가스 성분으로서 질소 및 수소를 캐리어 가스로서 이용해 질소의 함유 비율이 60~100 체적%의 범위로 하는 것, 및 상술한 금속 크롬층(10)을 성막할 때의 성막 속도를 소정치 이상으로 함으로써, 질화 후 크롬 질화물층면에서의 질화크롬 미결정 중, 약 삼각뿔 형상의 질화크롬 미결정이 차지하는 면적비율을 70% 이상으로 할 수 있다.
학술적인 이유는 확실하지 않지만, 압력이 일정한 경우, 암모니아 가스와 질소 가스 및 수소 가스의 혼합가스 중의 수소의 비율을 내리면, 식 1의 반응이 오른쪽, 즉 암모니아의 분해가 촉진되는 것에 의한 것이라고 생각할 수 있다. HVPE 로 내에서의 질화 처리에 대해서는, 캐리어 가스는 수소이지만, 약 삼각뿔 형상의 크롬 질화물 미결정을 균일하게 형성할 수 있는 것은, 금속 크롬층에 암모니아 가스가 도달할 때까지의 사이에 가열되어 암모니아의 분해 반응으로 생기는 원자상 질소의 밀도를 높게 할 수 있는데 대해, MOCVD 로에 대해 기판 부분을 반점적으로 가열하는 구조가 취해지고 있어 암모니아의 분해 효율이 낮기 때문에, 본 발명과 같은 질소 가스 첨가가 유효하게 된다.
다음으로, 질화 상태에 부여하는 로 내의 압력 의존성을 조사했다. 2인치 구경의 사파이어 기판(10) 상에 120Å의 두께의 금속 크롬층을 스퍼터링법으로 성막했다. 스퍼터링 성막시의 평균 성막 속도는 1.8Å/초, 스퍼터링 입자 비정 영역(140)에 있어서의 성막 속도는 11.9Å/초로 했다. 암모니아 가스의 함유 비율은 25 체적%, 유량은 6 SLM로 하고, 캐리어 가스로서는 총 질소 가스로 하고, 기판 온도 1080℃에서 10분간 질화 처리를 행해, 도 3(c)의 크롬 질화물층(30)을 형성했다. 로 내의 압력은 배기측의 컨덕턴스를 조정해, 6.666 KPa, 26.664 KPa, 66.66 Kpa, 73.326 KPa, 99.99 KPa의 조건에서, 승온·질화·강온중도 동일 압력으로 했다. 또한, 질소 가스 분위기 중에서 승온 속도는 30℃/분으로 하여 600℃가 된 시점에서부터 암모니아 가스의 공급을 개시했다. 냉각과정에서는 600℃가 된 시점에서 암모니아 가스의 공급을 정지해, 질소 가스 분위기 중에서 냉각했다.
얻어지는 시료 표면의 크롬 질화물층의 형태를 SEM에 의해서 관찰한 결과를 도 10에 나타낸다. 로 내 압력 99.99 kPa의 경우, 약 삼각뿔 형상의 미결정은 부분적으로 밖에 형성되지 않고 이어진 상태이지만, 73.326 kPa까지 압력을 내리면, 약 삼각뿔 형상의 미결정이 출현하기 시작하지만 아직 형태가 무너지고 있다. 로 내 압력이 66.66 kPa 이하에서는 약 삼각뿔 형상의 미결정이 균일하게 형성되는 상황이 된다. 따라서, 로 내의 압력의 적정한 범위로서 66.66 kPa 이하이다. 실험의 압력 범위 이하에서도 균일한 약 삼각뿔 형상의 미결정의 형성은 가능하다고 생각할 수 있지만, 이후 계속 성장하는 III족 질화물 글자 반도체층의 성장 압력 조건에의 변경폭이 증가하는 등의 문제로부터, 확인되고 있는 6.666 kPa를 하한치로 한다.
다음으로, 질화 상태에 부여하는 질화 처리 온도 및 처리 시간 의존성을 조사했다. 2인치 구경의 사파이어 기판(10) 상에 120Å의 두께의 금속 크롬층을 스퍼터링법으로 성막했다. 스퍼터링 성막시의 평균 성막 속도는 1.8Å/초, 스퍼터링 입자 비정 영역(140)에 있어서의 성막 속도는 11.9Å/초로 했다. 암모니아 가스의 함유 비율은 25 체적%, 유량은 6 SLM로 하고, 캐리어 가스로서는 총 질소 가스로 하고, 기판 온도를 900℃~1080℃의 범위, 처리 시간을 10분부터 40 분의 범위로 하고, 로 내 압력은 26.66 KPa로 했다. 또한, 질소 혼합가스 분위기 중에서 승온 속도는 30℃/분으로 승온하여 600℃가 된 시점에서부터 암모니아 가스의 공급을 개시하고, 상기 처리 온도에서 소정의 처리 시간 질화 처리를 가해, 30℃/분의 냉각속도로 강온 했다. 냉각과정에서는 600℃가 된 시점에서 암모니아 가스의 공급을 정지해, 질소 가스 분위기 중에서 냉각했다.
도 11은, 질화 처리 온도 및 처리 시간을 바꾸었을 경우의 크롬 질화물층의 형태를 SEM으로 관찰한 결과를 나타내는 것이다. 질화 처리 온도가 900℃의 경우, 10분, 40 분의 처리 시간이라도 약 삼각뿔상의 미결정은 형성되지 않고 당초 무늬인 형태임을 알 수 있다. 질화 처리 온도가 1000℃의 경우, 10 분의 질화 처리에서는 당초 무늬인 형태로부터 일부 약 삼각뿔 형상의 미결정이 형성되기 시작하고, 40 분의 처리 시간에서는 연결은 가지지만 약 삼각뿔의 미결정이 형성되고 있는 것을 알 수 있다. 1080℃의 질화 처리 온도에서는, 전면에 걸쳐 약 삼각뿔 형상의 미결정이 형성되고 있는 것을 알 수 있다. 이 경우, 처리 시간을 길게 하면 표면으로의 크롬 질화물의 재배열이 생겨 미결정의 비대화와 개개의 미결정 사이가 이산적(離散的)이 되는 것이 알 수 있다. 다만 SEM 관찰 시에 더욱 고배율로 하면, 이산적으로 보이는 개소에도 사이즈는 작은 것의 약 삼각뿔 형상의 미결정이 존재하는 경우가 많다. 이러한 결과로부터, 질화 처리 시간을 변경하는 일에 의해서, 크롬 질화물층의 형태 제어가 가능하지만, 약 삼각뿔 형상의 미결정 형성에는 1000℃ 이상의 질화 처리 온도가 바람직하다.
이상은, 금속 크롬층(20)의 형성 조건 및 MOCVD 로 내에서의 크롬 질화물층(30)의 형성 조건에 관한 적합한 조건을 나타냈지만, 계속하여 실시하는 III족 질화물 반도체층의 성장은, 금속 크롬층을 1080℃에서 질화 처리를 가한 후, 예를 들면 GaN의 성막의 경우 기판 온도를 900℃까지 강온하고, 암모니아 가스 유량, 수소 가스 유량, 질소 가스 유량, 압력 조건을 정돈한 후에, TMG(트리메틸갈륨)를 로 내에 도입해, 도 3(d)의 참조 부호 40으로 나타내는 GaN의 버퍼층을 형성한다. 일단 TMG의 공급을 정지하고, 상기 각 가스 유량 및 압력 조건을 변경해 1050℃까지 승온하고, 재차 TMG를 로 내에 도입해 GaN층(50)을 성장한다. 소정 두께로 성장한 시점에서 TMG의 공급 및 분위기 가스 조건 등을 조정해 냉각을 실시해, III족 질화물 반도체 기판을 얻는다. 또한, 강온 도중 600℃까지 암모니아 가스의 공급을 계속한다.
또한, 본례에서는 GaN의 경우를 나타냈지만, 도 3(d)의 참조 부호 40 및 50의 각층은, AlN, AlGaN 등이어도 좋다. 또, 참조 부호 50의 층은 반도체 소자 구조를 가지는 다층 구조의 것이어도 좋다.
도 12에 나타낸 바와 같이, 도 12(a)의 III족 질화물 반도체 소자 제조용 기판(90)(도 3(d)에 상당)은 도 12(c)에 나타내는 공정으로 크롬 질화물층(30)을 선택 에칭액, 예를 들면 질산 2세륨 암모늄과 과염소산 혹은 질산과의 혼합 용액에 의해서 선택적으로 용해해, 성장용 하지 기판(10)과 III족 질화물 반도체층(40 및 50)을 분리하여 III족 질화물 반도체 자립 기판(150a)을 얻을 수 있다.
또, III족 질화물 반도체 소자 제조용 기판 상에 III족 질화물 반도체층(60)을 더 성장시켜, 도 12(b)에 나타내는 III족 질화물 반도체 소자 제조용 기판(90a)를 얻을 수 있다. 이 경우, III족 질화물 반도체층(60)은 III족 질화물 반도체층(50)을 성장한 MOCVD 장치 내에서 계속해 성장하거나, 혹은 한 번 MOCVD 장치 밖으로 꺼내, 다른 성장 장치로 성장을 실시해도 좋다. 이 에피택셜 기판을 이용하고, 도 12(d)에 나타내는 공정으로 크롬 질화물층(30)을 선택 에칭액, 예를 들면 질산 2세륨 암모늄과 과염소산 혹은 질산과의 혼합 용액에 의해서 선택적으로 용해 해, 성장용 하지 기판(10)과 III족 질화물 반도체층(40, 50 및 60)을 분리하여 III족 질화물 반도체 자립 기판(150b)을 얻을 수 있다.
또한, 도 12(a)의 III족 질화물 반도체 소자 제조용 기판의 III족 질화물 반도체층(50) 혹은 도 12(b)의 III족 질화물 반도체층(60)이 반도체 디바이스 구조를 가지는 다층 구조이며, 상기에 나타낸 바와 같이 크롬 질화물층(30)을 선택적으로 용해함으로써 성장용 하지 기판(10)을 제거해, 도 12(e)에 나타내는 개별적으로 분리된 III족 질화물 반도체 소자(160)를 얻을 수 있다.
또한, 반도체 소자를 형성하는 순서로서, III족 질화물 반도체 소자 제조용 기판으로부터 성장용 하지 기판을 먼저 제거하고 나서 디바이스 제작을 실시해도 좋고, III족 질화물 반도체 소자 제조용 기판의 성장 표면 측의 가공, 예를 들면 전극(70) 등의 형성이나, 소자 분리 가공 등을 실시한 후에 크롬 질화물층(30)을 용해함으로써 성장용 하지 기판(10)을 분리해, 분리면에 전극(80) 등의 형성을 실시해도 좋다.
이상은, 크롬 질화물층 상에 III족 질화물 반도체층을 성장한 III족 질화물 반도체 소자 제조용 기판 및 III족 질화물 반도체 자립 기판의 제조 방법 및 III족 질화물 반도체 소자의 실시형태에 대해 말했지만, 다음으로 금속 크롬의 성막 조건과 그 위에 성장한 III족 질화물 반도체층의 결정성과의 관계에 대해 나타낸다.
상술한 것처럼, 사파이어 기판 (0001) 기판(10)에 금속 크롬층(20)을 120Å의 두께로 RF 스퍼터링법으로 성막했다. 그 때의, 평균 성막 속도 및 스퍼터링 입자 비정 영역(140)에서의 성막 속도를, 각각 0.25에서 10Å/초 및 1.65에서 65.9Å/초의 범위로 한 시료를 준비했다.
다음으로, MOCVD 장치에 해당 시료를 세트해, 상술한 순서로 기판 온도 1080℃에서 10분간 금속 크롬층(20)을 질화 처리했다. 이 때의 암모니아 가스의 함유 비율은 25 체적%, 유량은 6 SLM이며, 암모니아 가스 이외의 가스로서 수소는 함유 비율이 20 체적% 및 질소는 함유 비율이 55 체적%(캐리어 가스에 차지하는 질소의 비율은 73.3 체적%)로 하고, 총 압력은 26.664 KPa로 했다.
질화 처리 후, 기판 온도를 900℃로 강온해, 몇 분간 계의 온도 안정을 기다린 후, TMG의 공급을 개시해 GaN 버퍼층을 약 2.5㎛ 성장시켰다. 이 때의 총 압력은 86.658 kPa, V족(암모니아)과 III족(Ga)의 원료 가스 조성비(통칭 V/III비)는 약 1000으로 했다. 일단 TMG의 공급을 정지해, 몇 분간 기판 온도를 1050℃까지 승온 했다.
계의 온도의 안정을 몇 분간 기다려, TMG를 재차 공급 개시해 GaN층을 약 3㎛ 더 성장(형편, GaN의 토탈 막 두께는 약 5.5㎛)시킨 후, TMG의 공급을 정지해 냉각을 개시했다. 기판 온도가 600℃까지 내린 시점에서 암모니아 가스의 공급을 정지해 실온 근방까지 냉각한 후, 반도체 기판을 얻었다.
얻어지는 시료에 대해, (0002) 회절면, (10-12) 회절면에서의 X선 회절 록킹 커브의 반치폭(FWHM)을 측정해, 결정성의 평가를 실시했다. 그 결과, 도 13(a)에 나타낸 바와 같이, 스퍼터링 입자 비정 영역에서의 금속 크롬층의 성막 속도가 느릴수록 (0002) 회절 및 (10-12) 회절로도 반치폭이 커져 GaN 성장층의 결정성이 저하되어 버리는 것을 알 수 있다.
도 13(b)은 금속 크롬층의 평균 성막 속도와 각각의 반치폭의 관계를 나타낸 것이고, 마찬가지로 평균 성막 속도가 느려지면 X선 회절의 반치폭이 커져, 결정성이 저하해 버리는 것을 알 수 있다.
제품의 종류나 요구 특성에 의해, 요구되는 결정성은 다르지만, 반치폭은 600 arcsec 이하, 보다 바람직하게는 400 arcsec 이하로, 보다 좁은 것이 바람직하다. 따라서, 금속 크롬층 성막시의 스퍼터링 입자 비정 영역에서의 금속 크롬층의 성막 속도는 7Å/초 이상, 보다 바람직하게는 11Å/초 이상, 더욱 바람직하게는 25Å/초 이상인 것이 적정이다. 또한, 평균 성막 속도는 1Å/초 이상, 보다 바람직하게는 1.8Å/초 이상, 더욱 바람직하게는 4Å/초 이상인 것이 적정이다. 이것은 상술한 도 6(a) 및 도 6(b)에 나타내는, 크롬 질화물의 약 삼각뿔 형상의 미결정이 차지하는 면적비율이 70% 이상, 보다 바람직하게는 90% 이상, 더욱 바람직하게는 95% 이상이 되는 조건과 부합하고 있다.
(0002) 회절의 반치폭은 성막한 GaN (0001) 면에 수직인 c축의 요동에 관한 지표이며, 이 값이 작을수록 면내에서의 방위 격차가 적은 것을 나타낸다. 크롬 질화물층이 사각형에 가까운 인편상이나 부정형이 아니고, 약 삼각뿔 형상의 것이 주체가 되어, 삼각뿔의 저면의 중심과 정점을 연결하는 방위가 갖추어진 것으로 그 위에 성장한 GaN의 c축의 요동이 저감된 것이라고 생각할 수 있다.
한편, (10-12) 회절의 반치폭은, c면 내의 결정 방위의 회전 움직임에 관한 지표이지만, 크롬 질화물층이 사각형에 가까운 인편상이나 부정형이 아니고, 삼각뿔 형상의 것이 주체가 되고, 삼각뿔의 저변이 사파이어 기판의 c면 내의 m축(<10-10> 방향군)에 평행 방향으로 갖추어진 것으로, 그 위에 성장한 GaN의 c면 내의 방위의 회전 움직임이 저감된 것이라고 생각할 수 있다.
또한, 하지 기판인 사파이어 (0001) 면 상의 삼각뿔상의 크롬 질화물 미결정, 성장한 GaN (0001) 등의 III족 질화물 반도체층의 에피택셜 관계는, 도 14(a)에 나타낸 바와 같이,
(0001) 사파이어 //(111) CrN //(0001) III 족 질화물 반도체층
및,
[1-100] 사파이어 // [10-1] CrN // [11-20] III 족 질화물 반도체층
이 된다.
또, 하지 기판이 AlN, SiC, GaN 단결정의(0001) 면, 혹은 각종 성장용 기판 상에 AlN, GaN, SiC 등의 육방정의 (0001) 층을 형성한 템플레이트 기판의 경우에는 에피택셜 관계는 도 14(b)에 나타낸 바와 같이,
(0001) 육방정 //(111) CrN //(0001) III 족 질화물 반도체층
및,
[11-20] 육방정 // [10-1] CrN // [11-20] III 족 질화물 반도체층
이 된다.
따라서, 삼각뿔상의 크롬 질화물 미결정의 저변에 따를 방향이 <10-1> 방향군이며, 그 위에 성장하는 III족 질화물 반도체 결정층의 <11-20> 방향군의 방위는 하지의 기판종에 의하지 않고, 항상 평행되는 것이 특징이 된다.
다음으로, 금속 크롬층(10)의 두께와 얻어지는 III족 질화물 반도체층의 결정성의 관계에 대해 설명한다.
우선, 사파이어 (0001) 기판(10) 상에 스퍼터링법에 의해서, 금속 크롬층(20)을 0Å(크롬층 없음)부터 500Å의 범위에서 성막한 시료를 준비했다. 그 때의 평균 성막 속도는 4.5Å/초, 스퍼터링 입자 비정 영역에 있어서의 성막 속도는 29.7Å/초이며, 도 4(b)에 나타낸 기판 트레이(130)의 회전수는 20 rpm으로 했다.
이러한 시료를 MOCVD 장치에 세트하고, 상술한 순서와 마찬가지로 금속 크롬층(20)에 대해서 1080℃, 10분간 질화 처리를 가했다. 이 때의, 암모니아 가스의 함유 비율은 25 체적%이며, 유량은 6 SLM로 했다. 암모니아 가스 이외의 캐리어 가스로서는 총 질소 가스를 이용해 총 압력은 26.664 kPa로 했다.
다음으로, 로 내 압력의 변경 후, 기판 온도를 900℃까지 강온하고, 몇 분간 계의 온도 안정을 기다린 후, TMG의 공급을 개시해 GaN 버퍼층을 약 2.5㎛ 성장시켰다. 이 때의 총 압력은 86.658 kPa, V족(암모니아 중 N)과 III족(Ga)의 원료 가스 조성비(통칭 V/III비)는 약 1000으로 했다. 여기서 일단 TMG의 공급을 정지하고, 몇 분간 기판 온도를 1050℃까지 승온했다.
계의 온도의 안정을 몇 분간 기다려, TMG를 재차 공급 개시해 GaN층을 약 3㎛ 더 성장(형편, GaN의 토탈 막 두께는 약 5.5㎛)시킨 후, TMG의 공급을 정지해 냉각을 개시했다. 기판 온도가 600℃까지 내린 시점에서 암모니아 가스의 공급을 정지해 실온 근방까지 냉각한 후, III족 질화물 반도체 기판을 얻었다.
얻어지는 시료에 대해, (0002) 회절면, (10-12) 회절면에서 X선 회절 록킹 커브(XRD)의 반치폭(FWHM)을 측정해 결정성의 평가를 실시했다. 그 결과를 도 15에 나타내지만, 크롬층의 두께가 50Å 이상 300Å 이하의 범위에서, 양회절면에서의 XRD 반치폭 모두 600 arcsec 이하가 되어 GaN층의 결정성의 면에서 바람직하고, 또한 60Å 이상 180Å 이하인 것이 보다 바람직한 범위이다. 또한, 금속 크롬층의 막 두께가 0Å의 경우, 900℃의 GaN 버퍼 성장시에, 사파이어 기판 상에 GaN 버퍼층이 성장하지 않았다. 이것은 성장 초기 핵이 없는 것에 따른 것으로 추정된다.
MOCVD 로 내에서의 금속 크롬층의 질화와, 계속 III족 질화물 반도체의 GaN층을 성장하는 경우에는, 금속 크롬층의 두께의 적정 범위가 HVPE법의 경우(특허문헌 3)보다 얇은 방향으로 시프트하는 것은, 양제법 사이에서의 질화 상태의 차이나 GaN의 성막 속도의 차이, 성장면에서의 III족 원자의 표면 마이그레이션에 의한 횡방향 성장의 차이 등을 반영한 것이라고 생각할 수 있지만, 자세한 것은 불명하다.
또, 얻어지는 시료에 대해, 80℃로 가열한 질산 2세륨 암모늄과 과염소산과의 혼합 용액에 의해서 크롬 질화물층의 선택 에칭 평가를 실시했는데, 금속 크롬층의 두께가 40Å 이하의 경우에는 에칭이 진행하지 않고, 케미컬 리프트 오프(CLO)에 의한 GaN층과 사파이어 기판의 분리를 할 수 없었다. 한편, 금속 크롬층의 두께가 50Å 이상의 경우에는, 크롬 질화물층의 선택 에칭에 의한 GaN층의 분리가 가능했다.
전자의 두께의 경우, 하지의 사파이어 기판 표면의 노출율이 커져, 크롬 질화물층을 성장 초기핵으로 하는 GaN층이 횡방향 성장할 때에, 사파이어 기판 표면과 직접 GaN층이 접촉해 버리기 때문이라고 생각할 수 있다. 케미컬 리프트 오프의 면에서도, MOCVD법에 있어서의 금속 크롬층의 두께의 하한치는 50Å 이상이다.
이상과 같이, MOCVD법에 있어서의 케미컬 리프트 오프가 가능하고, III족 질화물 반도체층의 결정성을 양호하게 하기 위해, 금속 크롬층의 성막 속도 조건·질화 처리시의 가스종 조건·삼각뿔 형상의 크롬 질화물 미결정의 방위와 III족 질화물 반도체 결정의 방위 관계의 특징·금속 크롬층의 두께 조건에 대해 설명했지만, 대표적인 실시형태의 예를 나타낸 것이며, 본 발명은 이 실시형태로 한정되는 것은 아니다.
실시예
(실시예 1)
상기 기재한 순서로, 2인치 구경의 사파이어 (0001) 기판 상에 RF 스퍼터링법에 의해 평균 성막 속도 4.5Å/초(스퍼터링 입자 비정 영역에 있어서의 성막 속도는 29.7Å/초)로, 120Å 두께의 금속 크롬층을 성막한 후, MOCVD 로 내에서 기판 온도 1080℃, 10분간 질화 처리를 실시했다. 그 때의, 암모니아 가스의 함유 비율은 25 체적%이고, 유량은 6 SLM, 암모니아 가스 이외의 캐리어 가스로서 수소는 함유 비율이 20 체적% 및 질소는 함유 비율이 55 체적%(캐리어 가스 중 질소 가스의 비율은 73.3 체적%)로 하고, 총 압력은 26.664 kPa로 했다. 그 후 기판 온도를 900℃까지 강온해, GaN 버퍼층을 약 2.5㎛ 성장한 후, 1050℃까지 승온해 GaN층을 약 3㎛ 성장했다. 또한, 성장중 로 내의 총 압력은 86.658 kPa, V족(암모니아 중 N)과 III족(Ga)의 원료 가스 조성비(통칭 V/III비)는 약 1000으로 했다. 성장 종료 후 실온 근방까지 냉각해, GaN 에피택셜 층을 가지는 III족 질화물 반도체 기판을 얻었다. GaN층의(0002) 회절 및(10-12) 회절의 X선 록킹 커브(XRD)의 반치폭에 의해서 결정성을 평가한 결과, 각각 290 arcsec, 330 arcsec이며 결정성은 양호했다. (도 12(a)까지의 공정에 상당)
다음으로, 해당 기판 시료를 HVPE로에 세트해, 수소 분위기 중에서 약 30℃/분의 승온 속도로 승온하여 600℃가 된 시점에서, 암모니아 가스의 공급을 개시했다. 1040℃에서 약 5분간 계의 온도의 안정을 기다려, 850℃로 가열한 Ga 소스에 염산(HCl) 가스의 공급을 개시해 GaCl를 발생시켜, 해당 기판 앞에서 암모니아 가스와 혼합해 원료 가스를 기판면에 공급해, GaN의 후막 성장을 개시했다. 또한, 암모니아 가스의 유량은 1 SLM, 염산(HCl) 가스의 유량은 40SCCM(Standard cm3/min:대기압 1.013 Pa, 0℃에서 환산한 유량), 수소 캐리어 가스의 유량은 3.3 SLM로 V/III비는 25로, 총압은 101.3 kPa의 상압이었다. 5시간의 성장에 의해, 약 350㎛ 두께의 GaN 후막 에피택셜 기판을 얻었다. (도 12(b)까지의 공정에 상당)
해당 시료를, 80℃로 가열한 질산 2세륨 암모늄과 과염소산과의 혼합 용액 중에서 크롬 질화물층의 선택 에칭을 실시함으로써, 사파이어 기판과 분리시켜 40mmφ의 자립 기판을 얻을 수 있었다. 얻어지는 자립 기판의 XRD의 반치폭은 (0002) 회절, (10-12) 회절로 각각 85 arcsec, 103 arcsec로 매우 양호했다. (도 12(d)까지의 공정에 상당)
또한, 자립 기판 상에 디바이스 구조의 에피택셜 층을 성장시킴으로써, 레이저 다이오드 등의 광디바이스나, 쇼트키 배리어 다이오드 등의 전자 디바이스를 제작하는 것이 가능하다. 이상과 같이, 본 발명에 의해서, 양호한 특성을 가지는 III족 질화물 반도체의 자립 기판을 용이하게 얻을 수 있다.
(실시예 2)
2인치 구경의 사파이어 (0001) 기판 상에 RF 스퍼터링법에 의해 평균 성막 속도 4.5Å/초로, 120Å 두께의 금속 크롬층을 성막했다. 해당 시료를 MOCVD 로 내에서 기판 온도 1080℃, 10분간 질화 처리를 실시했다. 그 후 기판 온도를 900℃까지 강온하고, GaN 버퍼층을 약 2.5㎛ 성장한 후, 1050℃까지 승온해 GaN층을 약 4㎛ 성장했다. GaN 버퍼층 상의 GaN층에는 Si(실리콘)를 n형 도펀트하여 첨가하고, 캐리어 밀도를 2×1018 cm-3으로 했다.
다음으로, 발광층인 In0 .1Ga0 .9N/GaN의 MQW(다중 양자 우물)를, 기판 온도를 750℃에서 850℃의 범위로 승강온시키면서 형성했다. 다음으로, Mg 도프 p형 AlGaN 전자 블록층을 20 nm, Mg 도프 p형 GaN 클래드층을 0.2㎛ 성장하고, 다음으로 캐리어 밀도가 5×1017 cm-3의 p＋형 GaN 컨택트층을 약 100Å 성막해 LED 구조의 III족 질화물 반도체 에피택셜 기판을 얻었다.
얻어지는 에피택셜 기판의 에피택셜 층측에서부터 사파이어 기판까지 드라이 에칭해 1 mm각(角)의 소자 분리 틈(溝) 가공을 실시했다. 본 틈은 소자간의 분리와 함께, 화학 에칭액 공급을 위한 채널이 된다. 다음으로, p＋GaN층에 Ag계의 반사층겸 오믹 전극을 형성하고, 이면에 오믹 전극이 형성 끝난 p＋형 Si 기판에 300℃에서 Au-Au 가압 열압착법으로 접합했다.
다음으로, 80℃로 가열한 질산 2세륨 암모늄과 질산과의 혼합 용액 중에서 크롬 질화물층의 선택 에칭을 실시해, 사파이어 기판을 분리하여 LED 구조층을 Si지지 기판 측에 전사시켰다. GaN 버퍼층을 드라이 에칭으로 제거하고, n-GaN면에 Ti/Al/Ni/Au의 오믹·패드 전극을 형성한 후, Si지지 기판을 다이서로 절단하고, 종형 구조의 LED 소자를 제작했다. (본 실시예는, 도 12(a), 도 12(b)를 거쳐 도 12(e)에 이르는 공정에 상당함)
얻어지는 청색 LED 소자의 베어 칩 상태의 특성은, 순방향 전류(If)가 350 mA일 때, 순방향 전압(Vf)이 3.3 V, 피크 발광 파장(λp)이 455 nm, 출력(Po)은 320 mW이며, 매우 양호한 결과이었다.
이상과 같이, 본 발명에 의해서 질화 처리로부터 LED 구조의 에피택셜까지 MOCVD 로 내에서 연속해 실시할 수 있어 양호한 특성을 가지는, III족 질화물 반도체 에피택셜 기판, 및 그것을 가공한 III족 질화물 반도체 소자를 용이하게 얻을 수 있다.
(실시예 3)
2인치 구경의 사파이어 (0001) 기판 상에 직접 AlN 에피택셜 층을 형성한, AlN (0001) 템플레이트 기판을 준비했다. AlN 층의 두께는 약 1㎛로, XRD의 반치폭은 (0002) 회절, (10-12) 회절로 각각 85 arcsec, 1283 arcsec이었다. 해당 시료에 RF 스퍼터링법으로 평균 성막 속도 4.5Å/초의 조건에서 금속 크롬층을 90Å 성막했다.
해당 시료를 MOCVD 로에 세트하고, 30℃/분의 속도로 승온해, 1050℃에서 5분간 질화 처리를 실시했다. 질화 처리 온도, 시간이 사파이어 기판 상의 경우와 다른 것은, 사파이어 기판의 경우에는 크롬층과의 사이에 AlN 중간층을 형성하는 일이 되지만, 기판 표면이 처음부터 AlN 단결정이면, 그 형성은 불필요하고 낮은 온도·단시간이어도 삼각뿔 형상의 크롬 질화물층이 형성되기 때문이다. 또한 암모니아 가스 공급은 600℃에서부터 개시하고, 함유 비율은 25 체적%로 유량은 6 SLM로 했다. 암모니아 가스 이외의 캐리어 가스로서는 질소 가스를 이용해 총 압력은 26.664 kPa로 했다.
다음으로, 기판 온도를 900℃까지 강온하고, 계의 온도 안정, 가스계의 변환 준비 등을 실시하고, 약 3 분후에 TMG의 공급을 개시해 GaN 버퍼층을 약 2.5㎛ 성막했다. 이 때의 총 압력은 650Torr(86.658KPa), V족(암모니아 중 N)과 III족(Ga)의 원료 가스 조성비(통칭 V/III비)는 약 1000으로 했다. 여기서 일단 TMG의 공급을 정지해, 몇 분간 기판 온도를 1050℃까지 승온했다.
계의 온도의 안정을 몇 분간 기다려, TMG를 재차 공급 개시하고 GaN층을 약 3㎛ 더 성장(형편, GaN의 토탈 막 두께는 약 5.5㎛)시킨 후, TMG의 공급을 정지해 냉각을 개시했다. 기판 온도가 600℃까지 내린 시점에서 암모니아 가스의 공급을 정지해 실온 근방까지 냉각한 후, III족 질화물 반도체 기판을 얻었다.
얻어지는 GaN층의 결정성을 XRD의 반치폭은 (0002) 회절, (10-12) 회절로 평가했는데, 각각 120 arcsec, 218 arcsec로 매우 양호했다. 특히, 이용한 AlN (0001) 템플레이트의 면내 회전 방위 요동이 인계되지 않고, 큰폭으로 개선된 것을 알 수 있다. 또, 시료로부터 단편을 잘라, 80℃로 가열한 질산 2세륨 암모늄과 질산과의 혼합 용액 중에서 크롬 질화물층의 선택 에칭을 실시해, AlN 템플레이트 기판과 GaN층의 분리를 확인했다. (도 12(a)를 거쳐 도 12(c)에 이르는 공정에 상당함)
상기와 거의 동등한 XRD 반치폭을 가지는 AlN (0001) 템플레이트 기판을 별도로 준비해, RF 스퍼터링법으로 평균 성막 속도 4.5Å/초의 조건에서 금속 크롬층을 50Å 성막했다. 다음으로, MOCVD 장치 내에서 상기와 동일한 질화 처리를 가한 후, GaN의 성장은 실시하지 않고 냉각을 실시해 실온 근방에서 시료를 꺼냈다. 또한, 냉각중 600℃ 이하가 된 단계에서 암모니아 가스의 공급을 정지했다.
해당 시료를 X선 회절 θ-2ω 스캔에 의해서 평가한 결과, 도 16(a)에 나타낸 바와 같이, 크롬 질화물이 AlN (0001) 면에 수직인 [111] 배향이 되고 있는 것을 알 수 있다. 게다가 해당 시료의 표면을 SEM 관찰하면, 도 16(b)와 같이 삼각뿔 형상의 미결정이 형성되어 그 저변의 방향 차이도 매우 적고, AlN의 <11-20> 방향군과 평행방향에 따르는 상태인 것을 알 수 있다. 이러한 상태가 실현되므로, AlN (0001) 템플레이트의 면내 회전 방위 요동이 크롬 질화물층에서 완화되어 GaN층의 면내 회전 방위 요동이 큰 폭으로 개선되어 결정성이 양호한 III족 질화물 반도체 소자 제조용 기판을 얻을 수 있다.
(비교예 1)
사파이어 (0001) 기판 상에, RF 스퍼터링법에 의해 평균 성막 속도 0.5Å/초, 스퍼터링 입자 비정 영역에 있어서의 성막 속도 3.3Å/초의 조건에서 금속 크롬층을 120Å 성막했다. 실시예 1과 마찬가지로, MOCVD 로 내에서 기판 온도 1080℃, 10분간 질화 처리를 실시했다. 그 후 기판 온도를 900℃까지 강온하고, GaN 버퍼층을 약 2.5㎛ 성장한 후, 1050℃까지 승온해 GaN층을 약 3㎛ 성장했다. 성장 종료후 실온 근방까지 냉각해, GaN 에피택셜 층을 가지는 반도체 기판을 얻었다.
해당 시료의 GaN층의 결정성을 (0002) 회절 및 (10-12) 회절의 X선 록킹 커브(XRD)의 반치폭에 의해서 결정성을 평가한 결과, 각각 764 arcsec, 1005 arcsec로, 실시예 1에 비해 반치폭이 큰폭으로 증가해 버렸다.
(비교예 2)
사파이어 (0001) 기판 상에, RF 스퍼터링법에 의해 평균 성막 속도 4.5Å/초, 스퍼터링 입자 비정 영역에 있어서의 성막 속도 29.7Å/초의 조건에서 금속 크롬층을 25Å및 500Å의 두께로 성막했다. 이 때, 기판 트레이의 회전수는 30 rpm로 했다. 실시예 1과 마찬가지로 MOCVD 로 내에서 기판 온도 1080℃, 10분간 질화 처리를 실시했다. 그 후 기판 온도를 900℃까지 강온하고, GaN 버퍼층을 약 2.5㎛ 성장한 후, 1050℃까지 승온해 GaN층을 약 3㎛ 성장했다. 성장 종료 후 실온 근방까지 냉각해, GaN 에피택셜 층을 가지는 반도체 기판을 얻었다.
금속 크롬층의 두께가 25Å의 시료의 GaN층의 결정성을 (0002) 회절 및 (10-12) 회절의 X선 록킹 커브(XRD)의 반치폭에 의해서 결정성을 평가한 결과, 각각 538 arcsec, 633 arcsec가 되었다. 또 500Å의 두께의 시료에 있어서는, 각각 838 arcsec, 1288 arcsec가 되어, 실시예 1과 비교해 결정성은 악화되었다. 또한, 전자의 시료에 대해서는 500Å의 금속 크롬층 두께의 경우에 비하면 결정성은 좋지만, 80℃로 가열한 질산 2세륨 암모늄과 질산과의 혼합 용액 중에서 크롬 질화물층의 선택 에칭을 하지 못하고, 사파이어 기판과 GaN층의 분리가 불능이었다.
이상, 실시형태 및 실시예에 대해서 구체예를 나타내면서 본 발명을 상세하게 설명했지만, 본 발명은 상기 발명의 실시형태 및 실시예로 한정되는 것이 아니고, 본 발명의 범주를 일탈하지 않는 범위에서 모든 변경이나 변형이 가능하다.
(산업상의 이용 가능성)
본 발명에 의하면, 성장용 하지 기판 상에 성막되는 크롬층의 성막 조건, 및 이 크롬층을 MOCVD 성장로 내에서 질화하기 위한 질화 조건을 적절히 설정함으로써, 형성된 크롬 질화물층면에서의 약 삼각뿔 형상의 질화크롬 미결정이 차지하는 비율을 향상시킬 수 있고, 이것에 의해서 크롬 질화물층 상에 계속해 성장되는 III족 질화물 반도체층이나 III족 질화물 반도체 소자 구조층의 결정층의 결정성이나 균일성을 향상시킬 수 있는 III족 질화물 반도체 소자 제조용 기판의 제조 방법, 및 III족 질화물 반도체 자립 기판 또는 III족 질화물 반도체 소자의 제조 방법을 제공할 수 있다.
10: 성장용 하지 기판
10a: 하지 기판의 표면측의 표면
20: 금속 크롬층
30: 크롬 질화물층
40: III족 질화물 반도체 버퍼층
50: III족 질화물 반도체층
60: III족 질화물 반도체층
70: 전극
80: 전극
90: III족 질화물 반도체 소자 제조용 기판
90a: III족 질화물 반도체 소자 제조용 기판
110: 성장용 하지 기판
120: 스퍼터링 타겟
130: 기판 홀더 혹은 기판 트레이
140: 스퍼터링 입자 비정 영역
150a: III족 질화물 반도체 자립 기판
150b: III족 질화물 반도체 자립 기판
160: III족 질화물 반도체 소자

Claims (16)

  1. 성장용 하지(下地) 기판 상에 크롬층을 형성하는 성막 공정과,
    상기 크롬층을 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과,
    상기 크롬 질화물층 상에, 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정
    을 구비하는 III족 질화물 반도체 소자 제조용 기판의 제조 방법으로서:
    상기 크롬층은 스퍼터링법에 의해 스퍼터링 입자 비정(飛程) 영역에서의 성막 속도가 7~65Å/초의 범위이고, 두께가 50~300Å의 범위가 되도록 성막되고,
    상기 크롬 질화물층은, 로(爐) 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서 암모니아 가스를 포함한 가스 분위기 중에서 형성되고, 상기 가스 분위기 중 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어진 캐리어 가스로 하고, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 하는, III족 질화물 반도체 소자 제조용 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 크롬 질화물층 표면의 질화크롬 미결정 중, 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인, III족 질화물 반도체 소자 제조용 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    캐러셀 타입 또는 평행 평판 타입의 스퍼터링 장치를 이용하여, 상기 크롬층을 복수의 상기 성장용 하지 기판 상에 각각 평균 성막 속도 1~10Å/초의 범위 내에서 간헐적으로 성막하는, III족 질화물 반도체 소자 제조용 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 삼각뿔 형상의 질화크롬 미결정의 저변의 방위가, 상기 III족 질화물 반도체층의 <11-20> 방향 (a축 방향)군에 평행인, III족 질화물 반도체 소자 제조용 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 성장용 하지 기판은 육방정계 또는 유사 육방정계의 결정 구조를 가지고, 표면이 (0001) 면인, III족 질화물 반도체 소자 제조용 기판의 제조 방법.
  6. 성장용 하지 기판 상에 크롬층을 형성하는 성막 공정과,
    상기 크롬층을 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과,
    상기 크롬 질화물층 상에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정과,
    상기 크롬 질화물층을 케미컬 에칭으로 제거함으로써, 상기 성장용 하지 기판과 상기 III족 질화물 반도체를 분리시키는 분리 공정
    을 구비하는 III족 질화물 반도체 자립 기판의 제조 방법으로서:
    상기 크롬층은 스퍼터링법에 의해 스퍼터링 입자 비정 영역에서의 성막 속도가 7~65Å/초의 범위이고, 두께가 50~300Å의 범위가 되도록 성막되고,
    상기 크롬 질화물층은, 로 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서, 암모니아 가스를 포함하는 가스 분위기 중에서 형성되고, 상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어지는 캐리어 가스로 하고, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 하는, III족 질화물 반도체 자립 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 크롬 질화물층 표면의 질화크롬 미결정 중, 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 것을 특징으로 하는, III족 질화물 반도체 자립 기판의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    캐러셀 타입 또는 평행 평판 타입의 스퍼터링 장치를 이용하여, 상기 크롬층을 복수의 상기 성장용 하지 기판 상에, 각각 평균 성막 속도 1~10Å/초의 범위 내에서 간헐적으로 성막하는, III족 질화물 반도체 자립 기판의 제조 방법.
  9. 제6항 또는 제7항에 있어서,
    상기 삼각뿔 형상의 질화크롬 미결정의 저변의 방위가 상기 III족 질화물 반도체층의 <11-20> 방향 (a축 방향)군에 평행인, III족 질화물 반도체 자립 기판의 제조 방법.
  10. 제6항 또는 제7항에 있어서,
    상기 성장용 하지 기판은 육방정계 또는 유사 육방정계의 결정 구조를 가지고, 표면이 (0001) 면인, III족 질화물 반도체 자립 기판의 제조 방법.
  11. 기판과, 상기 기판 상의 크롬 질화물층을 가지는 III족 질화물 성장용 기판으로서:
    상기 크롬 질화물층은, 스퍼터링법에 의해 스퍼터링 입자 비정 영역에서의 성막 속도가 7~65Å/초의 범위이고, 두께가 50~300Å의 범위가 되도록 상기 기판 상에 성막된 크롬층을, 로 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서, 암모니아 가스를 포함하는 가스 분위기 중에서 질화 처리하여 이루어지고,
    상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어지는 캐리어 가스이며, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위이고,
    상기 크롬 질화물층 표면의 질화크롬 미결정 중, 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 것을 특징으로 하는, III족 질화물 성장용 기판.
  12. 성장용 하지 기판 상에 크롬층을 형성하는 성막 공정과,
    상기 크롬층을 소정의 조건에서 질화함으로써 크롬 질화물층으로 하는 질화 공정과,
    상기 크롬 질화물층 상에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 결정층 성장 공정과,
    상기 크롬 질화물층을 케미컬 에칭으로 제거함으로써, 상기 성장용 하지 기판과 상기 III족 질화물 반도체를 분리시키는 분리 공정
    을 구비하는 III족 질화물 반도체 소자의 제조 방법으로서:
    상기 크롬층은 스퍼터링법에 의해 스퍼터링 입자 비정 영역에서의 성막 속도가 7~65Å/초의 범위이고, 두께가 50~300Å의 범위가 되도록 성막되고,
    상기 크롬 질화물층은, 로 내 압력 6.666 kPa 이상 66.66 kPa 이하, 온도 1000℃ 이상의 MOCVD 성장로 내에서, 암모니아 가스를 포함하는 가스 분위기 중에서 형성되고, 상기 가스 분위기 중의 암모니아 가스 이외의 가스 성분은 질소 가스 및 수소 가스로 이루어지는 캐리어 가스로 하고, 상기 캐리어 가스에 차지하는 질소 가스의 함유 비율은 60~100 체적%의 범위인 것을 특징으로 하는, III족 질화물 반도체 소자의 제조 방법.
  13. 제12항에 있어서,
    상기 크롬 질화물층 표면의 질화크롬 미결정 중, 삼각뿔 형상을 가지는 질화크롬 미결정이 차지하는 면적비율이 70% 이상인 것을 특징으로 하는, III족 질화물 반도체 소자의 제조 방법.
  14. 제12항 또는 제13항에 있어서,
    캐러셀 타입 또는 평행 평판 타입의 스퍼터링 장치를 이용하여, 상기 크롬층을 복수의 상기 성장용 하지 기판 상에, 각각 평균 성막 속도 1~10Å/초의 범위 내에서 간헐적으로 성막하는, III족 질화물 반도체 소자의 제조 방법.
  15. 제12항 또는 제13항에 있어서,
    상기 삼각뿔 형상의 질화크롬 미결정의 저변의 방위가 상기 III족 질화물 반도체층의 <11-20> 방향 (a축 방향)군에 평행인, III족 질화물 반도체 소자의 제조 방법.
  16. 제12항 또는 제13항에 있어서,
    상기 성장용 하지 기판은 육방정계 또는 유사 육방정계의 결정 구조를 가지고, 표면이 (0001) 면인, III족 질화물 반도체 소자의 제조 방법.
KR1020137008856A 2010-09-30 2011-09-30 Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판 KR101503618B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010222767A JP5665463B2 (ja) 2010-09-30 2010-09-30 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JPJP-P-2010-222767 2010-09-30
PCT/JP2011/073154 WO2012043885A1 (ja) 2010-09-30 2011-09-30 Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板

Publications (2)

Publication Number Publication Date
KR20130113452A KR20130113452A (ko) 2013-10-15
KR101503618B1 true KR101503618B1 (ko) 2015-03-18

Family

ID=45893311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137008856A KR101503618B1 (ko) 2010-09-30 2011-09-30 Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판

Country Status (4)

Country Link
JP (1) JP5665463B2 (ko)
KR (1) KR101503618B1 (ko)
CN (2) CN103348043B (ko)
WO (1) WO2012043885A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
KR102187487B1 (ko) * 2014-04-03 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비한 조명 장치
KR101896364B1 (ko) * 2015-11-11 2018-09-07 주식회사 아모텍 페라이트 시트의 제조방법 및 이를 이용한 페라이트 시트
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN112470260B (zh) * 2018-05-23 2024-05-14 胜高股份有限公司 Iii族氮化物半导体基板及其制造方法
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
CN113841223B (zh) * 2019-05-23 2024-02-06 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008088026A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 構造体
JP2008110912A (ja) 2006-10-03 2008-05-15 Tohoku Techno Arch Co Ltd 基板の製造方法
JP2009054888A (ja) 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP4172657B2 (ja) * 2005-04-04 2008-10-29 株式会社 東北テクノアーチ ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008088026A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 構造体
JP2008110912A (ja) 2006-10-03 2008-05-15 Tohoku Techno Arch Co Ltd 基板の製造方法
JP2009054888A (ja) 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法

Also Published As

Publication number Publication date
JP2012077345A (ja) 2012-04-19
JP5665463B2 (ja) 2015-02-04
WO2012043885A9 (ja) 2013-07-18
CN105529248B (zh) 2018-04-06
CN103348043A (zh) 2013-10-09
KR20130113452A (ko) 2013-10-15
WO2012043885A1 (ja) 2012-04-05
CN105529248A (zh) 2016-04-27
CN103348043B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
KR101038069B1 (ko) 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
KR101580033B1 (ko) 3족 질화물 반도체의 제조 방법
US8643024B2 (en) In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
EP2518191B1 (en) Template for epitaxial growth and process for producing same
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
CN101949058B (zh) Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法
US20060270200A1 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US20130168833A1 (en) METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
TW200419652A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2004039810A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
KR20090053549A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
TW200527721A (en) Group III nitride semiconductor device and light-emitting device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 6