CN105529248B - Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板 - Google Patents

Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板 Download PDF

Info

Publication number
CN105529248B
CN105529248B CN201610077452.9A CN201610077452A CN105529248B CN 105529248 B CN105529248 B CN 105529248B CN 201610077452 A CN201610077452 A CN 201610077452A CN 105529248 B CN105529248 B CN 105529248B
Authority
CN
China
Prior art keywords
layer
substrate
nitride semiconductor
chromium nitride
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610077452.9A
Other languages
English (en)
Other versions
CN105529248A (zh
Inventor
鸟羽隆
鸟羽隆一
宫下雅仁
八百隆文
藤井克司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Holdings Co Ltd
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Holdings Co Ltd, Dowa Electronics Materials Co Ltd filed Critical Dowa Holdings Co Ltd
Publication of CN105529248A publication Critical patent/CN105529248A/zh
Application granted granted Critical
Publication of CN105529248B publication Critical patent/CN105529248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/586—Nitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供使氮化铬层面内的三棱锥形状的氮化铬微晶所占的面积比率提高的III族氮化物半导体元件制造用基板的制造方法。该III族氮化物半导体元件制造用基板的制造方法的特征在于，其具备：成膜工序，在生长用基底基板上形成铬层；氮化工序，通过在规定的条件下氮化该铬层，从而形成氮化铬层；晶体层生长工序，在该氮化铬层上外延生长至少一层III族氮化物半导体层，其中，前述铬层通过溅射法以溅射粒子射程区域的成膜速度为秒的范围、厚度为的范围的方式成膜，前述氮化铬层在炉内压力6.666kPa以上且66.66kPa以下、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中形成，前述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围。

Description

III族氮化物半导体元件制造用基板的制造方法、III族氮化 物半导体自支撑基板或III族氮化物半导体元件的制造方法、 以及III族氮化物生长用基板
本申请是申请日为2011年9月30日、申请号为201180047494.3、发明名称为“III族氮化物半导体元件制造用基板的制造方法、III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法、以及III族氮化物生长用基板”的申请的分案申请。
技术领域
本发明涉及III族氮化物半导体元件制造用基板的制造方法、III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法、以及III族氮化物生长用基板。
背景技术
一般由III族氮化物半导体构成的例如III族氮化物半导体元件被广泛用作发光元件或电子器件用元件，该III族氮化物半导体由Al、Ga等与N的化合物形成。这样的III族氮化物半导体现在通常是在例如由蓝宝石形成的晶体生长基板上采用MOCVD(MetalOrganic Chemical Vapor Deposition：有机金属化学气相沉积)法形成的。
然而，由于III族氮化物半导体与晶体生长基板(一般为蓝宝石)的晶格常数差异大，因而存在下述问题：产生因该晶格常数的差引发的位错，晶体生长基板上生长的III族氮化物半导体层的晶体品质会降低。
为了解决该问题，现有技术广泛采用了使GaN层在例如蓝宝石基板上隔着低温多晶或无定形状态的缓冲层生长的方法。然而，由于蓝宝石基板的导热率小，所以散热性差，另外，由于绝缘性而无法流通电流，因此采用在氮化物半导体器件层的一面形成n电极及p电极来流通电流的构成，采用该构成难以流通大电流，不适合于制作高输出功率的发光二极管(LED)。
为此，非专利文献1和专利文献1提出了如下激光剥离法等方法，在导电性且导热率大的另外的支撑基板上贴附生长层，从蓝宝石基板的背面对GaN层照射具有大于GaN的能隙的量子能量的激光，使GaN热分解成Ga和N，从而将蓝宝石基板与III族氮化物半导体层剥离。然而仍存在下述课题：这些方式的激光剥离装置的成本高；还容易给形成在将被剥离的GaN层上的器件层引入热损伤；等。
另外，作为其它的现有技术，专利文献2～5公开了使GaN层在蓝宝石基板上隔着金属氮化物层生长的技术。与上述缓冲层技术相比较，采用该方法可以减少GaN层的位错密度，能够生长高品质的GaN层。这是由于金属氮化物层的CrN膜与GaN层的晶格常数及热膨胀系数的差较小。另外，该CrN膜可以用化学蚀刻液选择性地蚀刻，对于采用化学剥离法使生长用基板与III族氮化物半导体器件层分离的工艺有用。
这些专利文献中公开了如下技术，作为氮化铬层的优选条件，在HVPE(HydrideVapor Phase Epitaxy：氢化物气相外延法)装置内，在含氨气的气氛下、1000℃以上的温度下对已成膜在生长用(0001)蓝宝石基板上的金属铬层实施氮化处理，从而在基板面上部分地形成如图1(a)所示的三棱锥形状的氮化铬微晶。氮化铬的晶体结构为岩盐型(立方晶系)，三棱锥的底面为(111)面，底边平行于蓝宝石基板(0001)面内的〔10-10〕、〔01-10〕、〔-1100〕方向，如图1(b)的X射线衍射2θ-ω扫描结果所显示地，自底面的重心朝向三棱锥的顶点的方位为〔111〕。
现有技术文献
非专利文献
非专利文献1:W.S.Wong等、Appl.Phys.Lett.72(1998)599.
专利文献
专利文献1:日本特表2001-501778号公报
专利文献2:国际公开第2006/126330号公报
专利文献3:日本特开2008-91728号公报
专利文献4:日本特开2008-91729号公报
专利文献5:WO2007/023911公报
发明内容
发明要解决的问题
如此，铬层的氮化处理通常在HVPE装置内进行。其理由可列举如下：HVPE装置内的氮化处理为热壁型，由于氨气在与作为III族原料的GaCl等III族氯化物气体混合前被加热，因此使得氨气的分解效率好等。然而存在如下问题：对于形成氮化物半导体元件，薄膜生长是不可或缺的，采用HVPE生长炉难以形成氮化物半导体层的薄膜；另外，在HVPE炉中形成CrN层后，需要转移到MOCVD炉中，而由于此时CrN层表面的氧化等，使得难以在CrN层上外延生长具有良好结晶性的III族氮化物半导体层。
本发明人等为了解决这些问题，在MOCVD生长炉内对铬层实施了氮化处理，继而发现专利文献2～5所记载的制造条件的一部分是必要条件而非充分条件。即，存在如下情况：如图2(a)所示，不仅含有大致三棱锥形状的氮化铬微晶，而且还含有方位各不相同且近似四边形的鳞片状或无定形的微晶；此外，如图2(b)、图2(c)所示，观测到基底基板上的基板面内的形状偏差。另外，由图2(d)显示的X射线衍射的结果暗示了近似四边形的鳞片状的暴露面为岩盐型结构的{100}面群。
为了在氮化铬层上生长结晶性好的III族氮化物半导体结晶层，优选使得氮化铬层的〔111〕方位与垂直于生长用(0001)蓝宝石基板面的方向一致、并且氮化铬层的面内旋转的方位集中为蓝宝石(0001)面内的规定方位，因而形成上述鳞片状或无定形且方位各不相同的微晶有可能降低结晶层的结晶性、均一性。
本发明的目的在于提供：III族氮化物半导体元件制造用基板的制造方法以及III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，该方法在MOCVD生长炉内氮化铬层时，通过提高已形成的氮化铬层面内的大致三棱锥形状的氮化铬微晶所占的面积比率，从而可以提高之后生长在氮化铬层上的晶体层的结晶性、均一性。
用于解决问题的方案
为了实现上述目的，本发明的要点构成如下所述。
(1)一种III族氮化物半导体元件制造用基板的制造方法，其特征在于，该方法具备：成膜工序，在生长用基底基板上形成铬层；氮化工序，通过在规定的条件氮化该铬层，从而形成氮化铬层；晶体层生长工序，在该氮化铬层上外延生长至少一层III族氮化物半导体层，其中，前述铬层通过溅射法以溅射粒子射程区域的成膜速度为/秒的范围、厚度为的范围的方式成膜，前述氮化铬层在炉内压力6.666kPa以上且66.66kPa以下、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中形成，前述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围。
(2)根据上述(1)记载的III族氮化物半导体元件制造用基板的制造方法，其中，前述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上。
(3)根据上述(1)或(2)记载的III族氮化物半导体元件制造用基板的制造方法，其中，前述铬层在多块生长用基底基板上以平均成膜速度各自为/秒的范围的方式间歇性地成膜。
(4)根据上述(2)或(3)记载的III族氮化物半导体元件制造用基板的制造方法，其中，前述大致三棱锥形状的氮化铬微晶的底边的方位平行于前述III族氮化物半导体层的＜11-20＞方向(a轴方向)群。
(5)根据上述(1)～(4)的任一项记载的III族氮化物半导体元件制造用基板的制造方法，其中，前述生长用基底基板具有六方晶系或准六方晶系的晶体结构，表面为(0001)面。
(6)一种III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其特征在于，该方法具备：成膜工序，在生长用基底基板上形成铬层；氮化工序，通过在规定的条件下氮化该铬层，从而形成氮化铬层；晶体层生长工序，在该氮化铬层上外延生长至少一层III族氮化物半导体层；分离工序，通过化学蚀刻去除前述氮化铬层，从而使前述生长用基底基板与前述III族氮化物半导体分离，其中，前述铬层通过溅射法以溅射粒子射程区域的成膜速度为/秒的范围、厚度为的范围的方式成膜，前述氮化铬层在炉内压力6.666kPa以上且66.66kPa以下、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中形成，前述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围。
(7)根据上述(6)记载的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，前述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上。
(8)根据上述(6)或(7)记载的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，前述铬层在多块生长用基底基板上以平均成膜速度各自为/秒的范围的方式间歇性地成膜。
(9)根据上述(7)或(8)记载的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，前述大致三棱锥形状的氮化铬微晶的底边的方位平行于前述III族氮化物半导体层的＜11-20＞方向(a轴方向)群。
(10)根据上述(6)～(9)的任一项记载的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，前述生长用基底基板具有六方晶系或准六方晶系的晶体结构，表面为(0001)面。
(11)一种III族氮化物生长用基板，其特征在于，其具有基板及该基板上的氮化铬层，前述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上。
发明的效果
根据本发明，可以提供：III族氮化物半导体元件制造用基板的制造方法以及III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，该方法通过适当设定用来在生长用基底基板上成膜的铬层的成膜条件、以及用于在MOCVD生长炉内将该铬层氮化的氮化条件，从而可以提高形成的氮化铬层面内的大致三棱锥形状的氮化铬微晶所占的比例，由此可以提高在氮化铬层上延续生长的III族氮化物半导体层、III族氮化物半导体元件结构层的晶体层的结晶性、均一性。
附图说明
图1(a)和图1(b)分别显示对于溅射成膜在蓝宝石(0001)基板上的铬层在HVPE炉内实施氮化处理后的试样的表面SEM照片和X射线衍射2θ-ω扫描的结果。
图2(a)～(c)分别显示对于溅射成膜在蓝宝石(0001)基板上的铬层在规定条件下MOCVD炉内进行氮化处理后的情况下的试样的表面SEM照片，图2(d)显示X射线衍射2θ-ω扫描的结果。
图3(a)～(d)是用于说明遵照本发明的III族氮化物半导体元件制造用基板的制造方法的示意性截面图。
图4(a)和图4(b)是各种溅射装置的示意性立体图，图4(c)是图4(b)所示溅射装置的示意性截面图。
图5(a)和图5(b)是用来说明成膜速度与平均成膜速度的关系的图。
图6(a)和图6(b)分别是显示铬层的成膜速度与氮化处理后的大致三棱锥形状的氮化铬微晶的形成比例的关系的图、以及显示铬层的平均成膜速度与氮化处理后的大致三棱锥形状的氮化铬微晶的形成比例的关系的图。
图7(a)和图7(b)显示氮化处理后的试样的表面SEM照片，图7(c)显示X射线衍射2θ-ω扫描的结果。
图8(a)和图8(b)分别显示将蓝宝石基板上的铬层在氢气/氮气混合气体氛围、氮气气氛中热处理后的情况下的表现铬层的表面形态的SEM照片。
图9(a)是显示载气中氮气的比率与大致三棱锥形状的微晶所占的面积比率的关系的图，图9(b)～(f)显示各个氮化处理后的试样的表面SEM照片。
图10显示氮化处理时的炉内压力及表现氮化处理后的氮化铬层的表面状态的SEM照片。
图11显示在载气全为氮气的情况下改变氮化处理温度和处理时间时的氮化铬层的表面状态的SEM照片。
图12(a)～(e)是用于说明遵照本发明的III族氮化物半导体元件制造用基板、III族氮化物半导体自支撑基板以及III族氮化物半导体元件的制造方法的示意性截面图。
图13(a)和图13(b)是分别显示铬层的成膜速度及平均成膜速度与采用MOCVD法生长的GaN层的X射线摇摆曲线的半高宽的关系的图。
图14(a)和图14(b)是显示基底基板种类不同引起的氮化铬层、III族氮化物半导体层的结晶方位(外延)关系的图。
图15是显示铬层的厚度与采用MOCVD法生长的GaN层的X射线摇摆曲线的半高宽的关系的图。
图16(a)和图16(b)分别是X射线衍射2θ-ω扫描的结果及氮化处理后的试样的表面SEM照片。
具体实施方式
参照附图的同时对遵照本发明的III族氮化物半导体元件制造用基板的制造方法、以及III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法的实施方式进行说明。其中，本发明中的III族氮化物半导体元件制造用基板是指在成膜于生长用基底基板上的氮化铬层上生长有至少一层III族氮化物半导体层的基板，III族氮化物半导体自支撑基板是指在成膜于生长用基底基板上的氮化铬层上生长数百μm以上厚的III族氮化物半导体层、然后将生长用基底基板分离而得到的基板。另外，III族氮化物半导体元件是指对上述III族氮化物半导体元件制造用基板实施电极蒸镀等器件加工而元件分离后的半导体元件、或者是指在III族氮化物半导体自支撑基板上形成III族氮化物半导体元件结构层并实施电极蒸镀等器件加工而元件分离后的半导体元件。另外，作为III族氮化物半导体，例如可列举出GaN系、InGaN系、AlInGaN系、AlGaN系等，但并不限定于这些。此外，本说明书中，“层”可以为连续的层，也可以为不连续的层。“层”表示形成有一定厚度的状态。
图3(a)～(d)是用于说明遵照本发明的III族氮化物半导体元件制造用基板的制造方法的示意性截面图。图3(a)所示工序中准备生长用基底基板10。作为一个例子，生长用基底基板10为蓝宝石单晶、且生长用基底基板的上面侧的表面10a为(0001)面。蓝宝石的单晶为菱面体晶的晶体结构，是准六方晶系。
作为生长用基底基板10，只要是具有准六方晶系、六方晶系和立方晶系中任一晶体结构的材料即可，也可以是蓝宝石以外的材料。例如，也可以是AlN单晶基板、在各种生长用基板上形成有AlN外延层的模板基板。
图3(b)所示工序中，以规定的速度在生长用基底基板10的表面10a上形成铬层20。该铬层20采用溅射法成膜，溅射粒子射程区域的成膜速度为/秒的范围。另外，溅射时的气氛为压力0.05～0.5Pa的范围的氩气，压力范围根据装置构成进行适当调整即可。另外，作为铬层20的成膜方法，可列举出RF(高频)或DC(直流)溅射法等，以铬层20的厚度为的范围的方式进行成膜。
关于溅射装置，虽然也有在与靶面积同等或面积小于靶面积的对向位置安放单～多块基板的情况，但为了提高生产率而在多块生长用基底基板上进行成膜时，采用如图4(a)所示的转盘式(carousel type)或如图4(b)所示的平行平板式，旋转基板支架或托130进行成膜。此情况下，如图4(c)所示，由于基板110周期性地通过靶120附近的溅射粒子射程区域140，因此能以图5(a)所示的成膜速度间歇性地成膜。为了抑制批次内的成膜厚度的偏差，需要的是，各基板均进行相同次数的成膜，或者控制每一次的成膜速度，即使不为相同次数的情况下，也可以减小成膜量的差异。
其中，将基板架或托130的转速记作A rpm时(图5(a))，由此假设转速为2倍的2×Arpm的情况如图5(b)所示，虽然每单位时间的成膜次数增加一倍，但由于在区域140停留的时间减半，因此即使改变转速，每单位时间的成膜厚度也基本没有变化。其中，成膜厚度除以成膜加工时间后的值称为平均成膜速度。
本发明的目的在于形成用来提高III族氮化物半导体层的结晶性的合适的氮化铬层，遍及基底基板整面地均匀形成三棱锥形状的微晶而非无定形或近似四边形的鳞片状的微晶。以下对于铬层20的形成条件以及MOCVD生长炉内的氮化条件进行描述。
准备试样，在图4(b)所示的平行平板式RF溅射装置中安放蓝宝石(0001)基板，调整高频电源在平均成膜速度为/秒(成膜速度为/秒)的范围下成膜的铬层20。其中，托的转速设为20rpm。
接着，在MOCVD装置内安放试样，在氨气的含有比率为25体积％、流量6SLM(标准升每分钟(Standard Litter Per Minute)：换算成0℃、1气压下的流量后的流量)、除了氨气以外的气体设为氢气含有比率为20体积％以及氮气含有比率为55体积％(氮气在载气中所占的比例约为73.3体积％)、压力26.664kPa下、基板温度1080℃下进行10分钟的氮化处理，使铬层20形成图3(c)的氮化铬层30。其中，氨气的含有比率为5体积％以上且95体积％以下的范围。含有比率小于5体积％时，氮化的效率会降低、氮化处理时间会延长。另外，超过95体积％时，在装置保护方面，用于防止氨气流入的吹扫气体将无法充分流通。另外，在氢气和氮气混合气体氛围中以升温速度为30℃/分钟进行升温，自达到600℃的时刻开始供给氨气。冷却过程中，在达到600℃的时刻停止供给氨气和氢气，在氮气气氛中进行冷却。另外，图3(c)和图3(d)以截面为大致三角形的连续体的形式夸大地显示了氮化铬层。
用SEM(扫描电子显微镜)观察氮化处理后的试样的表面，进行氮化铬微晶的形状观察，调查试样面内的大致三棱锥形状的微晶所占的比例与成膜速度及平均成膜速度的关系。试样面内形成的氮化铬微晶之中大致三棱锥形状的微晶所占的比例为：对于大致三棱锥所占的比例少的情况，在SEM照片中对判断为大致三棱锥的微晶叠画三角形的标记，通过图像处理算出其面积比率。另外，对于大致三棱锥形状的微晶占多半的情况，对被判断为非大致三棱锥形状的微晶叠画标记并通过图像处理算出其面积比率，从100％中减除从而求出大致三棱锥形状的微晶所占的比例。其中，大致三棱锥的判断基准为：凭借SEM照片的高度造成的反差，能够观察到顶点和3个方向的棱线。另外，即使微晶并非单个而是多个相连时，除了结合部以外仍能够观察到棱线的情况也包含在内。因此，此处表达为“大致”三棱锥形状。
另外，关于各个铬成膜速度条件，使用2块2英寸口径的蓝宝石基板，在各自的中心以及距中心20mm四周的4点位置计5点位置处进行面内分布的评价，算出2块总计10点的评价点数。图6(a)和图6(b)显示了相对于各个成膜速度条件的上述10点位置处的大致三棱锥形状的微晶所占的面积比率的最大及最小的范围。溅射时的成膜速度及平均成膜速度慢、例如图6(a)和图6(b)中(I)所示的成膜速度/秒及平均成膜速度/秒的情况下，如图7(a)的SEM照片所示地可知，氮化处理后未形成大致三棱锥形状的微晶，近似四边形的鳞片状、无定形的氮化铬微晶占多数。图7(a)的SEM照片的大致三棱锥形状的微晶所占的比例约为4％。反过来，溅射时的成膜速度及平均成膜速度快、例如图6(a)和图6(b)中(II)所示的成膜速度/秒及平均成膜速度/秒的情况下，如图7(b)的SEM照片所示地可知，氮化处理后大致三棱锥形状占大部分。图7(b)的SEM照片的氮化铬微晶之中大致三棱锥形状的微晶所占的比例约为97％。另外，图7(b)中由于较大的大致三棱锥形状的高度的影响而使SEM照片带有黑白反差，黑色的部分并不一定不平坦，多数情况下进一步在高倍率下观察到更小的大致三棱锥形状的微晶。其中，本发明中在图7的SEM照片的倍率下评价面积比。
即可知，图3(b)所示的铬层20的成膜工序中，通过使溅射粒子射程区域140的成膜速度为/秒以上、并且使平均成膜速度为/秒以上，近似四边形的鳞片状、无定形的氮化铬微晶急剧减少，还如图7(b)的SEM照片所示，大致三棱锥形状的微晶所占的面积比率可为70％以上、90％以上、进而为95％以上。另外，SEM照片的图7(b)的试样的X射线衍射2θ-ω扫描的结果如图7(c)所示，氮化铬在垂直于基底基板面的〔111〕方向上取向，消除了前述图2(d)那样的CrN{100}方位存在的状态。想得到致密的膜质时，通常认为成膜速度越慢越好，但从进行符合本发明目的的良好的氮化处理的方面考虑，发现成膜速度越快越好。
对于这样的氮化处理后的氮化铬层的微晶的形态变化，学术性的原因并不确定，但考虑如下：通过高速成膜而在金属铬层内产生空穴/空穴簇等原子级别的不完整，使氮在铬层中的扩散速度加快，底部蓝宝石基板表面的AlN中间层的形成有效地进行，进而氮化铬在固相外延生长时继承AlN中间层的信息形成取向性好的三棱锥形状的氮化铬微晶。其中，关于中间层的形成如日本特开2008-110912号公报的图7所示。
其中，如后述地，铬层的厚度为(5～30nm)的范围是合适值，优选为的范围，如果假设以超过/秒的平均成膜速度进行成膜，成膜加工时间为5～小于18秒，对于基板支架或托130的转速也有制约，采用/秒以上的速度难以确保成膜批次内的膜厚的均一性，因此优选平均成膜速度为/秒以下、并且溅射粒子射程区域140的成膜速度为/秒以下。
即，在MOCVD装置内氮化处理铬层、接着在MOCVD装置内使III族氮化物半导体层生长的情况下，铬层的成膜工序中，优选平均成膜速度为/秒以上且/秒以下的范围，更优选平均成膜速度为/秒以上且/秒以下的范围，进一步优选平均成膜速度为/秒以上且/秒以下的范围。溅射粒子射程区域140的成膜速度设为/秒以上且/秒以下的范围。
以往，铬层的氮化处理在HVPE装置内进行。认为此是由于：HVPE装置内的氮化处理为热壁型，在与III族原料的GaCl等III族氯化物气体混合前，氨气被加热，与此相对，为了抑制气相反应，MOCVD装置采用仅加热基板部分的构造，因此氨气的分解效率差，主要利于氮化的原子态氮的供给相比HVPE法减少。顺便一提，热平衡状态下的氨气的分解率在800℃下约为1％、在900℃下约为3％左右。然而，对于形成氮化物半导体元件，薄膜生长是不可或缺的，采用HVPE炉难以形成氮化物半导体层的薄膜，在HVPE炉中形成CrN层后，需要转移到MOCVD炉中，而由于此时CrN层表面的氧化等，使得难以在CrN层上进行具有良好结晶性的外延生长。
一般认为氨的分解反应由下式表示，
…(式1)
氨解离时，先形成原子态氮和原子态氢，原子态氮对金属铬层的氮化起主导影响。
作为其证据，在蓝宝石基板上成膜金属铬层后，不进行氨气的供给，而是在作为载气的氢气和氮气的混合气体下或仅在氮气下，进行1080℃、10分钟的加热处理，此情况下如图8(a)和图8(b)所示地金属膜聚集，形成数μm尺寸的岛状的不连续膜，且还可推断氮化基本未进行而形不成氮化铬微晶。其中，图8(a)是氢气和氮气的混合气体的情况，图8(b)是氮气的情况。其中可知，有无氢气下形态稍有不同。
因此，调查了改变作为除了氨气以外的载气的氮气与氢气的混合比率时的铬层的氮化状态的差异。蓝宝石基板10上的金属铬层的厚度为溅射成膜时的平均成膜速度设为/秒、溅射粒子射程区域140的成膜速度设为/秒。氨气的含有比率设为25体积、流量设为6SLM，将氮气和氢气的混合载气中的氮气的比率设为0、20、44、73、100体积％，在压力26.664KPa、基板温度1080℃下进行10分钟的氮化处理，形成了图3(c)的氮化铬层30。其中，氢气和氮气混合气体氛围中的升温速度设为30℃/分钟，自达到600℃的时刻开始供给氨气。冷却过程中，在达到600℃的时刻停止供给氨气和氢气，在氮气气氛中进行冷却。
用SEM(扫描电子显微镜)观察氮化处理后的试样(在各个条件下制作2～3片2英寸口径的蓝宝石基板)的各基板的中心及距中心20mm四周的4点位置计5点的表面，进行氮化铬微晶的形状观察。其中，大致三棱锥形状的微晶所占的面积比率的算出方法如之前所述。图9(a)显示载气中氮气的含有比率与大致三棱锥形状的微晶所占的面积比率的关系。其中显示了各条件的试样观察点的最大值及最小值的范围。尤其是氮气的比率越低时试样面内的氮化铬的形态的偏差越大，虽然无法全部例示，但图9(b)～(f)中显示了代表性的例子。另外，图中记载了各个前述混合载气中氮气的比率。
可知载气中氮气的含有比率为50体积％以下时，试样面内位置的大致三棱锥形状的氮化铬微晶的形成面积比率的偏差较大，而载气中氮气的比率为60体积％以上时，大幅减少试样面内的偏差，大致三棱锥形状的氮化铬微晶在面内较均匀地形成，面积比率至少为70％以上。此外可知，为70体积％以上时，大致三棱锥形状的氮化铬微晶遍及整个面内、以面积比率为90％以上地形成。
因此，作为MOCVD生长炉内金属铬层的氮化工序中的、含氨气的气体氛围中除了氨气以外的气体成分，使用氮气和氢气作为载气，通过使氮气的含有比率为60～100体积％的范围、并且使之前所示的成膜金属铬层10时的成膜速度为规定值以上，从而可以使氮化后的氮化铬层面内的氮化铬微晶之中大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上。
虽然学术性的原因并不确定，但考虑如下：压力恒定的情况下，降低氨气与氮气和氢气的混合气体中的氢气的比率时，式1的反应向右、即促进氨的分解。关于HVPE炉内的氮化处理，尽管载气是氢气，仍能够均匀地形成大致三棱锥形状的氮化铬微晶，此是由于氨气在到达金属铬层为止的期间被加热，可通过氨的分解反应提高产生的原子态氮的浓度，与此相对，由于MOCVD炉中采用局部地加热基板部分的构造，氨的分解效率低，因此本发明这样的氮气添加是有效的。
下面，调查了氮化状态对炉内压力的依赖性。采用溅射法在2英寸口径的蓝宝石基板10上成膜厚的金属铬层。溅射成膜时的平均成膜速度设为/秒、溅射粒子射程区域140的成膜速度设为/秒。在氨气的含有比率设为25体积％、流量设为6SLM、载气全部设为氮气、基板温度1080℃下进行10分钟的氮化处理，形成了图3(c)的氮化铬层30。炉内的压力为调整排气侧的导度(conductance)，在6.666KPa、26.664KPa、66.66Kpa、73.326KPa、99.99KPa的条件下，升温/氮化/降温中均设为相同压力。另外，氮气气氛中的升温速度设为30℃/分钟，自达到600℃的时刻开始供给氨气。冷却过程中，在达到600℃的时刻停止供给氨气，在氮气气氛中进行冷却。
用SEM观察所得到的试样表面的氮化铬层的形态，结果示于图10。炉内压力99.99kPa时，大致三棱锥形状的微晶仅部分地形成且呈相连的状态，将压力降至73.326kPa时，大致三棱锥形状的微晶开始出现，但形状仍很零乱。炉内压力为66.66kPa以下时，转变为大致三棱锥形状的微晶均匀地形成的状况。因此，炉内的压力的合适的范围为66.66kPa以下。虽然认为在实验的压力范围以下均能够形成均匀的大致三棱锥形状的微晶，但从使其后继续生长的III族氮化物半导体层的生长压力条件的变更幅度增加等问题考虑，将已确认的6.666kPa设为下限值。
下面，调查了氮化状态对氮化处理温度及处理时间的依赖性。采用溅射法在2英寸口径的蓝宝石基板10上成膜厚的金属铬层。溅射成膜时的平均成膜速度设为/秒、溅射粒子射程区域140的成膜速度设为/秒。氨气的含有比率设为25体积％、流量设为6SLM，载气全部设为氮气，基板温度设为900℃～1080℃的范围，处理时间设为10分钟～40分钟的范围，炉内压力设为26.66kPa。另外，在氮气混合气体氛围中以升温速度为30℃/分钟地进行升温，自达到600℃的时刻开始供给氨气，在前述处理温度下实施规定处理时间的氮化处理，以30℃/分钟的冷却速度进行降温。冷却过程中，在达到600℃的时刻停止供给氨气，在氮气气氛中进行冷却。
图11显示通过SEM观察的改变氮化处理温度及处理时间时的氮化铬层的形态的结果。可知氮化处理温度为900℃时，采用10分钟、40分钟的处理时间均形不成大致三棱锥状的微晶，而是呈蔓藤花纹的形态。可知氮化处理温度为1000℃时，采用10分钟的氮化处理开始由蔓藤花纹的形态转变为形成部分大致三棱锥形状的微晶，采用40分钟的处理时间形成了有相连的大致三棱锥的微晶。可知为1080℃的氮化处理温度时，遍及整面地形成大致三棱锥形状的微晶。可知此情况下，延长处理时间时，出现如下情况：表面发生氮化铬的重排、微晶的肥大化以及各个微晶间离散。然而，如果在SEM观察时进一步为高倍率，多数情况下看似离散的位置也存在尺寸小的大致三棱锥形状的微晶。参照这些结果，通过改变氮化处理时间，能够控制氮化铬层的形态，对于形成大致三棱锥形状的微晶，优选1000℃以上的氮化处理温度。
以上显示了有关金属铬层20的形成条件以及MOCVD炉内的氮化铬层30的形成条件的优选条件，关于接着实施的III族氮化物半导体层的生长，在1080℃下对金属铬层实施氮化处理后，例如成膜GaN的情况下，将基板温度降温至900℃，达成氨气流量、氢气流量、氮气流量、压力条件后，在炉内导入TMG(三甲基镓)，形成图3(d)的附图标记40所示的GaN的缓冲层。停止供给TMG，立即变更前述各气体流量以及压力条件，升温至1050℃，在炉内再次导入TMG而使GaN层50生长。在生长到规定厚度的时刻调整TMG的供给以及气氛气体条件等并进行冷却，从而得到III族氮化物半导体基板。其中，氨气的供给持续至降温中途的600℃为止。
另外，本例中显示了GaN的情况，但图3(d)的附图标记40及50的各层也可以为AlN、AlGaN等。另外，附图标记50的层也可以为具有半导体元件结构的多层结构。
如图12所示，图12(a)的III族氮化物半导体元件制造用基板90(相当于图3(d))可以在图12(c)所示的工序中使用选择蚀刻液例如硝酸铈铵与高氯酸或硝酸的混合溶液选择性地溶解氮化铬层30，将生长用基底基板10与III族氮化物半导体层(40及50)分离，从而得到III族氮化物半导体自支撑基板150a。
另外，进一步使III族氮化物半导体层60生长在III族氮化物半导体元件制造用基板上，可以得到如图12(b)所示那样的III族氮化物半导体元件制造用基板90a。此情况下，III族氮化物半导体层60可在已生长III族氮化物半导体层50的MOCVD装置内继续生长，或者也可以取出到MOCVD装置外在另外的生长装置中进行生长。可以使用该外延基板，在图12(d)所示的工序中使用选择蚀刻液例如硝酸铈铵与高氯酸或硝酸的混合溶液选择性地溶解氮化铬层30，将生长用基底基板10与III族氮化物半导体层40、50及60分离，从而得到III族氮化物半导体自支撑基板150b。
此外，图12(a)的III族氮化物半导体元件制造用基板的III族氮化物半导体层50或图12(b)的III族氮化物半导体层60可以为具有半导体器件结构的多层结构，通过选择性地溶解前述所示那样的氮化铬层30，去除生长用基底基板10，从而得到如图12(e)所示的被个别分离的III族氮化物半导体元件160。
其中，作为形成半导体元件的顺序，可以如下地进行：先从III族氮化物半导体元件制造用基板中去除生长用基底基板，然后再制作器件；在进行III族氮化物半导体元件制造用基板的生长表面侧的加工、例如电极70等的形成、元件分离加工等后，通过溶解氮化铬层30，将生长用基底基板10分离，在分离面形成电极80等。
以上对氮化铬层上生长有III族氮化物半导体层的III族氮化物半导体元件制造用基板及III族氮化物半导体自支撑基板的制造方法以及III族氮化物半导体元件的实施方式进行了描述，下面显示金属铬的成膜条件与其上生长的III族氮化物半导体层的结晶性的关系。
如上所述，采用RF溅射法在蓝宝石基板(0001)基板10上成膜厚的金属铬层20。此时的平均成膜速度以及溅射粒子射程区域140的成膜速度分别设为/秒以及/秒的范围，由此准备了试样。
接着，在MOCVD装置中安放该试样，按照前述顺序在基板温度1080℃下将金属铬层20氮化处理10分钟。此时的氨气的含有比率为25体积％、流量为6SLM，作为除了氨气以外的气体设为氢气含有比率为20体积％及氮气含有比率为55体积％(氮气在载气中所占的比率为73.3体积％)，总压力设为26.664KPa。
氮化处理后，将基板温度降温至900℃，等数分钟待体系的温度稳定后，开始供给TMG，生长约2.5μm的GaN缓冲层。此时的总压力设为86.658kPa，V族(氨)与III族(Ga)的原料气体组成比(通称V/III比)设为约1000。一旦停止供给TMG，马上用数分钟将基板温度升温至1050℃。
等数分钟待体系的温度稳定，再次开始供给TMG并使GaN层进一步生长约3μm(GaN加起来的总膜厚约为5.5μm)，然后停止供给TMG，开始冷却。在基板温度降至600℃的时刻停止供给氨气，冷却至室温附近后得到半导体基板。
对于所得到的各试样，测定(0002)衍射面、(10-12)衍射面的X射线衍射摇摆曲线的半高宽(FWHM)，进行结晶性的评价。其结果如图13(a)所示，可知溅射粒子射程区域的金属铬层的成膜速度越慢则(0002)衍射和(10-12)衍射的半高宽均越大，GaN生长层的结晶性将会降低。
图13(b)显示了金属铬层的平均成膜速度与各自的半高宽的关系，同样可知平均成膜速度变慢时，X射线衍射的半高宽变大，结晶性将会降低。
所要求的结晶性根据制品的种类、要求特性的不同而不同，半高宽优选为600角秒(arcsec)以下、更优选为400角秒以下，其越窄越好。因此，适当的是，金属铬层成膜时的溅射粒子射程区域的金属铬层的成膜速度为/秒以上、更优选为/秒以上、进一步优选为/秒以上。更适当的是，平均成膜速度为/秒以上、更优选为/秒以上、进一步优选为/秒以上。这符合前述图6(a)和图6(b)所示的、使氮化铬的大致三棱锥形状的微晶所占的面积比率为70％以上、更优选为90％以上、进一步优选为95％以上的条件。
(0002)衍射的半高宽是涉及与成膜的GaN(0001)面垂直的c轴的摇摆的指标，该值越小表示面内的方位偏差越少。由于氮化铬层并非以近似四边形的鳞片状或无定形的微晶为主体、而是以大致三棱锥形状的微晶为主体且连结三棱锥底面重心与顶点的方位集中，因此认为其上生长的GaN的c轴的摇摆被减少。
另一方面，(10-12)衍射的半高宽是涉及c面内的晶体方位的旋转摆动的指标，由于氮化铬层并非近似四边形的鳞片状或无定形的微晶为主体、而是以三棱锥形状的微晶为主体且三棱锥的底边集中在与蓝宝石基板的c面内的m轴(＜10-10＞方向群)平行的方向，因此认为其上生长的GaN的c面内的方位的旋转摇摆被减少。
其中，作为基底基板的蓝宝石(0001)面上的三棱锥状的氮化铬微晶、生长的GaN(0001)等III族氮化物半导体层的外延关系如图14(a)所示地为：
(0001)蓝宝石//(111)CrN//(0001)III族氮化物半导体层
以及，
〔1-100〕蓝宝石//〔10-1〕CrN//〔11-20〕III族氮化物半导体层。
另外，基底基板为AlN、SiC、GaN单晶的(0001)面、或者各种生长用基板上形成有AlN、GaN、SiC等六方晶的(0001)层的模板基板的情况下，外延关系如图14(b)所示地为：
(0001)六方晶//(111)CrN//(0001)III族氮化物半导体层
以及，
〔11-20〕六方晶//〔10-1〕CrN//〔11-20〕III族氮化物半导体层。
因此，形成了如下特征，沿三棱锥状的氮化铬微晶的底边的方向为＜10-1＞方向群，其上生长的III族氮化物半导体晶体层的＜11-20＞方向群的方位不取决于基底基板的种类而总是平行的。
下面，对金属铬层10的厚度与所得到的III族氮化物半导体层的结晶性的关系进行说明。
首先，采用溅射法在蓝宝石(0001)基板10上以(没有铬层)～的范围成膜金属铬层20，准备试样。此时的平均成膜速度为/秒、溅射粒子射程区域的成膜速度为/秒，图4(b)所示的基板托130的转速设为20rpm。
将这些试样安放在MOCVD装置中，并与前述顺序同样地对金属铬层20实施1080℃、10分钟的氮化处理。此时的氨气的含有比率设为25体积％、流量设为6SLM。除了氨气以外的载气全部使用氮气，总压力设为26.664kPa。
接着，变更炉内压力，然后将基板温度降温至900℃，等数分钟待体系的温度稳定后，开始供给TMG，生长约2.5μm的GaN缓冲层。此时的总压力设为86.658kPa，V族(氨中的N)与III族(Ga)的原料气体组成比(通称V/III比)设为约1000。其中，一旦停止供给TMG，马上用数分钟将基板温度升温至1050℃。
等数分钟待体系的温度稳定，再次开始供给TMG并使GaN层进一步生长约3μm(GaN加起来各的总膜厚约为5.5μm)，然后停止供给TMG，开始冷却。在基板温度降至600℃的时刻停止供给氨气，冷却至室温附近后得到III族氮化物半导体基板。
对于所得到的试样，测定(0002)衍射面、(10-12)衍射面的X射线衍射摇摆曲线(XRD)的半高宽(FWHM)，进行结晶性的评价。其结果示于图15，出于GaN层的结晶性方面考虑，铬层的厚度在以上且以下的范围内，两个衍射面的XRD半高宽均为600角秒以下是优选的，此外，以上且以下是更优选的范围。另外，金属铬层的膜厚为的情况下，在900℃的GaN缓冲生长时，在蓝宝石基板上没有生长GaN缓冲层。推断此是由于没有生长初始核造成的。
在MOCVD炉内氮化金属铬层及继续生长III族氮化物半导体的GaN层的情况下，金属铬层的厚度的合适范围相比HVPE法的情况(专利文献3)向更薄的方向移动，认为其反映了两种制法间的氮化状态的差异、GaN的成膜速度的差异、生长面上III族原子的表面迁移引发的横方向生长的差异等，具体细节并不清楚。
另外，对于所得到的各试样，使用已加热至80℃的硝酸铈铵与高氯酸的混合溶液进行氮化铬层的选择蚀刻评价，而金属铬层的厚度为以下的情况下，蚀刻不能进行，采用化学剥离(CLO)无法将GaN层与蓝宝石基板分离。另一方面，金属铬层的厚度为以上的情况下，通过选择蚀刻氮化铬层能够分离GaN层。
前者厚度的情况下，认为底部的蓝宝石基板表面的露出率变大，GaN层以氮化铬层为生长初始核进行横方向生长时，GaN层将会与蓝宝石基板表面直接接触。出于化学剥离的方面考虑，MOCVD法中的金属铬层的厚度的下限值也为以上。
如上所述，对于为了能够在MOCVD法中进行化学剥离且使III族氮化物半导体层的结晶性良好的、金属铬层的成膜速度条件/氮化处理时的气体种类条件/三棱锥形状的氮化铬微晶的方位与III族氮化物半导体晶体的方位关系的特征/金属铬层的厚度条件进行了说明，显示了代表性的实施方式的例子，但本发明并不受该实施方式的限定。
实施例
(实施例1)
按照前述记载的顺序，采用RF溅射法以平均成膜速度/秒(溅射粒子射程区域的成膜速度为/秒)在2英寸口径的蓝宝石(0001)基板上成膜厚的金属铬层，然后在MOCVD炉内进行基板温度1080℃、10分钟的氮化处理。此时的氨气的含有比率设为25体积％且流量设为6SLM，除了氨气以外的载气设为氢气含有比率为20体积％及氮气含有比率为55体积％(氮气在载气中的比率为73.3体积％)，总压力设为26.664kPa。之后将基板温度降温至900℃，生长了约2.5μm的GaN缓冲层后，升温至1050℃而生长了约3μm的GaN层。其中，生长中的炉内的总压力设为86.658kPa，V族(氨中的N)与III族(Ga)的原料气体组成比(通称V/III比)设为约1000。生长结束后冷却至室温附近，得到具有GaN外延层的III族氮化物半导体基板。通过GaN层的(0002)衍射及(10-12)衍射的X射线摇摆曲线(XRD)的半高宽来评价结晶性，结果分别为290角秒、330角秒，结晶性良好。(相当于截止到图12(a)的工序)
接着，将该基板试样安放在HVPE炉中，在氢气气氛中以约30℃/分钟的升温速度进行升温，在达到600℃的时刻开始供给氨气。1040℃下等约5分钟待体系的温度稳定，开始在已加热至850℃的Ga源中供给盐酸(HCl)气体而生成GaCl，使其在该基板的附近与氨气混合而向基板面供给原料气体，开始GaN的厚膜生长。其中，氨气的流量为1SLM，盐酸(HCl)气体的流量为40SCCM(标准cm3/min：换算为大气压1.013Pa、0℃后的流量)，氢气载气的流量为3.3SLM且V/III比为25，总压为101.3kPa的常压。通过5小时的生长而得到约350μm厚的GaN厚膜外延基板。(相当于截止到图12(b)的工序)
通过将该试样在已加热至80℃的硝酸铈铵与高氯酸的混合溶液中进行氮化铬层的选择蚀刻，可与蓝宝石基板分离而得到的自支撑基板。所得到的自支撑基板的XRD的半高宽在(0002)衍射、(10-12)衍射中分别为85角秒、103角秒，非常良好。(相当于截止到图12(d)的工序)
此外，通过在自支撑基板上生长器件构造的外延层，能够制作激光二极管等光器件、肖特基势垒二极管等电子器件。如上所述，采用本发明容易得到具有良好特性的III族氮化物半导体的自支撑基板。
(实施例2)
采用RF溅射法以平均成膜速度/秒在2英寸口径的蓝宝石(0001)基板上成膜厚的金属铬层。将该试样在MOCVD炉内进行基板温度1080℃、10分钟的氮化处理。之后将基板温度降温至900℃，生长了约2.5μm的GaN缓冲层后，升温至1050℃而生长了约4μm的GaN层。在GaN缓冲层上的GaN层添加Si(硅)作为n型掺杂剂，载流子浓度为2×1018cm-3。
接着边使基板温度在750℃～850℃的范围内升降温边形成作为发光层的In0.1Ga0.9N/GaN的MQW(多量子阱)。接着，生长20nm的Mg掺杂p型AlGaN电子阻挡层、0.2μm的Mg掺杂p型GaN包层，接着成膜约的载流子浓度为5×1017cm-3的p+型GaN接触层，从而得到LED结构的III族氮化物半导体外延基板。
通过干法蚀刻进行所得到的外延基板的从外延层侧到蓝宝石基板的边长1mm的元件分离槽加工。本槽随着元件间的分离形成用于供给化学蚀刻液的通道。接着，p+GaN层上形成Ag系的反射层兼欧姆电极，在300℃下采用Au-Au加压热压接法使其与在背面已形成欧姆电极的p+型Si基板接合。
接着，在已加热至80℃的硝酸铈铵与硝酸的混合溶液中进行氮化铬层的选择蚀刻，分离蓝宝石基板，将LED结构层转印至Si支撑基板侧。通过干法蚀刻去除GaN缓冲层，在n-GaN面上形成Ti/Al/Ni/Au的欧姆电极·焊盘电极后，用切片机(dicer)切断Si支撑基板，制作了立式结构的LED元件。(本实施例相当于经过图12(a)、图12(b)至图12(e)的工序。)
关于所得到的蓝色LED元件的裸片状态的特性，正向电流(If)为350mA时，正向电压(Vf)为3.3V、峰发光波长(λp)为455nm、输出功率(Po)为320mW，是非常良好的结果。
如上所述，可以采用本发明在MOCVD炉内连续地进行从氮化处理到LED结构的外延，从而容易得到具有良好特性的III族氮化物半导体外延基板、以及将其加工后的III族氮化物半导体元件。
(实施例3)
准备了2英寸口径的蓝宝石(0001)基板上直接形成有AlN外延层的AlN(0001)模板基板。AlN层的厚度约为1μm，(0002)衍射、(10-12)衍射处的XRD的半高宽分别为85角秒、1283角秒。采用RF溅射法以平均成膜速度/秒的条件在该试样上成膜的金属铬层。
将该试样安放在MOCVD炉中，以30℃/分钟的速度进行升温，在1050℃下进行5分钟的氮化处理。氮化处理温度、时间与蓝宝石基板上的情况不同，此是由于蓝宝石基板的情况下在其与铬层之间形成AlN中间层的缘故，如果基板表面自开始就为AlN单晶，则不需要形成AlN中间层且即使在低温度和短时间下也能形成三棱锥形状的氮化铬层。其中，氨气供给从600℃开始，含有比率设为25体积％且流量设为6SLM。除了氨气以外的载气使用氮气，总压力设为26.664kPa。
接着，将基板温度降温至900℃，体系的温度稳定，进行气体系的切换准备等，约3分钟后开始供给TMG而成膜约2.5μm的GaN缓冲层。此时的总压力设为650Torr(86.658KPa)，V族(氨中的N)与III族(Ga)的原料气体组成比(通称V/III比)设为约1000。其中，一旦停止供给TMG，马上用数分钟将基板温度升温至1050℃。
等数分钟待体系的温度稳定，再次开始供给TMG而进一步生长约3μm的GaN层(GaN加起来的总膜厚约为5.5μm)，然后停止供给TMG，开始冷却。在基板温度降至600℃的时刻停止供给氨气，冷却至室温附近后得到III族氮化物半导体基板。
通过(0002)衍射、(10-12)衍射处的XRD的半高宽来评价所得到的GaN层的结晶性，分别为120角秒、218角秒，非常良好。尤其可知，使用的AlN(0001)模板的面内旋转方位摇摆被大幅改善而未被延续。另外，从试样中裁剪出断片，在已加热至80℃的硝酸铈铵与硝酸的混合溶液中进行氮化铬层的选择蚀刻，确认了AlN模板基板与GaN层的分离。(相当于经过图12(a)至图12(c)的工序。)
另外准备了具有与前述基本同等的XRD半高宽的AlN(0001)模板基板，采用RF溅射法以平均成膜速度/秒的条件成膜的金属铬层。接着，在MOCVD装置内实施与前述同样的氮化处理后，不进行GaN的生长而进行冷却，室温附近时取出试样。其中，冷却中在为600℃以下的阶段停止供给氨气。
通过X射线衍射θ-2ω扫描评价该试样，结果如图16(a)所示，可知氮化铬为垂直于AlN(0001)面的〔111〕取向。此外，SEM观察该试样的表面时，如图16(b)可知形成了三棱锥形状的微晶，其底边的方向偏离也非常少且呈沿平行于AlN的＜11-20＞方向群的方向的状态。由于实现了这样的状态，所以AlN(0001)模板的面内旋转方位摇摆被氮化铬层缓和，GaN层的面内旋转方位摇摆被大幅地改善，得到结晶性良好的III族氮化物半导体元件制造用基板。
(比较例1)
采用RF溅射法以平均成膜速度/秒、溅射粒子射程区域的成膜速度/秒的条件在蓝宝石(0001)基板上成膜的金属铬层。与实施例1同样在MOCVD炉内进行基板温度1080℃、10分钟的氮化处理。之后将基板温度降温至900℃，生长约2.5μm的GaN缓冲层后，升温至1050℃而生长约3μm的GaN层。生长结束后冷却至室温附近，从而得到具有GaN外延层的半导体基板。
通过(0002)衍射及(10-12)衍射的X射线摇摆曲线(XRD)的半高宽评价该试样的GaN层的结晶性，结果分别为764角秒、1005角秒，与实施例1相比较，半高宽大幅增加。
(比较例2)
采用RF溅射法以平均成膜速度/秒、溅射粒子射程区域的成膜速度/秒的条件在蓝宝石(0001)基板上成膜及厚的金属铬层。此时，基板托的转速设为30rpm。与实施例1同样在MOCVD炉内进行基板温度1080℃、10分钟的氮化处理。之后将基板温度降温至900℃，生长约2.5μm的GaN缓冲层后，升温至1050℃而生长约3μm的GaN层。生长结束后冷却至室温附近，得到具有GaN外延层的半导体基板。
通过(0002)衍射及(10-12)衍射的X射线摇摆曲线(XRD)的半高宽评价金属铬层的厚度为的试样的GaN层的结晶性，结果分别为538角秒、633角秒。另外，关于厚的试样，分别为838角秒、1288角秒，与实施例1比较，结晶性变差。另外，虽然前者试样与厚的金属铬层的情况相比结晶性好，但在已加热至80℃的硝酸铈铵与硝酸的混合溶液中无法选择蚀刻氮化铬层，蓝宝石基板与GaN层不能分离。
以上，实施方式和实施例中示出了具体例子并详细地说明了本发明，但本发明并不受上述发明实施方式及实施例的限定，在不脱离本发明的范畴的范围内，能够进行各种的变更、变形。
产业上的可利用性
根据本发明能够提供：III族氮化物半导体元件制造用基板的制造方法，该方法通过适当设定在生长用基底基板上成膜的铬层的成膜条件、以及用于在MOCVD生长炉内氮化该铬层的氮化条件，可使形成的氮化铬层面内的大致三棱锥形状的氮化铬微晶所占的比例提高，由此能够提高在氮化铬层上接着生长的III族氮化物半导体层、III族氮化物半导体元件结构层的晶体层的结晶性、均一性；以及III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法。
附图标记说明
10 生长用基底基板
10a 基底基板的上面侧的表面
20 金属铬层
30 氮化铬层
40 III族氮化物半导体缓冲层
50 III族氮化物半导体层
60 III族氮化物半导体层
70 电极
80 电极
90 III族氮化物半导体元件制造用基板
90a III族氮化物半导体元件制造用基板
110 生长用基底基板
120 溅射靶
130 基板架或基板托
140 溅射粒子射程区域
150a III族氮化物半导体自支撑基板
150b III族氮化物半导体自支撑基板
160 III族氮化物半导体元件

Claims (9)

1.一种III族氮化物半导体元件制造用基板的制造方法，其特征在于，该方法具备：
成膜工序，在生长用基底基板上形成铬层；
氮化工序，通过在规定的条件下氮化该铬层，从而形成氮化铬层；
晶体层生长工序，在该氮化铬层上外延生长至少一层III族氮化物半导体层，
所述铬层通过溅射法以溅射粒子射程区域的成膜速度为的范围、厚度为的范围的方式成膜，
所述氮化铬层在炉内压力6.666kPa以上且66.66kPa以下的、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中形成，所述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围，
其中，所述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上，
所述大致三棱锥形状为：凭借扫描电子显微镜照片的高度造成的反差，能够观察到单个所述氮化铬微晶的顶点和3个方向的棱线的三棱锥形状；或者，凭借所述反差，能够观察到多个所述氮化铬微晶相连且在除了该多个所述氮化铬微晶的结合部以外能够观察到所述棱线的三棱锥形状。
2.根据权利要求1所述的III族氮化物半导体元件制造用基板的制造方法，其中，所述铬层在多块生长用基底基板上以平均成膜速度各自为的范围的方式间歇性地成膜。
3.根据权利要求1所述的III族氮化物半导体元件制造用基板的制造方法，其中，所述大致三棱锥形状的氮化铬微晶的底边的方位平行于所述III族氮化物半导体层的＜11-20＞方向(a轴方向)群。
4.根据权利要求1所述的III族氮化物半导体元件制造用基板的制造方法，其中，所述生长用基底基板具有六方晶系或准六方晶系的晶体结构，表面为(0001)面。
5.一种III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其特征在于，该方法具备：
成膜工序，在生长用基底基板上形成铬层；
氮化工序，通过在规定的条件下氮化该铬层，从而形成氮化铬层；
晶体层生长工序，在该氮化铬层上外延生长至少一层III族氮化物半导体层；
分离工序，通过化学蚀刻去除所述氮化铬层，从而使所述生长用基底基板与所述III族氮化物半导体层分离，
其中，所述铬层通过溅射法以溅射粒子射程区域的成膜速度为的范围、厚度为的范围的方式成膜，
所述氮化铬层在炉内压力6.666kPa以上且66.66kPa以下的、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中形成，所述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围，
其中，所述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上，
所述大致三棱锥形状为：凭借扫描电子显微镜照片的高度造成的反差，能够观察到单个所述氮化铬微晶的顶点和3个方向的棱线的三棱锥形状；或者，凭借所述反差，能够观察到多个所述氮化铬微晶相连且在除了该多个所述氮化铬微晶的结合部以外能够观察到所述棱线的三棱锥形状。
6.根据权利要求5所述的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，所述铬层在多块生长用基底基板上以平均成膜速度各自为的范围的方式间歇性地成膜。
7.根据权利要求5所述的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，所述大致三棱锥形状的氮化铬微晶的底边的方位平行于所述III族氮化物半导体层的＜11-20＞方向(a轴方向)群。
8.根据权利要求5所述的III族氮化物半导体自支撑基板或III族氮化物半导体元件的制造方法，其中，所述生长用基底基板具有六方晶系或准六方晶系的晶体结构，表面为(0001)面。
9.一种III族氮化物生长用基板，其特征在于，其具有基板及该基板上的氮化铬层，
所述氮化铬层是在炉内压力6.666kPa以上且66.66kPa以下的、温度1000℃以上的MOCVD生长炉内、含氨气的气体氛围中对铬层进行氮化处理而成的，所述铬层通过溅射法以溅射粒子射程区域的成膜速度为的范围、厚度为的范围的方式成膜在所述基板上，
所述气体氛围中除了氨气以外的气体成分为由氮气和氢气组成的载气，氮气在该载气中所占的含有比率为60～100体积％的范围，
所述氮化铬层表面的氮化铬微晶中具有大致三棱锥形状的氮化铬微晶所占的面积比率为70％以上，
所述大致三棱锥形状为：凭借扫描电子显微镜照片的高度造成的反差，能够观察到单个所述氮化铬微晶的顶点和3个方向的棱线的三棱锥形状；或者，凭借所述反差，能够观察到多个所述氮化铬微晶相连且在除了该多个所述氮化铬微晶的结合部以外能够观察到所述棱线的三棱锥形状。
CN201610077452.9A 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板 Active CN105529248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010222767A JP5665463B2 (ja) 2010-09-30 2010-09-30 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP2010-222767 2010-09-30
CN201180047494.3A CN103348043B (zh) 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180047494.3A Division CN103348043B (zh) 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板

Publications (2)

Publication Number Publication Date
CN105529248A CN105529248A (zh) 2016-04-27
CN105529248B true CN105529248B (zh) 2018-04-06

Family

ID=45893311

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610077452.9A Active CN105529248B (zh) 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板
CN201180047494.3A Active CN103348043B (zh) 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180047494.3A Active CN103348043B (zh) 2010-09-30 2011-09-30 Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板

Country Status (4)

Country Link
JP (1) JP5665463B2 (zh)
KR (1) KR101503618B1 (zh)
CN (2) CN105529248B (zh)
WO (1) WO2012043885A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
KR102187487B1 (ko) * 2014-04-03 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비한 조명 장치
JP6832928B2 (ja) * 2015-11-11 2021-02-24 アモテック・カンパニー・リミテッド フェライトシートの製造方法およびこれを利用したフェライトシート
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR102513206B1 (ko) * 2018-05-23 2023-03-23 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
WO2020235074A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 半導体基板の製造方法および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
CN101378015A (zh) * 2007-08-28 2009-03-04 东北技术使者株式会社 Iii族氮化物半导体和其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
CN102634849B (zh) * 2005-04-04 2016-02-17 东北技术使者株式会社 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
JP4248005B2 (ja) * 2006-10-03 2009-04-02 株式会社 東北テクノアーチ 基板の製造方法
JP4320380B2 (ja) * 2006-10-03 2009-08-26 株式会社 東北テクノアーチ 構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
CN101378015A (zh) * 2007-08-28 2009-03-04 东北技术使者株式会社 Iii族氮化物半导体和其制造方法

Also Published As

Publication number Publication date
CN103348043A (zh) 2013-10-09
KR101503618B1 (ko) 2015-03-18
WO2012043885A1 (ja) 2012-04-05
CN105529248A (zh) 2016-04-27
JP5665463B2 (ja) 2015-02-04
KR20130113452A (ko) 2013-10-15
CN103348043B (zh) 2016-03-09
WO2012043885A9 (ja) 2013-07-18
JP2012077345A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
CN105529248B (zh) Iii族氮化物半导体元件制造用基板的制造方法、iii族氮化物半导体自支撑基板或iii族氮化物半导体元件的制造方法、以及iii族氮化物生长用基板
US8390023B2 (en) Sapphire substrate, nitride semiconductor luminescent element using the sapphire substrate, and method for manufacturing the nitride semiconductor luminescent element
KR101580033B1 (ko) 3족 질화물 반도체의 제조 방법
TW593800B (en) Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
JP2005119921A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP5392708B2 (ja) ヘテロエピタキシャル成長方法
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
TWI308365B (zh)
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
TW200939536A (en) Nitride semiconductor and method for manufacturing same
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
TW202210669A (zh) GaN結晶及GaN基板
CN107794567A (zh) 用于制造iii族氮化物半导体的方法
TW200302515A (en) 3-5 Group compound semiconductor, process for producing the same, and compound semiconductor element using the same
JP3564645B2 (ja) 窒化ガリウム系半導体結晶の成長方法
TW200527721A (en) Group III nitride semiconductor device and light-emitting device using the same
JP2003224072A (ja) 半導体構造物およびその製造方法
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
JPH0529653A (ja) 半導体素子
JP4355232B2 (ja) ＧａＮ系化合物半導体結晶の製造方法及びＧａＮ系化合物半導体結晶
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
JP2023143975A (ja) ＧａＮ単結晶製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant