JP2023143975A - GaN単結晶製造方法 - Google Patents

GaN単結晶製造方法 Download PDF

Info

Publication number
JP2023143975A
JP2023143975A JP2023126454A JP2023126454A JP2023143975A JP 2023143975 A JP2023143975 A JP 2023143975A JP 2023126454 A JP2023126454 A JP 2023126454A JP 2023126454 A JP2023126454 A JP 2023126454A JP 2023143975 A JP2023143975 A JP 2023143975A
Authority
JP
Japan
Prior art keywords
gan
crystal
substrate
layer
hvpe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023126454A
Other languages
English (en)
Other versions
JP2023143975A5 (ja
Inventor
悠貴 江夏
Yuki Enatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2023126454A priority Critical patent/JP2023143975A/ja
Publication of JP2023143975A publication Critical patent/JP2023143975A/ja
Publication of JP2023143975A5 publication Critical patent/JP2023143975A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】低減された転位密度を有するGaN単結晶を製造するための新規な方法を提供する。【解決手段】GaN単結晶製造方法は、単結晶GaN(0001)基板を準備するシード準備工程と、該単結晶GaN(0001)基板の(0001)表面上にHVPEでGaN結晶を成長させるHVPE工程とを有し、該HVPE工程では、ピット化層(pitted layer)を成長させた後、成長条件を変更して平坦化層を成長させる操作が行われる。ピット化層の厚さは100μm以下であってもよい。【選択図】図2

Description

本発明はGaN単結晶を製造する方法に関する。
サファイア基板上にHVPE(Hydride Vapor Phase Epitaxy)でGaN結晶を成長させるときに、最初は成長表面にピットが生じる条件を用い、その後、該ピットが閉じる条
件に変更したところ、均一性よく低減された転位密度を有するGaN結晶が得られたとの報告がある(特許文献1、特許文献2)。
特開2006-52102号公報 特表2007-519591号公報
本発明は、低減された転位密度を有するGaN単結晶を製造するための新規な方法に関する。
本発明者等は、10cm-2台前半まで低減された均一な転位密度を有する単結晶GaN基板の(0001)表面上に、ピット化されたGaN結晶層を成長させることが、成長温度を十分に下げることにより可能であることを見出し、その知見に基づいて検討を重ねた結果、本発明を完成させるに至った。
本発明の実施形態には、下記のGaN単結晶製造方法が含まれる。
[1]GaN単結晶製造方法であって、該製造方法は、単結晶GaN(0001)基板を準備するシード準備工程と、該単結晶GaN(0001)基板の(0001)表面上にHVPEでGaN結晶を成長させるHVPE工程とを有し、該HVPE工程では、ピット化層(pitted layer)を成長させた後、成長条件を変更して平坦化層を成長させる操作が行われることを特徴とする方法。
[2]前記単結晶GaN(0001)基板の(0001)表面における転位密度が10cm-2台前半である、前記[1]に記載の方法。
[3]前記単結晶GaN(0001)基板の酸素濃度が2×1016atoms/cm以下である、前記[2]に記載の方法。
[4]前記ピット化層の厚さが100μm以下である、前記[1]~[3]のいずれかに記載の方法。
[5]前記ピット化層の成長温度が900℃以下である、前記[1]~[4]のいずれかに記載の方法。
[6]前記平坦化層の成長温度が1000℃以上である、前記[5]に記載の方法。
[7]前記HVPE工程では前記操作が2回以上行われる、前記[1]~[6]のいずれかに記載の方法。
[8]前記HVPE工程で最後に成長される平坦化層の厚さが1mm以上である、前記[1]~[7]のいずれかに記載の方法。
[9]前記平坦化層を加工してc面単結晶GaN基板を得る工程を有する、前記[1]~[8]のいずれかに記載の方法。
[10]前記シード準備工程で準備される前記単結晶GaN(0001)基板が、サファイア基板上に剥離層を介してGaN結晶厚膜をHVPEで成長させ、次いで該GaN結晶厚膜を自発的に該ヘテロ基板から剥離させることにより製造される、前記[1]~[9]のいずれかに記載の方法。
[11]前記単結晶GaN(0001)基板が、HVPE装置のリアクター内で製造されるとともに、該リアクターから取り出されることなく前記HVPE工程に供される、前記[10]に記載の方法。
[12]前記シード準備工程と前記HVPE工程の間で、前記HVPE装置のガリウムボートおよびサセプターの少なくとも一方の温度を700℃以上に保つ、前記[11]に記載の方法。
低減された転位密度を有するGaN単結晶を製造するための新規な方法が提供される。
図1は、GaN単結晶製造方法のフロー図である。 図2(a)~(c)は、それぞれ、HVPE工程で形成され得る積層体の断面図である。 図3は、単結晶GaN(0001)基板上にGaN結晶層を成長させてなる積層体の断面の蛍光顕微鏡像である。 図4は、単結晶GaN(0001)基板上にGaN結晶層を成長させてなる積層体の断面の蛍光顕微鏡像である。
本明細書にいうGaN結晶は、特に断らない限り、ウルツ鉱型の結晶構造を有する六方晶GaN結晶を意味する。
GaN結晶では、[0001]および[000-1]に平行な結晶軸がc軸、<10-10>に平行な結晶軸がm軸、<11-20>に平行な結晶軸がa軸と呼ばれる。c軸に直交する結晶面はc面(c-plane)、m軸に直交する結晶面はm面(m-plane)、a軸に直交する結晶面はa面(a-plane)と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、GaN結晶の結晶軸、結晶面、結晶方位等を意味する。
六方晶のミラー指数(hkil)は、h+k=-iの関係があることから、(hkl)と3桁で表記されることもある。例えば、(0004)を3桁で表記すると(004)である。
特に断らない限り、本明細書にいう転位は貫通転位(threading dislocation)を意味する。本明細書では、螺旋転位、混合転位および刃状転位を区別せず、総称して貫通転位と呼ぶ。
以下、適宜図面を参照しながら、本発明の実施形態を説明する。
1.GaN単結晶製造方法
本発明の実施形態に係るGaN単結晶製造方法では、図1にフロー図を示すように、単結晶GaN(0001)基板を準備するシード準備工程P1と、該シード準備工程P1で準備した単結晶GaN(0001)基板の(0001)表面上に、HVPEでGaN結晶を成長させるHVPE工程P2が、この順に実行される。
HVPE工程P2は、ピット化層(pitted layer)を成長させた後、成長条件を変更して平坦化層を成長させることを含む。
各工程について以下に詳述する。
1.1.シード準備工程
シード準備工程P1で準備される単結晶GaN(0001)基板は、後に続くHVPE工程P2でGaN結晶層を成長させるときにシードとしての役割を果たす。
単結晶GaN(0001)基板は、GaN単結晶のみからなる自立したウエハであって、(0001)結晶面と平行または(0001)結晶面から僅かにオフカットされた大面積表面を有し、この大面積表面を(0001)表面と呼ぶ。オフカットは、好ましくは2.5°以下、より好ましくは1.5°以下である。
シード準備工程P1で準備すべき単結晶GaN(0001)基板は、インバージョン・ドメイン(結晶の極性が局所的に反転した微小ドメイン)を有さない。
シード準備工程P1で準備すべき単結晶GaN(0001)基板は、転位密度の均一性が良好であり、好適例では、(0001)表面において転位密度が最も低い場所と最も高い場所の間の転位密度差が4倍以下である。ここでいう転位密度は、観察面積を100μm×100μmとして測定される転位密度をいう。
この好適例の単結晶GaN(0001)基板は、周囲の領域に比べ突出して高い転位密度を有する局所領域を例外的に有し得るが、かかる例外的領域の密度は1領域/cm未満であり、その総面積は(0001)表面の面積の0.1%未満である。
この好適例のように転位密度の均一性が良好な単結晶GaN(0001)基板は、通常2×1016atoms/cm以下の酸素濃度を有する。多数の転位集中領域またはインバージョンドメインの形成を必然的に伴うファセット成長法で製造されるGaN結晶は、このような低い酸素濃度を有し得ない。
シード準備工程P1で準備すべき単結晶GaN(0001)基板の(0001)表面における転位密度は、例えば10cm-2台前半である。実施形態に係るGaN単結晶製造方法の特徴のひとつは、かかる転位密度を有するGaN基板の上に、より低減された転位密度を有するGaN単結晶を成長させ得ることである。
単結晶GaN(0001)基板の(0001)表面に存在する転位は、カソードルミネセンス像において暗点として観察される。キャリア濃度が低過ぎてカソードルミネセンス像の暗点を数えるのが困難なときは、エッチピットを数える方法により転位密度を求めればよい。270℃に加熱した濃度89%の硫酸で1時間エッチングしたとき、単結晶(0001)GaN基板の(0001)表面には転位に対応するエッチピットが形成される。
シード準備工程P1では、ヘテロ基板上に剥離層を介してGaN結晶厚膜をHVPEで成長させ、次いで、該GaN結晶厚膜を該ヘテロ基板から剥離させる方法により、単結晶GaN(0001)基板を製造してもよい。
ヘテロ基板とは、GaNとは組成の異なる化合物からなる単結晶基板であり、例えばサファイア基板である。
好ましい剥離層は、サファイア基板上にMOVPEで低温バッファ層を介して厚さ数百nmのGaN層を成長させ、更に、その上に真空蒸着で厚さ数十nmのTi(チタン)層を形成した後、80%のH(水素ガス)と20%のNH(アンモニア)の混合ガス中、例えば1060℃で30分間アニールすることにより形成される。
かかる剥離層の上にHVPEでGaN結晶厚膜を成長させ、その後、該GaN結晶厚膜をサファイア基板から自発的に剥離させる単結晶GaN基板の製造方法は、VAS(Void-Assisted Separation)法として知られている[Y.Oshima,et al.,Japanese Journal of Applied Physics 42(2003)pp.L1-L3]。
好ましい一例において、単結晶GaN(0001)基板は、後のHVPE工程P2で使用されるHVPE装置のリアクター内で、上記のVAS法により製造された後、該リアクターから取り出されることなくHVPE工程P2に供される。
VAS法では、GaN結晶の成長温度が1050℃のとき、成長後の冷却過程で熱応力による剥離が起こる温度は950℃以上と推定されている[T.Yoshida,et al.,Journal of Crystal Growth 310(2008)pp.5-7]。従って、一例では、GaN結晶厚膜の成長後、HVPE装置が備えるガリウムボートやサセプターの温度を700℃以上、好ましくは750℃以上、より好ましくは800℃以上、特に好ましくは850℃以上に保ったまま、HVPE装置のリアクター内で該GaN結晶厚膜をサファイア基板から剥離させて自立した単結晶GaN(0001)基板とし、次のHVPE工程に進むことができる。そうすれば工程間でHVPE装置の温度を大きく変える必要がないので、製造効率が良好となる。
他の一例では、リアクター内でGaN結晶厚膜をサファイア基板から確実に剥離させるために、HVPE工程に移る前にサセプターの温度を該GaN結晶厚膜の成長温度から400℃以上、500℃以上または600℃以上低下させてもよい。
1.2.HVPE工程
HVPE工程P2では、シード準備工程P1で準備された単結晶GaN(0001)基板の(0001)表面上に、HVPE法でGaN結晶が成長される。
HVPE工程P2では、ピット化層(pitted layer)を成長させた後、成長条件を変更して平坦化層を成長させる操作が1回以上行われる。この操作は2回以上繰り返すことができる。
図2(a)~(c)は、それぞれ、HVPE工程P2において形成され得る積層体を表す断面図である。各積層体は、単結晶GaN(0001)基板1と、その(0001)表面上に成長したGaN結晶2とからなっている。
図2(a)の例では、GaN結晶2が、単結晶GaN(0001)基板1の直上に成長したピット化層22と、ピット化層22の上に積層された平坦化層24とからなっている。
図2(b)の例では、GaN結晶2が、単結晶GaN(0001)基板1の直上に平坦に成長した下地層21と、下地層21の上に積層されたピット化層22と、ピット化層22の上に積層された平坦化層24とからなっている。
図2(c)の例では、ピット化層22を成長させ、その上に平坦化層24を成長させる操作を2回繰り返すことにより、GaN結晶2が形成されている。
ピット化層の成長中は、転位がピットに向かって集まること、また、ピット同士が合体するときに転位の伝搬方向が曲げられることから、転位の対消滅が起こる確率が高くなる。従って、GaN結晶の転位密度は、ピット化層の上に積層される平坦化層において、ピット化層の下側よりも低くなる。
ピット化層の厚さは、通常10μm以上、好ましくは30μm以上、より好ましくは50μm以上である。驚くべきことに、100μm以下の厚さしか持たないピット化層の形成によって、十分に効果的な転位密度の低減が生じる。
ピット化したGaN層を成長させることは、単結晶成長が困難とならない範囲で、成長温度を十分に下げることにより可能であり、SAG(Selective Area Growth)技法を必要としない。すなわち、シード準備工程P1で準備する単結晶GaN(0001)基板上に選択成長マスクを設けたり、パターンエッチングによる凹凸加工を施したりする必要はない。
本発明者等による実験によれば、V/III比が約5、キャリアガスのF値が約0.4、成長温度が約900℃というHVPE条件を用いたとき、10cm-2台前半の均一な転位密度を有する単結晶GaN(0001)基板の、CMP仕上げされた平坦な(0001)表面上に成長させたGaN結晶層の表面はピット化した。
一方、同じシード基板、同じV/III比、同じキャリアガスのF値を用いたときに、温度950℃以上で成長したGaN結晶層の表面はピット化せず平坦であった。
ここで、V/III比とは原料として供給されるNH(アンモニア)とGaCl(塩化ガリウム)のモル比のことであり、キャリアガスのF値とはリアクター内に導入されるキャリアガスに占めるH(水素ガス)のモル比である。
ピット化層の上に平坦化層を成長させるには、成長条件を変更すればよい。平坦化層の成長温度は、好ましくは1000℃以上である。必要に応じて、表面の平坦化を加速するために、平坦化層を成長させるときのV/III比およびキャリアガスのF値のいずれか一方または両方を、ピット化層を成長させるときよりも低くしてよい。
平坦化層は、表面のピットが実質的に消失するように成長させる。ピットが実質的に消失した状態とは、外周近傍を除いた平坦化層の表面におけるピット密度が1ピット/cm以下となった状態をいう。外周近傍を除く理由は、外周近傍では成長条件に関わりなくピットが発生し易い傾向があるからである。
平坦化層の表面におけるピット密度は、好ましくは0.5ピット/cm以下、より好ましくは0.1ピット/cm以下、最も好ましくは0ピット/cmである。
平坦化層の成長途中で、平坦層の表面から実質的にピットが消失してもよい。
平坦化層を成長させた後であっても、その下のピット化層の厚さは、GaN結晶のc面に垂直な断面を蛍光顕微鏡で観察することにより調べることができる。ピット化層と平坦化層とでは、恐らく成長時に取り込まれる不純物の濃度および/または種類が異なるせいで、蛍光顕微鏡像における色調が明瞭に異なっており、容易に識別できる。蛍光顕微鏡像では、ピット化層の方が平坦化層よりも暗く見える。
ピット化層と平坦化層で特に濃度が異なる不純物は酸素であり、ピット化層は平坦化層よりも高い酸素濃度を有する。
HVPE工程P2において、最後に成長させる平坦化層(以下では「最終平坦化層」とも呼ぶ)の厚さは、通常1mm以上、好ましくは2mm以上、より好ましくは4mm以上、更に好ましくは8mm以上とする。
図2(a)および(b)の各例では、GaN結晶2にひとつだけ含まれる平坦化層24が最終平坦化層である。図2(c)の例では、GaN層2に2つ含まれる平坦化層24のうち、後から成長される方が最終平坦化層である。
最終平坦化層の成長条件は終始同じとしてもよいし、あるいは、成長の途中で変更してもよい。
最終平坦化層のうち、表面からピットが実質的に消失した後に成長した部分では、酸素濃度が通常2×1016atoms/cm以下である。
最終平坦化層は、Si(ケイ素)やGe(ゲルマニウム)のようなドナー不純物でドープしたり、あるいは、Fe(鉄)、Mn(マンガン)、Cr(クロム)およびC(炭素)のような、ドナー不純物の補償を通してGaNを半絶縁性にする作用のある不純物でドープしたりすることができる。
最終平坦化層のドーピングは、表面のピットが実質的に消失した後から開始してもよい。
平坦化層を複数回成長させる場合、最終平坦化層のみ不純物でドープし、他の平坦化層は全てアンドープで成長させることができる。
最終平坦化層をスライスすることにより、好ましい品質を有するc面単結晶GaN基板を製造することができる。
c面単結晶GaN基板とは、GaN単結晶のみからなる自立したウエハであって、c面と平行またはc面から僅かにオフカットされた大面積表面であるc面表面を有する。c面単結晶GaN基板の厚さは、c面表面の面積に応じて、200μm~1mmの間で適宜設定することができる。
最終平坦化層のうち、c面単結晶GaN基板の材料として特に好ましいのは、表面からピットが実質的に消失した後に成長した部分である。
2.GaN基板の用途
実施形態に係るGaN単結晶製造方法により製造されるc面単結晶GaN基板は、発光ダイオード(LED)、レーザダイオード(LD)などの発光デバイス、および、整流器、バイポーラトランジスタ、電界効果トランジスタ、HEMT(High Electron Mobility Transistor)などの電子デバイスを含む、各種の窒化物半導体デバイスの製造に使用することができる。
窒化物半導体は、窒化物系III-V族化合物半導体、III族窒化物系化合物半導体、GaN系半導体などとも呼ばれ、GaNを含む他、GaNのガリウムの一部または全部を他の周期表第13族元素(B、Al、In等)で置換した化合物を含む。
3.実験結果
以下に、本発明者等が行なった実験の結果を記す。
3.1.実験1
(1)シード基板の準備
HVPEで成長させたGaN結晶からなる、単結晶GaN(0001)基板を準備した。該基板の(0001)表面は、研削により平坦化された後、CMP処理された。該基板の(0001)表面の転位密度は良好な均一性を有し、カソードルミネセンス像観察から2×10cm-2から4×10cm-2の間と見積もられた。
(2)HVPEによるGaN結晶層の成長
石英製のホットウォール型リアクターと、その内部に設置された石英製のガリウムボートおよびパイロリティックグラファイト製のサセプターとを備えるHVPE装置を用いて、上記(1)で準備した単結晶GaN(0001)基板の(0001)表面上にGaN結晶を成長させた。
成長時間は合計8時間で、最初の1時間は下記表1に示す条件1を用い、残りの7時間は下記表1に示す条件2を用いた。
Figure 2023143975000002
成長後のGaN結晶の表面には、外周からの距離が5mm以下の領域を除いて実質的にピットがなく、ピット密度は0.1ピット/cmであった。
GaN結晶の成長により形成された積層体の、c面に垂直な断面の蛍光顕微鏡像を図3に示す。蛍光顕微鏡像に明瞭に観察される三層構造は、中央がピット化層、下が単結晶GaN(0001)基板、上が平坦化層である。成長したGaN結晶の厚さはトータルで440μmであり、ピット化層の厚さは78μmであった。
カソードルミネセンス像観察によれば、平坦化層の表面における転位密度は7.0×10~8.5×10cm-2で、シードGaN基板の(0001)表面における転位密度の半分未満であった。
3.2.実験2
GaN結晶層を成長させるときに、上記条件1での1時間の成長と上記条件2での4時間の成長を交互に2回ずつ行った点を除き、上記実験1と同様にして、単結晶GaN(0001)基板上にGaN結晶を成長させた。
成長後のGaN結晶の表面には、外周からの距離が5mm以下の領域を除いて実質的にピットがなく、ピット密度は0.6ピット/cmであった。
GaN結晶層の成長により形成された積層体の、c面に垂直な断面の蛍光顕微鏡像を図4に示す。蛍光顕微鏡像は、積層体が五層構造を有することを明瞭に示している。五層構造の一番下にあるのがシード基板、その次が最初のピット化層、その次が最初の平坦化層、その次が第二のピット化層で、一番上の層が第二の平坦化層である。
カソードルミネセンス像観察によれば、第二の平坦化層の表面における転位密度は5.1×10~7.6×10cm-2で、実験1で成長させたGaN結晶の表面における転位密度より低かった。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。本明細書に記載された各実施形態は、発明の趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
1 単結晶GaN(0001)基板
2 GaN結晶
21 下地層
22 ピット化層
24 平坦化層
P1 シード準備工程
P2 HVPE工程

Claims (12)

  1. GaN単結晶製造方法であって、該製造方法は、単結晶GaN(0001)基板を準備するシード準備工程と、該単結晶GaN(0001)基板の(0001)表面上にHVPEでGaN結晶を成長させるHVPE工程とを有し、該HVPE工程では、ピット化層(pitted layer)を成長させた後、成長条件を変更して平坦化層を成長させる操作が行われることを特徴とする方法。
  2. 前記単結晶GaN(0001)基板の(0001)表面における転位密度が10cm-2台前半である、請求項1に記載の方法。
  3. 前記単結晶GaN(0001)基板の酸素濃度が2×1016atoms/cm以下である、請求項2に記載の方法。
  4. 前記ピット化層の厚さが100μm以下である、請求項1~3のいずれか一項に記載の方法。
  5. 前記ピット化層の成長温度が900℃以下である、請求項1~4のいずれか一項に記載の方法。
  6. 前記平坦化層の成長温度が1000℃以上である、請求項5に記載の方法。
  7. 前記HVPE工程では前記操作が2回以上行われる、請求項1~6のいずれか一項に記載の方法。
  8. 前記HVPE工程で最後に成長される平坦化層の厚さが1mm以上である、請求項1~7のいずれか一項に記載の方法。
  9. 前記平坦化層を加工してc面単結晶GaN基板を得る工程を有する、請求項1~8のいずれかに記載の方法。
  10. 前記シード準備工程で準備される前記単結晶GaN(0001)基板が、サファイア基板上に剥離層を介してGaN結晶厚膜をHVPEで成長させ、次いで該GaN結晶厚膜を自発的に該ヘテロ基板から剥離させることにより製造される、請求項1~9のいずれか一項に記載の方法。
  11. 前記単結晶GaN(0001)基板が、HVPE装置のリアクター内で製造されるとともに、該リアクターから取り出されることなく前記HVPE工程に供される、請求項10に記載の方法。
  12. 前記シード準備工程と前記HVPE工程の間で、前記HVPE装置のガリウムボートおよびサセプターの少なくとも一方の温度を700℃以上に保つ、請求項11に記載の方法。
JP2023126454A 2019-02-06 2023-08-02 GaN単結晶製造方法 Pending JP2023143975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023126454A JP2023143975A (ja) 2019-02-06 2023-08-02 GaN単結晶製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019019360A JP7326759B2 (ja) 2019-02-06 2019-02-06 GaN単結晶製造方法
JP2023126454A JP2023143975A (ja) 2019-02-06 2023-08-02 GaN単結晶製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019019360A Division JP7326759B2 (ja) 2019-02-06 2019-02-06 GaN単結晶製造方法

Publications (2)

Publication Number Publication Date
JP2023143975A true JP2023143975A (ja) 2023-10-06
JP2023143975A5 JP2023143975A5 (ja) 2024-04-15

Family

ID=72083740

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019019360A Active JP7326759B2 (ja) 2019-02-06 2019-02-06 GaN単結晶製造方法
JP2023126454A Pending JP2023143975A (ja) 2019-02-06 2023-08-02 GaN単結晶製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019019360A Active JP7326759B2 (ja) 2019-02-06 2019-02-06 GaN単結晶製造方法

Country Status (1)

Country Link
JP (2) JP7326759B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US8101498B2 (en) 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵(GaN)之生長方法
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
JP4838766B2 (ja) 2006-10-20 2011-12-14 古河機械金属株式会社 Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板

Also Published As

Publication number Publication date
JP7326759B2 (ja) 2023-08-16
JP2020125229A (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
US7566580B2 (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP6578570B2 (ja) Iii族窒化物半導体結晶基板の製造方法
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP5531983B2 (ja) Iii−v族窒化物系半導体基板の製造方法
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US20100065854A1 (en) Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
JP2006290671A (ja) Iii−v族窒化物半導体結晶の製造方法
JP2007331973A (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP2009524251A (ja) 有機金属化学気相成長を介して半極性(Al,In,Ga,B)Nの成長を促進させるための方法
US20110110840A1 (en) Method for producing group iii-nitride crystal and group iii-nitride crystal
JP2022552024A (ja) ScAlMgO4基板に基づく窒化ガリウム単結晶及びその製造方法
JPH10324597A (ja) LiGaO2 単結晶体,単結晶基板,およびそれらの製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2023532799A (ja) 窒化された界面層を有する半導体基板
JP2011216549A (ja) GaN系半導体エピタキシャル基板の製造方法
JP7326759B2 (ja) GaN単結晶製造方法
US20190103273A1 (en) Method for Producing Group III Nitride Laminate
US11970784B2 (en) Nitride semiconductor substrate, method for manufacturing nitride semiconductor substrate, and laminated structure
JP2011216548A (ja) GaN系半導体エピタキシャル基板の製造方法
JP3564645B2 (ja) 窒化ガリウム系半導体結晶の成長方法
WO2023157374A1 (ja) 13族元素窒化物単結晶基板を有する積層体
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240405