CN101949058B - Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法 - Google Patents

Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法 Download PDF

Info

Publication number
CN101949058B
CN101949058B CN201010226869.XA CN201010226869A CN101949058B CN 101949058 B CN101949058 B CN 101949058B CN 201010226869 A CN201010226869 A CN 201010226869A CN 101949058 B CN101949058 B CN 101949058B
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
substrate
iii
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010226869.XA
Other languages
English (en)
Other versions
CN101949058A (zh
Inventor
藤仓序章
江利健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101949058A publication Critical patent/CN101949058A/zh
Application granted granted Critical
Publication of CN101949058B publication Critical patent/CN101949058B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明为III族氮化物半导体自立基板及其制造方法、III族氮化物半导体装置及其制造方法。所述III族氮化物半导体自立基板的制造方法可不实施球面研磨等，再现性良好地使自立基板表面的单一结晶面的面积增大。本发明的III族氮化物半导体自立基板为，基板表面是刚长成的，所述基板表面的一半以上区域包含具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角的单一结晶面。

Description

III族氮化物半导体自立基板及其制造方法、III族氮化物半导体装置及其制造方法
技术领域
本发明涉及发光二极管(LighT Emitting Diode：LED)、激光二极管(Laser Diode：LD)等的发光装置或高电子迁移率晶体管(HighElectron Mobility Transistor：HEMT)等电子装置的结晶生长中使用的III族氮化物半导体自立基板及其制造方法以及在该基板上生长III族氮化物半导体层而成的III族氮化物半导体装置及其制造方法。 
背景技术
作为绿色、蓝色、紫外等的发光装置材料，另外，作为主要用于高输出功率用途的电子装置材料，III族氮化物半导体正受到关注。以往，报告作为装置应用的III族氮化物半导体，其基本上是在蓝宝石、4H-SiC等的异种基板上，通过低温GaN、AlN缓冲层或高温AlN缓冲层进行生长。但是，在这些异种基板上生长了III族氮化物半导体层时，由于异种基板的晶格常数与III族氮化物半导体层的晶格常数不同、或热膨胀率的不同，因而在III族氮化物半导体层中引入高密度的位错。III族氮化物半导体层中的位错作为非发光再结合中心、或杂质的扩散路径发挥作用，因此利用具有高密度位错的III族氮化物半导体制作的装置不能得到期望的特性，或者，产生特性劣化早这样的问题。 
使用由III族氮化物半导体构成的自立的单结晶基板时，可回避如上述那样由晶格不整齐或热膨胀系数的不整齐引起的问题，使用GaN自立基板形成III族氮化物半导体层的蓝紫色LD、蓝色LD等得以实用化。现在，作为最广泛使用的III族氮化物半导体自立基板的制造方法，采用以下方法：在蓝宝石、SiC、GaAs、Si等与III族氮化物半导体不同的结晶构成的种结晶基板上，使用有机金属气相生长法(MOVPE法)、卤化物气相生长法(HVPE法)、氨热合成法等，以数100μm～数cm的厚度生长III族氮化物半导体层的方法。 但是，使用以现在通常的方法制作的III族氮化物半导体自立基板时，存在所得装置的特性与基板面内的场所相比有较大不同的问题。 
作为这种III族氮化物半导体自立基板的制造方法，已知以下方法，即，在将C面作为表面的蓝宝石基板上的GaN薄膜表面蒸镀Ti，通过将其进行热处理形成GaN的空隙结构，在其上通过HVPE法以数100μm的厚度来生长将C面作为表面的GaN，由该空隙结构剥离蓝宝石基板侧(Void-AssistedSeparation：VAS法)(例如，参照非专利文献1)。另外，作为其他的制造方法，还已知在将施有形成了开口部的SiO2掩模的(111)面作为表面的GaAs基板(立方晶)上，以数100μm的厚度生长GaN，其后除去GaAs基板的方法(例如，参照非专利文献2)。 
这些方法中，由于在异种基板上的III族氮化物半导体的结晶生长，因此接触异种基板的生长初期的结晶，位错密度变得非常高。生长初期的典型的位错密度为1×109～9×1010/cm2。伴随结晶生长的进行，位错密度慢慢降低，数100μm生长后的表面的位错密度成为可制作LD的水平的1×106～9×106/cm2。这样，表面的位错密度充分降低后终止结晶生长，除去种结晶后，对基板的正反面实施研磨并将厚度统一至一定，根据需要整理外形，从而制造III族氮化物半导体自立基板。 
这样操作得到的III族氮化物半导体自立基板，沿基板的厚度方向位错密度慢慢变化。由于深度方向的位错密度的变化，基板内部产生变形，由该影响如图12所示在自立基板的表面的面内发生结晶取向不同的情况。在这里，图12表示规定的结晶轴(例如c轴)与表面形成的角在基板面内连续变化的情况的III族氮化物半导体自立基板的模式图。如图12表示的那样，在自立基板850的一端侧形成的角θ1、在基板的中央侧形成的角θ2、在基板的其他端侧形成的角θ3的关系为θ1＜θ2＜θ3。基板的表面与结晶轴形成的角度不同时，基板表面的梯度密度不同，因此在表面生长的III族氮化物半导体层的厚度、掺杂浓度、混晶组成等的生长特性也不同。这成为如上述那样得到的装置的特性基于基板面内的场所而很大不同的原因。 
为了消除该问题，如图13表示的那样，也考虑通过基板表面的球面研磨，实现表面的结晶取向一致的III族氮化物半导体自立基板950。但是，由于III族氮化物半导体硬，难以再现性良好、另外精度也良好地实行球面研磨。 
作为不进行球面研磨而获得自立基板的方法，提出以下方案，使用具有由C面向a轴方向或m轴方向0.07°～20°倾斜的表面的蓝宝石基板，在该基板上生长氮化物系半导体单结晶的外延层后，由异种基板剥离外延层，得到具有期望的偏离角的氮化物系半导体的自立基板的方法(例如，参照专利文献1)。 
[现有技术文献] 
[专利文献] 
[专利文献1]日本特开2007-197276号公报 
[非专利文献] 
[非专利文献1]Yuichi OSHIMA et al.Japanese Journal of Applied PhysicsVol.42(2003)pp.L 1-L3 
[非专利文献2]Kensaku Motoki et al.Journal of Crystal Growth Vol.305(2007)377-383. 
发明内容
发明要解决的课题 
但是，通过专利文献1记载的方法中，在III族氮化物半导体自立基板的表面，出现起因于多个小平面(facet)的多个结晶面，因此存在生长于自立基板上的III族氮化物半导体层的组成变得不均匀的情况。 
因此，本发明的目的在于，提供不进行球面研磨等、可再现性良好地使表面的单一结晶面的面积增大的III族氮化物半导体自立基板及其制造方法、以及使用该自立基板的III族氮化物半导体装置及其制造方法。 
解决课题的手段 
本发明中，为了达成上述目的，提供一种III族氮化物半导体自立基板，其中，基板表面是刚长成的(as-grown)，基板表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。 
另外，本发明中，为了达成上述目的，提供在上述III族氮化物半导体自立基板上具有III族氮化物半导体层的III族氮化物半导体装置。 
进而，本发明中，为了达成上述目的，提供一种III族氮化物半导体自立基板的制造方法，所述方法是在种结晶基板的表面上利用气相生长法形成III族氮化物半导体后，将种结晶基板从III族氮化物半导体剥离的III族氮化物半导体自立基板的制造方法，其中，种结晶基板为六方晶形或立方晶形的结晶结构，种结晶基板的表面为六方晶形时，由C面向m轴方向或a轴方向或者由M面向c轴方向或a轴方向在0.35°～0.8°的范围内倾斜，种结晶基板的表面为立方晶形时，由(111)面向[211]方向或[110]方向在0.35°～0.8°的范围内倾斜，在相对于III族原料的供给量的变化而生长速度不进行线性变化的条件下，进行III族氮化物半导体的生长。 
另外，本发明为了达成上述目的，提供一种III族氮化物半导体装置的制造方法，所述方法是通过上述制造方法来制造III族氮化物半导体自立基板，在III族氮化物半导体自立基板上通过外延生长形成III族氮化物半导体层。 
另外，本发明为了达成上述目的，提供一种III族氮化物半导体装置，其是通过上述制造方法制造，在III族氮化物半导体自立基板上生长III族氮化物半导体层的表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。 
发明效果 
通过本发明，对于III族氮化物半导体自立基板不用实施球面研磨等，就可再现性良好地使表面的单一结晶面的面积增大。 
附图说明
[图1]是说明本发明实施方式的氮化物半导体自立基板的制造方法的模式图，(a)是表示在蓝宝石基板上的GaN薄膜上形成有空隙结构的状态的图，(b)是表示通过HVPE法生长GaN的状态的图，(c)是表示通过空隙结构由GaN剥离蓝宝石基板侧的状态的图。 
[图2]是本发明的实施方式的III族氮化物半导体自立基板的模式截面图。 
[图3]是本发明的实施方式的III族氮化物半导体自立基板的模式平面图。 
[图4]是蓝宝石基板的表面为没有偏离角的C面时的III族氮化物半导体自立基板的模式截面图。 
[图5]是蓝宝石基板的表面为没有偏离角的C面时的III族氮化物半导体自立基板的模式平面图。 
[图6]是蓝宝石基板的表面在由C面起小于0.35°的范围内倾斜时的III族氮化物半导体自立基板的模式截面图。 
[图7]是表示实施例1的种结晶基板的表面由C面倾斜的角与刚生长后的自立基板的单一结晶面覆盖区域的比例关系的曲线图。 
[图8]是实施例1中制作的LED的模式图。 
[图9]是表示种结晶基板的表面的由C面倾斜的角和制作的LED的峰波长的分散σ的关系的曲线图。 
[图10]是实施例1中制作的HEMT的模式图。 
[图11]是表示种结晶基板的表面的由C面倾斜的角和制作的HEMT的阈值电压的分散σ的关系的曲线图。 
[图12]表示以往例，是表示规定的结晶轴与表面形成的角在基板面内连续变化的情况的III族氮化物半导体自立基板的模式图。 
[图13]表示以往例，是将表面进行了球面研磨的III族氮化物半导体自立基板的模式图。 
符号说明 
10蓝宝石基板 
20GaN薄膜 
22空隙结构 
30Ti 
32开口 
40GaN 
50自立基板 
52第1小平面 
54、54a第2小平面 
60 LED 
61n-GaN层 
62多量子结构(multi quantum strrcture) 
63Mg掺杂p-AlGaN层 
64Mg掺杂p-GaN层 
65p侧电极 
66n侧电极 
70HEMT 
71未掺杂GaN层 
72未掺杂Alx Ga1-x N层 
73n-AlxGa1-xN层 
74未掺杂Alx Ga1-x N层 
75源电极 
76漏电极 
77门电极 
150自立基板 
250自立基板 
850自立基板 
950自立基板 
S1第1面积 
S2第2面积 
具体实施方式
[实施方式概述] 
提供在种结晶基板的表面利用气相生长法形成III族氮化物半导体后，将种结晶基板从III族氮化物半导体剥离的III族氮化物半导体自立基板的制造方法，该方法中，种结晶基板为六方晶形或立方晶形的结晶结构，种结晶基板的表面为六方晶形时，由C面向m轴方向或a轴方向或者由M面向a轴方向在0.35°～0.8°的范围内倾斜，种结晶基板的表面为立方晶形时，由(111)面向[211]方向或[110]方向在0.35°～0.8°的范围内倾斜，在相对于III族原料的供给量的变化而生长速度不进行线性变化的条件下，进行III族氮化物半导体的 生长。另外，提供III族氮化物半导体装置的制造方法，该方法中，通过该III族氮化物半导体自立基板的制造方法来制造III族氮化物半导体自立基板，在III族氮化物半导体自立基板上通过外延生长形成III族氮化物半导体层。 
另外，在种结晶基板的表面利用气相生长法形成III族氮化物半导体后，由III族氮化物半导体剥离种结晶基板而得到的III族氮化物半导体自立基板中，表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。进而，在III族氮化物半导体自立基板上通过外延生长形成III族氮化物半导体层的III族氮化物半导体装置中，III族氮化物半导体自立基板的生长III族氮化物半导体层的表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。 
[实施方式] 
(自立基板的概述) 
本发明的实施方式的III族氮化物半导体自立基板，是表面为镜面的III族氮化物半导体自立基板，该自立基板的表面的至少一半以上的区域包含具有由III族极性的C面向m轴方向倾斜的偏离角的单一结晶面，该结晶面通过结晶生长来形成。上述偏离角优选在0.4°～1.0°的范围。在这里，所谓自立基板，是指可保持自身的形状，具有在操作中不发生不适情况程度的强度的基板。自立基板的厚度优选为250μm以上。另外，所谓单一结晶面，是指结晶取向一致的面。III族氮化物半导体的生长通过气相生长法进行，在相对于III族原料的供给量的变化而生长速度不进行线性变化的区域形成。III族氮化物半导体为GaN时，单一结晶面在规定的范围内由Ga极性的C面向m轴方向倾斜。作为III族氮化物半导体，可使用GaN、AlN、InN、AlGaN、InGaN、InAlGaN等。另外，在本实施方式中所谓“表面”，是结晶生长面。 
(自立基板的制造方法的概述) 
本实施方式的自立基板如下制造：使用具有由蓝宝石构成的六方晶形的结晶结构的种结晶基板，使种结晶基板的表面由C面向a轴方向在0.35°～0.8°的范围内倾斜，在相对于III族原料的供给量的变化而生长速度不进行线性 变化的范围内，通过气相生长法在该表面上生长III族氮化物半导体。通过该制造方法，可使刚结晶生长后的刚长成状态下的自立基板的表面成为其一半以上区域被单一结晶面覆盖的状态。因此，通过该制造方法，不需要结晶生长后的表面研磨。在这里，作为六方晶形的种结晶基板，选择使用SiC、GaN、AlN、AlGaN、InN、InAlGaN的任一种来代替蓝宝石时，种结晶基板可使用其表面具有由C面向m轴方向在0.35°～0.8°的范围内倾斜的偏离角的基板。 
(制造方法的具体例) 
图1是说明本实施方式的氮化物半导体自立基板的制造方法的模式图，(a)表示在蓝宝石基板上的GaN薄膜上形成有空隙结构的状态，(b)表示通过HVPE法生长了GaN的状态，(c)表示通过空隙结构由GaN剥离蓝宝石基板侧后的状态。 
关于该制造方法，具体地说明利用VAS法的例。首先，如图1(a)表示的那样，在具有由C面向a轴方向在0.35°～0.8°的范围内倾斜的表面的蓝宝石基板10上的GaN薄膜20的表面上，蒸镀具有开口32的Ti30，其通过将其热处理而在GaN薄膜20上形成空隙结构22。接着，如图1(b)表示的那样，在具有空隙结构22的GaN薄膜20及Ti30上，通过HVPE法以数100μm的厚度生长具有接近C面的表面的GaN40。关于GaN40的生长条件，详细情况如后述，设定V/III比使得即使增加III族原料的供给也显示生长速度饱和的状况且不进行线性变化。接着，如图1(c)表示的那样，通过由该空隙结构40剥离蓝宝石基板10侧，从而得到由GaN40构成的自立基板50。在本实施方式中，蓝宝石基板10为圆板状，自立基板50也呈圆板状。 
(自立基板50的表面状态) 
图2为本实施方式的III族氮化物半导体自立基板的模式截面图，图3为本实施方式的III族氮化物半导体自立基板的模式平面图。 
如图2表示的那样，对于如以上所制造的自立基板50，在表面上观察到面积比较大的第1小平面52和面积比较小的第2小平面54。第1小平面52的结晶面，对应于结晶轴朝向的变化而弯曲形成，形成连续的1个阔面。如图3表示的那样，在本实施方式中，第1小平面52的单一结晶面，虽然包含由几个的第2小平面54产生的阶差，但作为连续的面覆盖自立基板50的一半以 上的区域。图3中，白地部分大约是第1小平面52，黑线部分大约是第2小平面54。 
(刚长成的基板表面) 
自立基板的表面为刚长成的表面。在这里，所谓刚长成的表面是表示结晶生长后原始的状态，未施加研削或研磨等加工工序的表面。用于除去表面污浊的蚀刻或洗涤，不包含在这里所述的加工工序中。 
通过在刚长成的状态下使用基板表面，可防止研磨加工工序中基板的制造合格率降低。GaN的C面基板正反面的特性有很大差别，作为表面的Ga面比作为背面的N面硬，不能赢得研磨速度。另外，化学上非常稳定，难以蚀刻，因此容易带入划痕这样的伤。因此，如果可以省略Ga面的研磨工序，则可提高基板的制造合格率，谋求大幅度降低成本。进而，象这样Ga面难以研磨，因此也存在容易残留因研磨产生的加工变形这样的问题。如果存在残留加工变形，则在基板上生长表层(epi-layer)时，存在表层表面的形态混乱，或者表层中产生新的结晶缺陷这样的问题。如果以刚长成的状态使用基板，则不残留该加工变形，也不发生前述的残留加工变形引起的问题。 
(蓝宝石基板10的表面为没有偏离角的C面的场合) 
图4为蓝宝石基板的表面为没有偏离角的C面时的III族氮化物半导体自立基板的模式截面图，图5为蓝宝石基板的表面为没有偏离角的C面时的III族氮化物半导体自立基板的模式平面图。 
使作为种结晶基板的蓝宝石基板10的表面不由C面向a轴方向倾斜，而作为没有偏离角的C面时，得到的自立基板150的刚结晶刚生长后的表面虽然被Ga极性的C面覆盖，但如图4表示的那样，刚结晶生长后的自立基板150的表面通过显微镜观察时不平坦，形成由结晶生长引起的小平面52及小平面54(微小的结晶面)杂乱配置的状态。图4中，由表面的端部侧向中央侧向上方倾斜的第1小平面52，不是GaN40的C面，而是由C面以1°以下的角度稍微倾斜的面。另外，图4中，由表面的端部侧向中央侧向下方倾斜的第2小平面54，是由GaN40的C面以小于10°的角度，而且，相对于C面以比第1小平面的倾斜角大的角度稍微倾斜的面。在这里，第1小平面52的面积 比第2小平面54的面积大。在这里，所谓小平面，是指相对于某结晶取向形成特定的角度的面。例如，C轴与第1小平面形成的角，在基板面内为恒定。 
(C面以外的结晶面出现的理由) 
在GaN40的结晶生长时的气氛、温度、压力等条件的组合下，第1小平面52变得比C面稳定，因此在自立基板150的表面形成第1小平面52及第2小平面54。特定的小平面变得稳定的机理，可如下说明。对于结晶表面的原子来说，不存在可相互结合的原子，因此与结晶内部不同，再表面的原子成为结合键过剩的高能量状态。该状态不稳定，在结晶的最表面相邻的原子的结合键相互结合，或者与生长气氛中存在的氢等其他种原子结合，减少过剩的结合键而引起表面原子的再构成。进而，结晶的面不同时，再构成结构也不同，产生以下情况，即，一些面的再构成结构与其他面的再构成结构相比能量上变得稳定。因此，考虑某些特定的生长条件(气氛、温度、压力等)时，采用能量上最稳定的再构成结构的结晶面成为最稳定的面，在结晶生长时容易出现。特别是像生长由III族氮化物半导体构成的自立基板150时那样，生长数100μm以上厚度的结晶时，结晶生长的过程中存在表面的凹凸进行变化的余地，因此例如即使种结晶基板的表面不是最稳定的面，在结晶生长中也容易出现最稳定的面。 
即，可理解，在图4及图5中，第1小平面52由于是具有在接近种结晶的表面(C面)的面中能量上最稳定的再构成结构的面，因此在结晶生长中出现。通过图4可知，假设由第1小平面52覆盖自立基板150的整面时，有必要设置比通过结晶生长的膜厚分布大的膜厚分布。实际上，不形成这样的膜厚分布，因此不能仅由第1小平面52构成表面，在相邻的第1小平面52之间，通过其他种的第2小平面54来连接。 
(使蓝宝石基板10的表面为没有偏离角的C面时的不适合) 
在图4及图5的自立基板150上生长装置结构时，将表面研磨平坦使用的话，与图12的情况同样地，表面的结晶取向因位置而改变，装置特性成为不均匀。另外，不研磨自立基板150的表面而使用的话，1个装置内包含第1小平面52和第2小平面54双方，而且不能控制各小平面52、54的位置或比例，因此也不能使装置特性均匀化。 
例如，在自立基板150上将包含InGaN活性层的发光装置结构进行结晶生长时，第1小平面52和第2小平面54中的结晶生长中的原料原子(Ga，In)的导入方式不同，因此在各小平面52、54上InGaN层中的In组成不同，在各小平面52、54上以不同波长进行发光。在该状态下，例如制作成LED时，对应于晶片面内的第1小平面52及第2小平面54的比率，晶片面内的LED的发光波长大大不同。进而，在该自立基板150上制作了LD时，不能获得激光振荡所必要的增益，因此不能使激光振荡。 
另外，将自立基板150作为种结晶，在其表面生长由GaN/AlGaN构成的HEMT结构时，AlGaN层中的Al组成在各小平面52、54中不同。GaN/AlGaNHEMT的电子浓度依赖于AlGaN层的Al组成，因此每个场所电子浓度不同，装置的电阻变得不同。 
(表面在由C面起小于0.35°的范围内倾斜的场合) 
图6表示蓝宝石基板的表面在由C面起小于0.35°的范围内倾斜时的III族氮化物半导体自立基板的模式的截面。 
在这里，如图6的自立基板250所示，使用表面在由C面起小于0.35°的范围内倾斜的蓝宝石基板10时，着眼于第1小平面52，则存在形成较大若干面积的区域，但表面被第2小平面54细分，从这一点来看，没有发现与蓝宝石基板10的表面为没有偏离角的C面时有很大不同。 
(表面在由C面起0.35°～0.8°的范围内倾斜的场合) 
如本实施方式，在使蓝宝石基板10的表面在从C面起0.35°～0.8°的范围内向a轴方向倾斜，而且，如后述那样，在相对于III族原料的供给量而生长速度不进行线性变化的范围内进行生长时，表面的状态剧烈变化，第1小平面52的面积大幅度扩大，由此成为自立基板50的表面一半以上区域被单一结晶面覆盖的状态。在表面具有接近C面的结晶面的蓝宝石基板10上生长GaN40时，以蓝宝石基板10的a轴与GaN40的m轴一致的形式生长GaN40，因此GaN40表面具有由C面向m轴方向倾斜的面。 
(III族氮化物半导体的生长条件) 
另外，第1小平面52并不是在所有生长条件下都稳定。通过本发明人进行的实验可知，为了使第1小平面52稳定，需要在生长速度不相对于III族原 料的供给量进行线性变化的区域内进行生长。根据发明人的实验，使V/III比为6以下，使V/III比比较低，则第1小平面52稳定。这是这样的区域，即，由于V族原料浓度相对低，因此即使增加III族原料的供给也显示生长速度饱和的状态而不进行线性变化。即，不是在通常的HVPE生长中使用的III族供给限速的区域，而是在V族供给限速的区域进行生长，只有在该区域中生长时可得到基板表面的一半以上的区域具有由第1小平面52构成的单一结晶面的自立基板。在III族供给限速的区域进行生长时，第1小平面52不稳定，即使使蓝宝石基板l0的表面由C面在0.35°～0.8°倾斜，也仅能得到如各小平面52、54进入混乱的如图5，图6所示的杂乱的表面形态。 
(被单一结晶面覆盖的区域的比例) 
在这里，对于自立基板50，将连续地形成最宽的第1小平面52的结晶面的区域的面积作为第1面积S1，将晶片上除去第1面积S1的区域的面积作为第2面积S2，则被单一结晶面覆盖的区域的比例为S1/(S1+S2)。另外，第1面积S1，作为原则，选择晶片上最宽的第1小平面52，通过在晶片表面上不横切第2小平面54而可能到达的区域求得。最接近的第2小平面54彼此的距离小于5mm时，认为该第2小平面相互连接。因此，如图3表示的那样，在第1小平面52内最接近的第2小平面54间的距离离开5mm以上而独立形成第2小平面54a时，不认为该第2小平面54a进行连接，将通过第1小平面52的外缘及认为连接的第2小平面54围起来的区域作为第1面积S1。如果有效数字为一位，则在图5的自立基板50中S1/(S1+S2)为0，在图3的自立基板50中S1/(S1+S2)为0.7。 
(表面在由C面起超过0.8°的范围内倾斜的场合) 
在这里，使蓝宝石基板10的表面在由C面超过0.8°较大地向a轴方向倾斜时，第1小平面52被第2小平面54细分割，呈现与图5同样的表面形态，SI/(S1+S2)＝0。在该自立基板50上生长装置结构时，与图5的自立基板150同样，较大损害了装置特性的均匀性。 
(使用本实施方式的自立基板50的氮化物半导体装置) 
在图2及图3中表示的自立基板50上形成氮化物半导体层而形成装置时，在表面被单一结晶面覆盖的区域，与杂乱配置小平面的区域相比，装置特性特 别稳定。例如，在自立基板50上使包含InGaN活性层的发光装置结构进行结晶生长时，结晶生长中的原料原子(Ga、In)的导入方式在单一结晶面上均匀且以相同的波长发光。在该状态下，制作LED时，晶片面内的发光波长的均匀性特别提高，制作LD时，可容易地使激光振荡。另外，将自立基板50作为种结晶，在其表面生长由GaN/AlGaN构成的HEMT时，AlGaN层中的Al组成均匀化，装置特性变得均匀。 
(实施方式的效果) 
通过本发明的实施方式，通过III族氮化物半导体的结晶生长，可在自立基板50的表面上自动形成能量上稳定的比较广范围的单一结晶面。因此，通过结晶生长时的膜厚分布或研磨形状的精密控制，不需要如图13表示的那样人为地、有意识地形成结晶轴一致的面，可以低成本且高再现性制造高质量的自立基板50。 
通过X射线衍射测定本实施方式的自立基板50的单一结晶面的取向时，得到由C面向m轴方向在0.4°～1.0°的范围内倾斜的面这样的测定结果。测定的角度具有一定宽度，是由于自立基板50的表面不是完全的平坦面，弯曲形成该结晶面而引起的。 
(自立基板50的优选方式) 
实际应用本实施方式的自立基板50时，优选S1/(S1+S2)为0.5以上。由此，自立基板50的一半以上区域被单一结晶面覆盖，在该结晶面上制作的装置的特性稳定，同时保证了比较高的成品率。 
(实施方式的变形例) 
需要说明的是，在实施方式中说明了通过HVPE法生长GaN40的情况，但例如也可利用MOVPE法、分子束外延法(MBE法)等其他的气相生长法生长GaN40。另外，作为自立基板50，显示了由GaN40构成的基板，但例如由AlN、InN、AlGaN、InGaN、InAlGaN等其他的III族氮化物半导体构成，也可得到同样的结果。 
进而，在实施方式中说明了在蓝宝石基板10的C面上生长III族氮化物半导体的情况，但例如也可在SiC基板的C面上生长III族氮化物半导体，如果是具有六方晶形的结晶结构的种结晶基板则可使用其他的基板。进而还可在 GaAS、Si等具有立方晶形的结晶结构的种结晶基板的(111)面上生长III族氮化物半导体。 
使用具有立方晶形的结晶结构的种结晶基板时，将种结晶基板的表面由(111)面向[211]方向在0.35°～0.8°的范围内倾斜，通过在生长速度不相对于III族原料的供给量的变化进行线性变化的区域的气相生长法，在该表面上生长III族氮化物半导体，由此可得到与实施方式同样的单一结晶面。这里所述的(111)面，在种结晶基板是由Si等单一的材料构成的半导体时表示(111)面，在GaAs等的二元系化合物半导体时表示(111)A面或(111)B面。另外，本实施方式的[211]方向，如[211]、[121]、[2-11]、[21-1]等，包含索引的绝对值为2、1、1的组合的全部。在这里，作为立方晶形的种结晶基板，优选使用Si、Ge、GaAs、InP、GaP的任一种。 
另外，在实施方式中说明了自立基板50表面的单一结晶面由C面向m轴方向倾斜的情况，但也可向a轴方向倾斜。该场合的单一结晶面，只要形成基板表面的一半以上区域，就可得到与实施方式同样的效果。另外，也可以是自立基板50的表面由M面向c轴或a轴方向倾斜的情况，此时的单一结晶面与实施方式同样地成为基板表面的一半以上即可。另外，倾斜角，与实施方式同样地优选为0.4°～0.1°。 
制造表面由C面a轴方向倾斜的自立基板50时，使用由蓝宝石构成的具有六方晶形的结晶结构的种结晶基板，使种结晶基板的表面由C面向对应于m轴的方向在0.35°～0.8°的范围内倾斜，通过生长速度不相对于III族原料的供给量的变化进行线性变化的区域的气相生长法，在该表面上生长III族氮化物半导体即可。另外，使用具有立方晶形的结晶结构的种结晶基板，使种结晶基板的表面由(111)面向[110]方向在0.35°～0.8°的范围内倾斜，通过生长速度不相对于III族原料的供给量的变化进行线性变化的区域的气相生长法，在该表面上生长III族氮化物半导体，由此也可得到单一结晶面。这里所述(111)面，在种结晶基板为Si等单一的半导体时表示(111)面，在GaAs等二元的半导体时表示(111)A面或(111)B面。另外，本实施方式的所谓[110]方向，如[110]，[101]，[1-10]，[-1-10]等那样，包含索引的绝对值为1、1、0的组合的全部。 
在制造表面由M面向c轴或a轴方向倾斜的自立基板50时，使用具有六方晶形的结晶结构的种结晶基板，使种结晶基板的表面由M面向c轴方向或a轴方向在0.35°～0.8°的范围内倾斜，通过生长速度不相对于III族原料的供给量的变化而进行线性变化的区域的气相生长法，在该表面上生长III族氮化物半导体，由此可得到单一结晶面。 
实施例 
以下，基于实施例更详细地说明本发明，但本发明不限定于这些实施例。 
[实施例1] 
实施例1中，通过VAS法，制作具有接近Ga极性的C面的表面的多个GaN自立基板。作为种结晶基板，选择直径2英寸的蓝宝石基板10，使用由C面向a轴方向的倾斜不同的多个蓝宝石基板10，考察SI/(S1+S2)的值的变化。制作试样时，在蓝宝石基板10的C面上通过MOVPE法形成厚度300nm的GaN薄膜20后，蒸镀Ti30使得GaN薄膜20的表面具有开口32，通过将其进行热处理而在GaN薄膜20形成空隙结构22。在其上，通过HVP E法生长500μm的GaN40，通过空隙结构22由GaN40剥离蓝宝石基板10侧，得到GaN40的自立基板50。 
通过HVPE法的GaN的生长条件，在常压下、基板温度为1100℃，生长以1×1018/cm3的浓度掺杂Si原子的n型的GaN层。作为III族原料，使用在HVPE装置内向加热至800℃的对金属镓喷射盐酸而生成的GaCl气体。另外，作为V族原料使用NH3气体，作为Si原料使用二氯硅烷气体。另外，作为载气，使用氢气和氮气的混合气体。 
在实施例1中，设定盐酸的流量为200ccm～2000ccm的同时，设定NH3的流量为400ccm～6000ccm、V/III比为1～6的范围来制造试样体。另外，生长速度为200μm/hr～1000μm/hr的范围内。另外，将相对于由C面向a轴方向倾斜的S1/(S1+S2)的值的变化示于图7。图7表示，实施例1的种结晶基板的表面的由C面起的倾斜角与刚生长后的刚长成状态下的自立基板的由第1小平面构成的单一结晶面覆盖区域的比例关系的曲线图。 
如图7表示的那样，蓝宝石基板的由C面的倾斜角在小于0.35°时及超过0.8°时，制作的GaN自立基板表面的单一结晶面所占比例临界性降低。具体地说，本实施例中，SI/(S1+S2)为10％以下。 
相对于此，如果由C面的倾斜角在0.35°～0.8°，则制作的GaN自立基板的表面的单一结晶面所占比例临界性增大。具体地说，实施例1中，SI/(S1+S2)为50％以上。 
特别地由C面向的倾斜角在0.5°～0.6°的范围内，制作的GaN自立基板的表面，几乎整面上成为单一结晶面。具体地说，实施例1中，S1/(S1+S2)为95％以上。 
通过原子间力显微镜(AFM)考察得到单一结晶面的区域的表面粗糙度时，在100μm四方的区域的RMS值为1.5nm～5.0nm以下。另一方面，在小平面杂乱配置的区域，RMS值为8.0nm以上。另外，通过阴极发光像的暗转的观察求得GaN自立基板的表面的位错密度时，任一个试样体都在5×105/cm2～4×105/cm2的范围内。另外，通过X射线衍射测定蓝宝石基板的由C面的倾斜角为0.35°～0.8时制作的GaN自立基板的单一结晶面的取向时，测定出任一个GaN自立基板在GaN自立基板的由C面向m轴方向在0.4°～1.0°的范围内面内具有宽度而倾斜的面。测定的角度具有宽度，是由于单一结晶面被弯曲形成。另外，第1小平面与C轴形成的角为α、第2小平面与C轴形成的角为β时，即使种结晶基板的表面的由C面的倾斜角发生了变化时，α及β的值也不变，仅是第1小平面面积与第2小平面面积的面积比率改变。 
图8表示实施例1中制作的LED的模式图。 
接着，研磨得到的GaN自立基板的背面，成为中心的厚度为330μm、背面平坦的直径2英寸的GaN自立基板。接着，如图8表示的那样，在该GaN自立基板的表面，通过常压MOVPE法，生长由氮化物半导体构成的蓝色LED结构。具体地说，与GaN自立基板50相接并在1100℃生长1μm厚的n-GaN层(n＝2×L018/cm3)61，接着生长6周期的InGaN(3nm)/GaN(10nm)的多量子结构62。其后，再使生长温度为1100℃，生长30nm的Mg掺杂p-AlGaN层63、200nm的Mg掺杂p-GaN层64。接着，在Mg掺杂p-GaN层64上 形成由Ni/Au构成的p侧电极65，在n-GaN层61上形成由Ti/Al构成的n侧电极66后，切分为300μm见方，制成LED 60。 
接着，对于由各晶片取得的LED 60，考察进行20mA通电时的发光波长，将求峰波长的分散σ的结果示于图9。 
图9表示，种结晶基板的表面的由C面的倾斜角，与制作的LED的峰波长的分散σ的关系的曲线图。 
如图9表示的那样，使用SI/(S1+S2)小于50％的GaN自立基板50的LED，发光波长在面内有很大偏差，分散σ为20nm以上。另一方面，在SI/(S1+S2)为50％以上的GaN自立基板50上形成的LED，波长偏差比较小，分散σ为10nm以下。由该结果显示，通过使制作GaN自立基板时的蓝宝石基板的表面由C面的倾斜角在0.35°～0.8°的范围，可使LED的发光波长在面内均匀。 
图10表示实施例1中制作的HEMT的模式图。 
另外，在中心的厚度为330μm、背面平坦的直径2英寸的GaN自立基板的表面，通过常压MOVPE法，生长由氮化物半导体构成的HEMT结构。具体地说，如图10表示的那样，与GaN自立基板50相接，在1100℃生长1μm厚的未掺杂GaN层71，接着在1100℃生长5nm的未掺杂Alx Ga1-xN层72、20nm的n-Alx Ga1-xN层73、5nm的未掺杂AlxGa1-xN层74。本实施例中，x＝0.25，n-AlxGa1-xN层73的载体浓度为2×1018/cm3。此后，在未掺杂AlxGa1-xN层74上，形成Ti/Al的源电极75、Ti/Al的漏电极76，Ni/Au的门电极77，从而制造HEMT70。 
接着，考察由各晶片取得的HEMT70的阈值电压，求其分散σ，结果示于图11。 
图11表示，种结晶基板的表面的由C面的倾斜角与制作的HEMT的阈值电压的分散σ的关系的曲线图。 
如图11表示的那样，使用S1/(S1+S2)小于50％的GaN自立基板50的HEMT，阈值电压在面内有很大偏差，分散σ为5％以上。另一方面，使用SI/(S1+S2)为50％以上的GaN自立基板50的HEMT，阈值电压的偏差比较小，分散σ为2％以下。由结果显示，通过使制作GaN自立基板时的蓝宝石基板的 表面由C面的倾斜角为0.35°～0.8°的范围，可降低制作的HEMT的阈值电压的偏差。 
在这里，对于生长后进行背面研磨所制作的III属氮化物半导体自立基板50进行了说明，但作为背面的形态，也可以是镜面和粗面的任一种。粗面时的面的粗糙度的RMS值为0.2μm～2μm，从通过目视容易区别表面和背面的观点出发优选。另外，自立基板50，刚生长后呈现大致圆形，也可以进一步加工外周并提高圆形的精度，或者对端面实施锥形加工。另外，为了在外周的一部分明视结晶取向，也可设置定位板或指示板。 
[实施例2] 
实施例1中作为种结晶基板使用蓝宝石基板，但也可使用具有六方晶形的结晶结构的SiC、GaN、AlN、InN、AlGaN、InGaN、InAlGaN的各个基板代替该蓝宝石基板实施与实施例1同样的实验。这些种结晶基板，使用具有由C面向m轴方向倾斜的表面的基板，此外在与实施例1同样的条件下进行实验。实验的结果与实施例1同样。 
[实施例3] 
除了不经过利用MOVPE法生长GaN薄膜并形成空隙结构的工序，而在种结晶基板上通过HVPE法直接生长GaN以外，进行与实施例1同样的实验。作为种结晶基板，除了蓝宝石基板以外，可使用SiC、GaN、AlN、InN、AlGaN、InGaN、InAl GaN的各个基板，分别进行实验。另外，使用蓝宝石以外的种结晶基板时，使用了具有由C面向m轴方向倾斜的表面的种结晶基板。使用GaN以外的基板作为种结晶基板时，GaN生长后通过蚀刻或激光剥离除去种结晶基板。另外，作为种结晶基板使用GaN时，种结晶基板的GaN与生长的GaN一体化，作为整体形成GaN自立基板。实验的结果与实施例1同样。 
[实施例4] 
除了作为种结晶基板分别使用Si、Ge、GaAS、InP、GaP的具有立方晶形的结晶结构的基板以外，实施与实施例3同样的实验。将种结晶基板的表面作为(111)面，除了使其在[211]方向倾斜以外，在与实施例3同样的条件下进行。实验的结果与实施例1同样。 
[实施例5] 
除了使作为种结晶基板的蓝宝石基板变更为表面由C面向m轴方向倾斜的基板以外，实施与实施例1同样的实验。得到的GaN自立基板的由单一结晶面构成的表面成为由C面向GaN的a轴方向在0.4°～1.0°的范围内倾斜的面，除此以外，实验的结果与实施例1同样。 
[实施例6] 
分别使用具有六方晶形的结晶结构的SiC、GaN、AlN、InN、AlGaN、InGaN、InAlGaN的各个基板作为种结晶基板，使该种结晶基板成为表面由C面向a轴方向倾斜的基板，除此以外，在与实施例2及实施例3相同的条件下分别进行实验。实验的结果与实施例1同样。 
[实施例7] 
作为种结晶基板分别使用Si、Ge、GaAS、InP、GaP的具有立方晶形的结晶结构的基板，将种结晶基板的表面作为(111)面，在[110]方向以同样的角度倾斜，除此以外，进行与实施例3同样的实验。实验的结果与实施例1同样。 
[实施例8] 
分别使用具有六方晶形的结晶结构的SiC、GaN、AlN、InN、AlGaN、InGaN、InAlGaN的各个基板作为种结晶基板，使该种结晶基板成为表面由M面向c轴方向或a轴方向倾斜的基板，除此以外，在与实施例2及实施例3相同的条件下分别进行实验。实验的结果与实施例1同样。 
[实施例9] 
将通过HVPE法生长的III族氮化物半导体分别变更为AlN、InN、AlGaN、InGaN、InAlGaN，实施与实施例1～8同样的实验。实验的结果与实施例1同样。 
[实施例10] 
将晶片尺寸分别变更为3英寸、4英寸、5英寸、6英寸，实施与实施例1～9同样的实验。实验的结果与实施例1同样。 

Claims (5)

1.一种III族氮化物半导体自立基板，其特征在于，基板表面是刚长成的，所述基板表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。
2.一种III族氮化物半导体装置，其特征在于，在权利要求1所述的III族氮化物半导体自立基板上具有III族氮化物半导体层。
3.一种III族氮化物半导体自立基板的制造方法，其是在种结晶基板的表面利用气相生长法形成III族氮化物半导体后，将所述种结晶基板从所述III族氮化物半导体剥离的III族氮化物半导体自立基板的制造方法，
所述种结晶基板为六方晶形或立方晶形的结晶结构，
所述种结晶基板的所述表面为所述六方晶形时，由C面向m轴方向或a轴方向或者由M面向c轴方向或a轴方向在0.35°～0.8°的范围内倾斜，所述种结晶基板的所述表面为所述立方晶形时，由(111)面向[211]方向或[110]方向在0.35°～0.8°的范围内倾斜，
在生长速度不相对于III族原料的供给量的变化而进行线性变化的条件下，实施III族氮化物半导体的生长。
4.一种III族氮化物半导体装置的制造方法，其特征在于，通过权利要求3所述的制造方法来制造III族氮化物半导体自立基板，通过外延生长在所述III族氮化物半导体自立基板上形成III族氮化物半导体层。
5.一种III族氮化物半导体装置，其特征在于，通过权利要求4所述的制造方法来制造，
所述III族氮化物半导体自立基板的生长所述III族氮化物半导体层的表面的一半以上区域包含单一结晶面，所述单一结晶面具有由III族极性的C面向m轴方向或a轴方向、或者由M面向c轴方向或a轴方向倾斜的偏离角。
CN201010226869.XA 2009-07-08 2010-07-08 Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法 Expired - Fee Related CN101949058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009161375A JP5212283B2 (ja) 2009-07-08 2009-07-08 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
JP2009-161375 2009-07-08

Publications (2)

Publication Number Publication Date
CN101949058A CN101949058A (zh) 2011-01-19
CN101949058B true CN101949058B (zh) 2014-03-26

Family

ID=43426840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010226869.XA Expired - Fee Related CN101949058B (zh) 2009-07-08 2010-07-08 Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8310029B2 (zh)
JP (1) JP5212283B2 (zh)
CN (1) CN101949058B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
WO2013049578A2 (en) * 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Group iii-v substrate material with particular crystallographic features and methods of making
KR102062327B1 (ko) * 2012-09-11 2020-01-03 가부시키가이샤 도쿠야마 질화 알루미늄 기판 및 iii족 질화물 적층체
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
US20160329419A1 (en) * 2014-01-31 2016-11-10 Sharp Kabushiki Kaisha Nitride semiconductor layered body, method for manufacturing the same, and nitride semiconductor device
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
US11393906B2 (en) * 2016-11-07 2022-07-19 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
WO2018159598A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 屋外用画像照射装置およびこれを備える移動体
JP7401182B2 (ja) * 2018-03-02 2023-12-19 住友化学株式会社 ＧａＮ積層体およびその製造方法
JP7404593B2 (ja) * 2018-06-26 2023-12-26 株式会社Flosfia 成膜方法および結晶性積層構造体
WO2020194803A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
CN110444598B (zh) * 2019-06-20 2023-06-09 华灿光电（浙江）有限公司 高电子迁移率晶体管及其制备方法
JP7141984B2 (ja) * 2019-07-04 2022-09-26 株式会社サイオクス 結晶基板
CN113913749B (zh) * 2021-09-30 2023-09-22 松山湖材料实验室 氮化铝薄膜及其制备方法、光电子器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308896A (zh) * 2007-05-17 2008-11-19 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4696935B2 (ja) 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308896A (zh) * 2007-05-17 2008-11-19 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件

Also Published As

Publication number Publication date
US20110006397A1 (en) 2011-01-13
CN101949058A (zh) 2011-01-19
JP5212283B2 (ja) 2013-06-19
JP2011016680A (ja) 2011-01-27
US8310029B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
CN101949058B (zh) Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
EP2518191B1 (en) Template for epitaxial growth and process for producing same
US6586819B2 (en) Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7566580B2 (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
US8643024B2 (en) In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
US20170327969A1 (en) Planar nonpolar group iii-nitride films grown on miscut substrates
US20080283851A1 (en) GaN Substrate, and Epitaxial Substrate and Semiconductor Light-Emitting Device Employing the Substrate
US8795430B2 (en) Method of improving surface morphology of (Ga,Al,In,B)N thin films and devices grown on nonpolar or semipolar (Ga,Al,In,B)N substrates
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
Marchand et al. Structural and optical properties of GaN laterally overgrown on Si (111) by metalorganic chemical vapor deposition using an AlN buffer layer
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4883931B2 (ja) 半導体積層基板の製造方法
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
US20220246797A1 (en) Semiconductor template and fabrication method
WO2018217973A1 (en) Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR20100134480A (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
Tadatomo et al. Development of patterned sapphire substrate and the application to the growth of non-polar and semi-polar GaN for light-emitting diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20140404

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140404

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Cable Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150807

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150807

Address after: Ibaraki

Patentee after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160307

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140326

Termination date: 20170708